JP4422408B2 - 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 - Google Patents
負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 Download PDFInfo
- Publication number
- JP4422408B2 JP4422408B2 JP2002562029A JP2002562029A JP4422408B2 JP 4422408 B2 JP4422408 B2 JP 4422408B2 JP 2002562029 A JP2002562029 A JP 2002562029A JP 2002562029 A JP2002562029 A JP 2002562029A JP 4422408 B2 JP4422408 B2 JP 4422408B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- devices
- source
- nmos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Control Of Position Or Direction (AREA)
Description
従って、一定のgmだけを与えるバイアス回路はSC回路の改善された動作速度を必ずしももたらすとは限らない。それよりも、一定のgm/CLを与えるバイアス回路の方が好ましい。次に、演算増幅器と共に使用する様々な従来のバイアス回路について述べ、そしてバイアス回路に関して起こる利得1の帯域幅問題について議論する。
I0R+vGS2=vGS1
によって与えられる。
本発明の特徴、目的、および長所は、同様な参照符号が全体にわたり対応して同一である図面と関連して取られる以下に始まる詳細な説明からさらに明らかになるであろう。
演算増幅器の利得1の帯域幅は標本化クロック周波数によってこのように確定され、これは一般的に非常に安定な量である。利得1の帯域幅を決定することによって、演算増幅器の整定時間は一定になる。また、w0はこのように決定され、余裕(マージン)やそれに関連する余分の電力消費は必要でない。gm及びバイアス生成器内の標本化キャパシタCLの双方は電力を節約するために演算増幅器のgmと、負荷の調整版になるように好ましくは選択される。また、バイアス回路がオフ−チップの抵抗や、他のオフ−チップの部品を必要とせず、簡単なディジタル周波数分周器を使うことによって容易にプログラム可能になることは注目すべきである。
これまでは述べてきたことは、等価抵抗として確定するためスイッチング・キャパシタにおいて使用する一対の固定の重なり合わない入力クロック信号を用いる一定gm/CLバイアス回路の様々な実施例である。下記では、三つの互いに重なりのない入力クロック信号ck1、ck2及びck3が使用される実施例を述べる。図8のバイアス回路は他の場合には図4−7のバイアス回路に類似しており、関連の差異だけを述べる。先と同じく、同様の素子は100だけ増やした同様の参照番号を用いて表される。
Claims (20)
- 差動対のソース電流および相互コンダクタンスを一定に維持するために、差動対をバイアスするのに使用するバイアス回路であって、
相互接続されたソースを有する一対のトランジスタ・デバイス(128、130)を含み、このトランジスタ・デバイス(130)のソース電流を発生させる手段、
前記一対のトランジスタ・デバイスのゲート間に等価抵抗を発生させる手段であり、容量を提供する手段と、等価抵抗を確定するために固定された所定の標本化周波数で前記一対のトランジスタ・デバイスの前記ゲートに容量を提供する手段を選択的に接続する手段とを含む等価抵抗を発生させる前記手段、
ソース電流を生成する前記手段が等価抵抗を発生させる前記手段によって発生された等価抵抗に比例してバイアス電流もまた生成させるように等価抵抗を発生させる前記手段に電圧を印加する手段、及び
差動対にバイアス電流を印加する手段を含むバイアス回路。 - トランジスタ・デバイスがNMOSデバイスである請求項1のバイアス回路。
- ソース電流を発生させる前記手段が、
第一及び第二の連結点それぞれと前記相互接続されたソースの連結点の間に並列に接続された第一及び第二のNMOSデバイス(128、130)、及び
第一及び第二の連結点それぞれと正電圧源の間に並列に接続された第一及び第二のPMOSデバイス(132、134)を含み、
前記第一及び第二のNMOSデバイス(128)のゲートは一緒に接続され、さらに第一の連結点に接続され、且つ
前記第一及び第二のPMOSデバイスのゲートは一緒に接続され、さらに第二の連結点に接続される、請求項2のバイアス回路。 - 等価抵抗を発生させる前記手段が、
標本化連結点と前記相互接続されたソースの連結点との間に接続されたキャパシタ、及び
標本化連結点と前記第一のNMOSデバイスのゲートとの間に接続された第一のクロック入力及び標本化連結点と前記第二のNMOSデバイスのゲートとの間に接続された第二のクロック入力を含み、
第一及び第二のクロック入力が所定の標本化周波数で重なり合わないクロック信号を提供する、請求項3のバイアス回路。 - 等価抵抗を発生させる前記手段が、
第一の標本化連結点と前記相互接続されたソースの連結点との間に接続された第一のキャパシタ、及び
第一の標本化連結点と前記第一のNMOSデバイスのゲートとの間に接続された第一のクロック入力及び第一の標本化連結点と前記第二のNMOSデバイスのゲートとの間に接続された第二のクロック入力、
第二の標本化連結点と接地端子との間に接続された第二のキャパシタ、及び
第二の標本化連結点と前記第一のNMOSデバイスの前記ゲートとの間に接続された第三のクロック入力、及び第二の標本化連結点と前記第二のNMOSデバイスの前記ゲートとの間に接続された第四のクロック入力を含み、
前記第一及び第二のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供し、且つ前記第三及び第四のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供する、請求項3のバイアス回路。 - 等価抵抗を発生させる前記手段が、
キャパシタ、及び
前記キャパシタの第一の端子と前記第一のNMOSデバイスの前記ゲートとの間に接続された第一のクロック入力、および前記キャパシタの第二の端子と前記第二のNMOSデバイスの前記ゲートとの間に接続されたもう一つの第一のクロック入力、
前記キャパシタの第一の端子と前記相互接続されたソースの連結点との間に接続された第二のクロック入力、および前記キャパシタの第二の端子と前記相互接続されたソースの連結点との間に接続されたもう一つの第二のクロック入力を含み、
前記第一及び第二のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供する、請求項3のバイアス回路。 - 等価抵抗を発生させる前記手段が、
第一のキャパシタ、及び
前記第一のキャパシタの第一の端子と前記第一のNMOSデバイスの前記ゲートとの間に接続された第一のクロック入力、および前記第一のキャパシタの第二の端子と前記第二のNMOSデバイスの前記ゲートとの間に接続されたもう一つの第一のクロック入力、
前記第一のキャパシタの第一の端子と前記相互接続されたソースの連結点との間に接続された第二のクロック入力、および前記第一のキャパシタの第二の端子と前記相互接続されたソースの連結点との間に接続されたもう一つの第二のクロック入力、
第二のキャパシタ、
前記第二のキャパシタの第一の端子と前記第一のNMOSデバイスの前記ゲートとの間に接続された第三のクロック入力、および前記第二のキャパシタの第二の端子と前記第二のNMOSデバイスの前記ゲートとの間に接続されたもう一つの第三のクロック入力、
前記第二のキャパシタの第一の端子と前記相互接続されたソースの連結点との間に接続された第四のクロック入力、および前記第二のキャパシタの第二の端子と前記相互接続されたソースの連結点との間に接続されたもう一つの第四のクロック入力を含み、
前記第一及び第二のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供し、且つ前記第三及び第四のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供する、請求項3のバイアス回路。 - 等価抵抗を発生させる前記手段に電圧を印加する前記手段が、
前記第二のNMOSデバイスのゲートと前記相互接続されたソースの連結点との間に接続された第三のNMOSデバイス(141)、
第三の連結点と前記相互接続されたソースの連結点との間に接続された第四のNMOSデバイス(142)、
第一の連結点と正電圧源との間に接続された第三のPMOSデバイス(144)、及び
第三の連結点と正電圧源との間に接続された第四のPMOSデバイス(146)を含み、
第三及び第四のNMOSデバイスのゲートは一緒に接続され、さらに第三の連結点に接続される、請求項3のバイアス回路。 - 差動対にバイアス電流を印加する前記手段が、
前記相互接続されたソースの連結点と接地端子との間に接続された一対のトランジスタ・デバイス(150、152)からなるソースフォロア回路を含み、前記ソースフォロアの回路の出力を差動対に接続するバイアス線を含む、請求項1のバイアス回路。 - 差動対のソース電流および相互コンダクタンスを一定に維持するために、差動対をバイアスするのに使用するバイアス回路であって、
一対の電流源デバイス、
前記一対の電流源デバイスのゲートの間に等価抵抗を発生させる抵抗等価回路であり、標本化キャパシタと、等価抵抗を確定するために固定された所定の標本化周波数で一対の電流源デバイスのゲートに標本化キャパシタを接続するスイッチング回路を含む抵抗等価回路、
前記抵抗等価回路に電圧を印加するため前記抵抗等価回路に接続された電圧設定回路、
前記一対の電流源デバイスの共通接続されたソースと接地端子との間に接続されたソースフォロア回路、及び
ソースフォロア回路からの出力を前記差動対に接続するバイアス線を含むバイアス回路。 - 前記抵抗等価回路が、
前記一対の電流源デバイスの相互接続されたソースの連結点と標本化連結点との間に接続されたキャパシタ、及び
標本化連結点と前記一対の電流源デバイスの一つとの間に接続された第一のクロック入力、及び標本化連結点と前記一対の電流源デバイスのもう一つとの間に接続された第二のクロック入力を含み、
前記第一及び第二のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供する、請求項10のバイアス回路。 - 前記抵抗等価回路が、
キャパシタ、
前記キャパシタの第一の端子と前記一対の電流源デバイスの一つの前記ゲートとの間に接続された第一のクロック入力、および前記キャパシタの第二の端子と前記一対の電流源デバイスのもう一つの前記ゲートとの間に接続されたもう一つの第一のクロック入力、
前記キャパシタの第一の端子と前記一対の電流源デバイスの相互接続されたソースの連結点との間に接続された第二のクロック入力、および前記キャパシタの第二の端子と前記相互接続されたソースの連結点との間に接続されたもう一つの第二のクロックを含み、
前記第一及び第二のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供する、請求項10のバイアス回路。 - 前記一対の電流源デバイスが第一及び第二のNMOSデバイスを含む請求項10のバイアス回路。
- 前記抵抗等価回路が、
第一及び第二のNMOSデバイスのゲート間に接続された第一のキャパシタ、及び
前記第一のキャパシタの第一の端子と前記第一のNMOSデバイスのゲートとの間に接続された第一のクロック入力、および前記第一のキャパシタの第二の端子と前記第二のNMOSデバイスの前記ゲートとの間に接続されたもう一つの第一のクロック入力、
前記第一のキャパシタの第一の端子と前記第一及び第二のNMOSデバイスの相互接続されたソースの連結点との間に接続された第二のクロック入力、および前記第一のキャパシタの第二の端子と前記相互接続されたソースの連結点との間に接続されたもう一つの第二のクロック入力、
第二のキャパシタ、
前記第二のキャパシタの第一の端子と前記第一のNMOSデバイスの前記ゲートとの間に接続された第三のクロック入力、および前記第二のキャパシタの第二の端子と前記第二のNMOSデバイスの前記ゲートとの間に接続されたもう一つの第三のクロック入力、
前記第二のキャパシタの第一の端子と前記相互接続されたソースの連結点との間に接続された第四のクロック入力、および前記第二のキャパシタの第二の端子と前記相互接続されたソースの連結点との間に接続されたもう一つの第四のクロック入力を含み、
前記第一及び第二のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供し、且つ前記第三及び第四のクロック入力は所定の標本化周波数で重なり合わないクロック信号を提供する、請求項13のバイアス回路。 - 前記一対の電流源デバイスが第一及び第二の連結点それぞれと第一及び第二のNMOSデバイスの相互接続されたソースの連結点の間で並列に接続された第一及び第二のNMOSデバイスを含み、そして
前記バイアス回路は第一及び第二の連結点それぞれと正電圧源の間で並列に接続された第一及び第二のPMOSデバイスを含み、
前記第一及び第二のNMOSデバイスのゲートは一緒に接続され、さらに第一の連結点に接続され、且つ
前記第一及び第二のPMOSデバイスのゲートは一緒に接続され、さらに第二の連結点に接続された、請求項13のバイアス回路。 - 前記電圧設定回路が、
前記第二のNMOSデバイスのゲートと前記相互接続されたソースの連結点との間に接続された第三のNMOSデバイス、
第三の連結点と前記相互接続されたソースの連結点との間に接続された第四のNMOSデバイス、
第一の連結点と正電圧源との間に接続された第三のPMOSデバイス、及び
第三の連結点と正電圧源との間に接続された第四のPMOSデバイスを含み、
第三及び第四のNMOSデバイスのゲートは一緒に接続され、さらに第三の連結点に接続され、且つ
第三及び第四のPMOSデバイスのゲートは一緒に接続され、さらに第二の連結点に接続された、請求項15のバイアス回路。 - 前記差動対が、
第一及び第二の入力線それぞれに接続された第五及び第六のNMOSデバイスのゲートを有し、第四の連結点と正電圧源との間に並列に、PMOSデバイスPB3、PB4からなるカレントミラー回路を介して、接続された第五及び第六のNMOSデバイス(312、314)、及び
バイアス線を介してバイアス回路に接続された第七のNMOSデバイスのゲートを有し、第四の連結点と接地端子との間に接続された第七のNMOSデバイス(MB7)を含む、請求項16のバイアス回路。 - バイアス線が第一及び第二のNMOSデバイスと接地端子との間に接続されたソースフォロア回路に接続される請求項15のバイアス回路。
- 第一及び第二のNMOSデバイスのソースに接続されたソースフォロア回路を含み、ソースフォロア回路が差動対の共通モード電圧を入力するように設定されたゲート電圧を有する請求項13のバイアス回路。
- ソースフォロア回路が、
正電圧源と第一及び第二のNMOSデバイスのソースとの間に接続され、且つ共通モード電圧入力線(158)に接続されたゲートを有するNMOSデバイス(MB8、156)、
第一及び第二のNMOSデバイスのソースと接地端子との間に接続されたNMOSデバイス(MB6、150)、及び
正電圧源と接地端子との間に直列に接続されたNMOSデバイス(MB5、152)およびPMOSデバイス(PB5、154)を含み、
NMOSデバイス(MB6、150およびMB5、152)のゲートは一緒に接続され、且つNMOSデバイス(MB5、152)のドレインと接続され、
NMOSデバイス(MB5、152)のドレインは差動対の第七のNMOSデバイスのゲートに接続される請求項19のバイアス回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/773,404 US6407623B1 (en) | 2001-01-31 | 2001-01-31 | Bias circuit for maintaining a constant value of transconductance divided by load capacitance |
PCT/US2002/003012 WO2002061519A2 (en) | 2001-01-31 | 2002-01-30 | Bias circuit for maintaining a constant value of transconductance divided by load capacitance |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004523830A JP2004523830A (ja) | 2004-08-05 |
JP2004523830A5 JP2004523830A5 (ja) | 2005-12-22 |
JP4422408B2 true JP4422408B2 (ja) | 2010-02-24 |
Family
ID=25098165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002562029A Expired - Fee Related JP4422408B2 (ja) | 2001-01-31 | 2002-01-30 | 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6407623B1 (ja) |
EP (1) | EP1356356A2 (ja) |
JP (1) | JP4422408B2 (ja) |
CN (1) | CN100380266C (ja) |
BR (1) | BR0206834A (ja) |
CA (1) | CA2437193C (ja) |
HK (1) | HK1070146A1 (ja) |
IL (2) | IL157141A (ja) |
WO (1) | WO2002061519A2 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2166450C (en) * | 1995-01-20 | 2008-03-25 | Ronald Salovey | Chemically crosslinked ultrahigh molecular weight polyethylene for artificial human joints |
AU2002349859A1 (en) * | 2002-10-15 | 2004-06-07 | Agency For Science, Technology And Research | Apparatus and method for implementing a constant transconductance circuit |
US6946896B2 (en) * | 2003-05-29 | 2005-09-20 | Broadcom Corporation | High temperature coefficient MOS bias generation circuit |
JP2006146916A (ja) * | 2004-11-22 | 2006-06-08 | Samsung Sdi Co Ltd | カレントミラー回路及びこれを利用した駆動回路と駆動方法 |
EP1679795B1 (fr) * | 2005-01-10 | 2016-10-26 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Structure de polarisation pour filtre à temps continu |
CN100386706C (zh) * | 2005-02-25 | 2008-05-07 | 清华大学 | 调整负载中晶体管跨导变化范围用的偏置补偿电路 |
EP1712973A3 (fr) * | 2005-04-12 | 2007-03-07 | St Microelectronics S.A. | Circuit de génération d'un courant de référence |
US7265625B2 (en) * | 2005-10-04 | 2007-09-04 | Analog Devices, Inc. | Amplifier systems with low-noise, constant-transconductance bias generators |
US7307476B2 (en) * | 2006-02-17 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | Method for nullifying temperature dependence and circuit therefor |
JP5262718B2 (ja) * | 2006-09-29 | 2013-08-14 | 富士通株式会社 | バイアス回路 |
US7741827B2 (en) * | 2007-05-01 | 2010-06-22 | Semiconductor Components Industries, Llc | Parameter control circuit including charging and discharging current mirrors and method therefor |
US8044654B2 (en) | 2007-05-18 | 2011-10-25 | Analog Devices, Inc. | Adaptive bias current generator methods and apparatus |
CN101471632B (zh) * | 2007-12-26 | 2011-07-20 | 中国科学院微电子研究所 | 环路增益可控的自偏置低压运算跨导放大器电路 |
TWI435543B (zh) * | 2008-02-06 | 2014-04-21 | Mediatek Inc | 半導體電路及減輕半導體電路中電流變動的方法 |
EP2124125A1 (en) * | 2008-05-21 | 2009-11-25 | Seiko Epson Corporation | Process and temperature compensation in CMOS circuits |
US7750837B2 (en) * | 2008-08-01 | 2010-07-06 | Qualcomm Incorporated | Adaptive bias current generation for switched-capacitor circuits |
US7982526B2 (en) * | 2008-09-17 | 2011-07-19 | Qualcomm, Incorporated | Active-time dependent bias current generation for switched-capacitor circuits |
JP5515708B2 (ja) * | 2009-12-11 | 2014-06-11 | 富士通株式会社 | バイアス回路及びそれを有する増幅回路 |
US8390371B2 (en) * | 2010-07-30 | 2013-03-05 | Tialinx, Inc. | Tunable transconductance-capacitance filter with coefficients independent of variations in process corner, temperature, and input supply voltage |
JP2012119835A (ja) * | 2010-11-30 | 2012-06-21 | Asahi Kasei Electronics Co Ltd | アクティブフィルタ |
CN102969990A (zh) * | 2011-09-01 | 2013-03-13 | 联咏科技股份有限公司 | 具动态转导补偿的多输入差动放大器 |
CN102437820B (zh) * | 2011-12-21 | 2014-11-26 | 苏州云芯微电子科技有限公司 | 一种降低相位噪声引入的时钟放大电路 |
US9194890B2 (en) * | 2013-05-09 | 2015-11-24 | Freescale Semiconductor, Inc. | Metal-oxide-semiconductor (MOS) voltage divider with dynamic impedance control |
CN104796092B (zh) * | 2014-01-22 | 2018-02-13 | 上海华虹集成电路有限责任公司 | 均衡电路 |
TWI539740B (zh) * | 2014-03-09 | 2016-06-21 | 國立交通大學 | 偏壓電路 |
CN104579206B (zh) * | 2014-07-30 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 差分放大电路及运算放大器 |
US10359794B2 (en) | 2014-10-13 | 2019-07-23 | Qorvo Us, Inc. | Switched capacitor biasing circuit |
JP2016122897A (ja) * | 2014-12-24 | 2016-07-07 | 三菱電機株式会社 | 分周回路 |
EP3487076A1 (en) * | 2017-11-15 | 2019-05-22 | ams AG | Phase-locked loop circuitry having low variation transconductance design |
CN108566173A (zh) * | 2018-06-11 | 2018-09-21 | 杨俊杰 | 一种采用cmos工艺芯片内部的rc时间常数校正电路 |
CN109672418A (zh) * | 2018-12-19 | 2019-04-23 | 佛山臻智微芯科技有限公司 | 一种采用前馈补偿的高增益运算放大器 |
CN109639135B (zh) * | 2019-01-22 | 2024-03-01 | 上海艾为电子技术股份有限公司 | 一种电荷泵电路 |
US11251759B2 (en) | 2020-01-30 | 2022-02-15 | Texas Instruments Incorporated | Operational amplifier input stage with high common mode voltage rejection |
KR20220046116A (ko) | 2020-10-07 | 2022-04-14 | 삼성전자주식회사 | 증폭기 및 증폭기를 포함하는 전자 장치 |
CN114265461A (zh) * | 2021-12-15 | 2022-04-01 | 深圳飞骧科技股份有限公司 | 一种基准电压源 |
CN118017941A (zh) * | 2024-04-10 | 2024-05-10 | 上海安其威微电子科技有限公司 | 一种放大器芯片及偏置校准方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2213011B (en) * | 1987-09-16 | 1991-09-25 | Philips Electronic Associated | A method of and a circuit arrangement for processing sampled analogue electricals |
KR940003301B1 (ko) * | 1991-12-20 | 1994-04-20 | 주식회사 금성사 | Ce버스 심볼 엔코딩 처리회로 |
JP3318365B2 (ja) * | 1992-10-20 | 2002-08-26 | 富士通株式会社 | 定電圧回路 |
US5550510A (en) * | 1994-12-27 | 1996-08-27 | Lucent Technologies Inc. | Constant transconductance CMOS amplifier input stage with rail-to-rail input common mode voltage range |
US5656957A (en) * | 1995-10-19 | 1997-08-12 | Sgs-Thomson Microelectronics, Inc. | Comparator circuit with hysteresis |
JPH10322144A (ja) * | 1997-05-16 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 電力増幅器及びその調整方法 |
US6144249A (en) * | 1998-01-15 | 2000-11-07 | Chrontel, Inc. | Clock-referenced switching bias current generator |
JP3348019B2 (ja) * | 1998-07-06 | 2002-11-20 | シャープ株式会社 | パルス波増幅装置 |
JP2000039926A (ja) * | 1998-07-24 | 2000-02-08 | Canon Inc | 電流出力回路 |
JP2000040924A (ja) * | 1998-07-24 | 2000-02-08 | Nec Corp | 定電流駆動回路 |
JP2953465B1 (ja) * | 1998-08-14 | 1999-09-27 | 日本電気株式会社 | 定電流駆動回路 |
EP1057376B1 (en) * | 1998-12-17 | 2003-10-15 | Koninklijke Philips Electronics N.V. | Circuit arrangement |
US6323725B1 (en) * | 1999-03-31 | 2001-11-27 | Qualcomm Incorporated | Constant transconductance bias circuit having body effect cancellation circuitry |
JP4015319B2 (ja) * | 1999-07-12 | 2007-11-28 | 富士通株式会社 | 定電流発生回路および差動増幅回路 |
US6300805B1 (en) * | 1999-09-30 | 2001-10-09 | Texas Instruments Incorporated | Circuit for auto-zeroing a high impedance CMOS current driver |
-
2001
- 2001-01-31 US US09/773,404 patent/US6407623B1/en not_active Expired - Lifetime
-
2002
- 2002-01-30 CA CA002437193A patent/CA2437193C/en not_active Expired - Fee Related
- 2002-01-30 EP EP02702128A patent/EP1356356A2/en not_active Withdrawn
- 2002-01-30 BR BR0206834-6A patent/BR0206834A/pt not_active IP Right Cessation
- 2002-01-30 WO PCT/US2002/003012 patent/WO2002061519A2/en active Application Filing
- 2002-01-30 CN CNB028061764A patent/CN100380266C/zh not_active Expired - Fee Related
- 2002-01-30 IL IL157141A patent/IL157141A/en not_active IP Right Cessation
- 2002-01-30 JP JP2002562029A patent/JP4422408B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-30 HK HK05102656A patent/HK1070146A1/xx not_active IP Right Cessation
-
2008
- 2008-09-24 IL IL194326A patent/IL194326A/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2437193C (en) | 2009-05-26 |
EP1356356A2 (en) | 2003-10-29 |
IL194326A (en) | 2010-11-30 |
HK1070146A1 (en) | 2005-06-10 |
CN1555517A (zh) | 2004-12-15 |
WO2002061519A3 (en) | 2002-12-05 |
WO2002061519A2 (en) | 2002-08-08 |
CA2437193A1 (en) | 2002-08-08 |
IL157141A (en) | 2010-06-30 |
CN100380266C (zh) | 2008-04-09 |
US6407623B1 (en) | 2002-06-18 |
JP2004523830A (ja) | 2004-08-05 |
IL157141A0 (en) | 2004-02-08 |
BR0206834A (pt) | 2004-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4422408B2 (ja) | 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 | |
JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
KR960011407B1 (ko) | 저전압 고속동작의 씨모스 (cmos) 연산증폭기 | |
US6300834B1 (en) | High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier | |
JP3486072B2 (ja) | 可変利得増幅器 | |
WO1999003197A2 (en) | A high speed and high gain operational amplifier | |
CN112821875B (zh) | 一种放大器电路 | |
JPH10209781A (ja) | 差動回路を含む電子回路 | |
JP2001185964A (ja) | カレントミラー回路および演算増幅器 | |
JPH077342A (ja) | 差動増幅器 | |
US20020186054A1 (en) | Sample and hold circuit | |
KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
US6762646B1 (en) | Modified folded cascode amplifier | |
EP1376860A1 (en) | Asymmetrical differential amplifier | |
CN111800101A (zh) | 用于运算放大器的转换升压电路 | |
JP4785243B2 (ja) | カスコード増幅回路及びフォールデッド・カスコード増幅回路 | |
US11742812B2 (en) | Output pole-compensated operational amplifier | |
US5157349A (en) | Differential operational amplifier | |
US6507246B1 (en) | FET circuit with resistor-programmable transconductance | |
JP3930461B2 (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
US7265621B1 (en) | Fully differential operational amplifier with fast settling time | |
KR100945723B1 (ko) | 폴디드 캐스코드 전류원 | |
JPH1065461A (ja) | 差動増幅回路 | |
EP1124326A1 (en) | An operational amplifier with high gain and sysmmetrical output-current capabilty | |
JP4099001B2 (ja) | 電圧/電流変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070919 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090707 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |