一种补偿电阻温漂系数的基准电流源电路
技术领域
本发明涉及集成电路领域,具体涉及一种基准电流源电路。
背景技术
在CMOS工艺中,MOSFET的工艺参数普遍都与温度有关系,温度变化会影响MOSFET的各项物理特性,进而影响所构成电路的各种性能。而用与温度无关的电流给电路供电时,就可以尽可能减小温度变化对电路的影响,保证了电路的稳定性。基准电流源电路可以产生一路与电源和温度变化无关的基准电流,以为其他电路模块供电,从而避免了温度变化对各个电路模块性能的影响,保证了电路系统的稳定性。因此基准电流源电路在各类模拟系统和混合系统中应用广泛。
目前,一般的基准电流源电路由带隙基准电压源,电压缓冲器和电流镜模块构成。电压缓冲器由一运算放大器,第一电阻及第一晶体管构成。带隙基准电压源用于产生一个与温度变化无关的基准电压,通过电压缓冲器产生一路参考电压除以第一电阻的电流,然后通过电流镜镜像给其他模块供电。在该电路中,虽然带隙基准输出电压与温度无关,但是电阻具有温漂系数,电阻的大小会随着温度的变化而变化,这样最后产生的基准电流还是会随温度的变化而变化,所以无法得到精确的零温漂基准电流。
发明内容
针对上述现有技术存在的技术缺陷,本发明提供一种稳定性高、可得到精确的零温漂基准电流的基准电流源电路。
为解决上述技术问题,本发明采取的技术方案是:一种补偿电阻温漂系数的基准电流源电路,包括一带隙基准电压源、一电压-电流转换模块、一温度补偿电流产生模块、一电流求和模块,所述带隙基准电压源的输出与电压-电流转换模块的输入端相连接;所述温度补偿电流产生模块的输出端与电流求和模块相连接;所述电压-电流转换模块的输出端与电流求和模块相连接;所述电流求和模块的输出端输出零温漂电流。
所述的电压-电流转换模块包括一运算放大器,一第一晶体管,一第二晶体管,一第一电阻,所述的运算放大器的正向输入端与所述的带隙基准电压源的输出端相连,所述的运算放大器的输出端与第一晶体管的栅极相连,所述的运算放大器的反向输入端与所述的第一晶体管的源级及所述的第一电阻的一端相连;所述的第一电阻的另一端接电源负极;所述的第一晶体管的漏极与所述的第二晶体管的漏极相连;所述的第二晶体管的漏极和其栅极相连接,其源级与电源正极相连接。
所述温度补偿电流产生模块包括一正温度系数电流产生模块、一启动电路,所述正温度系数电流产生模块与启动电路相连接。
所述正温度系数电流产生模块包括第四、第五、第六、第七晶体管和第二电阻,其中第四晶体管与第五晶体管的源级均与电源正极相连,第四晶体管的栅极和漏极相连并且与第五晶体管的栅极相连接于第一节点;第六晶体管的漏极与第一节点相连接,第七晶体管的栅极和漏极相连并且与第六晶体管的栅极相连;第五晶体管的漏极与第七晶体管的漏极相连接于第二节点;第七晶体管的源级和电源负极相连接;第六晶体管的源级与第二电阻的一端相连,第二电阻的另一端与电源负极相连。
作为优选的方案,所述启动电路模块包括第九、第十、第十一、第十二晶体管,其中第九晶体管的源级与电源正极相连,其栅极和漏极相连接于第三节点,第十晶体管的栅极和漏级相连接于第三节点;第十一晶体管源级与电源负极相连,其栅极和漏极相连并且与第十晶体管的源级相连接;第十二晶体管的漏级与电源正极相连,其栅极与第三节点相连,其源极与第二节点相连接。
作为优选方案,所述电流求和模块包括第三晶体管及第八晶体管,所述的第三和第八晶体管的源级均与电源正极相连,所述的第三晶体管的栅极与第二晶体管的栅极相连,所述的第八晶体管的栅极与所述的第四晶体管的栅极相连;
所述的第三晶体管的漏极和所述的第八晶体管的漏极相连接输出零温漂系数的基准电流。
本发明能够达到的积极效果是:电路结构简单,稳定性和可靠性高,能够得到精确的零温漂基准电压,易于推广使用。
附图说明
图1为本发明电路的结构原理图。
图2为本发明优选的具体实施例电路图。
具体实施方式
下面结合附图和具体实施方式对本发明进一步详细描述。
如图1所示,一种补偿电阻温漂系数的基准电流源电路,包括一带隙基准电压源、一电压-电流转换模块、一温度补偿电流产生模块、一电流求和模块,所述带隙基准电压源的输出与电压-电流转换模块的输入端相连接;所述温度补偿电流产生模块的输出端与电流求和模块相连接;所述电压-电流转换模块的输出端与电流求和模块相连接;所述电流求和模块的输出端输出零温漂电流。
如附图2所示,本发明所述的补偿电阻温漂系数的基准电流源电路包括一带隙基准电压源,一电压-电流转换模块1,一温度补偿电流产生模块4,一电流求和模块5。其中所述的温度补偿电流产生模块4包括正温度系数电流产生模块2及启动电路3。
图2所示的本发明实施例的各模块具体电路连接关系为:电路电源正极为VDD,电源负极为VSS。带隙基准电压源产生与电源及温度变化无关的参考电压Vref,带隙基准电压源的输出端与运算放大器的正向输入端相连。运算放大器的输出端与第一晶体管M1的栅极相连,运算放大器的反向输入端与第一晶体管M1的源级及第一电阻R1的一端相连接。第一电阻R1的另一端接电源负极VSS。第二晶体管M2的源极接电源正极VDD,第二晶体管M2的栅极和漏级相连接。第四晶体管M4与第五晶体管M5的源级均与电源正极VDD相连,第四晶体管M4的栅极和漏极相连并且与第五晶体管M5的栅极相连接于第一节点D1。第六晶体管M6的漏极与第一节点D1相连接,第七晶体管M7的栅极和漏极相连并且与晶体管M6的栅极相连接于第二节点D2,第五晶体管M5的漏极与第七晶体管M7的漏极相连接于第二节点D2。第七晶体管M7的源级和电源负极VSS相连接。第六晶体管M6的源级与第二电阻R2的一端相连,第二电阻R2的另一端与电源负极VSS相连。第九晶体管M9的源级与电源正极VDD相连,其栅极和漏极相连接于第三节点D3,第十晶体管M10的栅极和漏级相连接于第三节点D3。第十一晶体管源级与电源负极VSS相连,其栅极和漏极相连并且与第十晶体管M10的源级相连接。第十二晶体管M12的漏级与电源正极VDD相连,其栅极与第三节点D3相连,其源极与第二节点D2相连接。第三晶体管M3的源级与电源正极VDD相连,其栅极与第二晶体管M2的栅极相连,其漏极作为电压-电流转换模块1的输出端,输出电流i1。第八晶体管M8的源级与电源正极VDD相连,其栅极与第一节点D1相连,其漏极作为温度补偿电流的输出端,输出电流i2。所述的第三晶体管M3的漏极和所述的第八晶体管M8的漏极相连接,实现电流i1与电流i2的相加,输出零温漂系数的基准电流Iout。
电路中第一,第六,第七,第十,第十一,第十二晶体管为NMOS管,其衬底接电源负极VSS,第二,第三,第四,第五,第八,第九晶体管为PMOS管,其衬底接电源正极VDD。
本发明实施例的工作原理分析如下:
电流i0的大小为:
其中Vref为带隙基准电压,R1为第一电阻R1,由于第一电阻R1是具有正温度系数的电阻,而Vref大小与温度无关,所以i0是具有负温度系数的电流。
第六晶体管M6及第七晶体管M7工作在亚阈值区,当MOS管工作在亚阈值区时漏电流为:
其中:是一个非理想因子,VT=kT/q,为热电势,k为波尔兹曼常数,I0为栅源电压VGS等于阈值电压VTH时的漏极电流,其大小与MOS管的宽长比呈正比。
则MOS管的栅源电压:
则电流i3的大小为:
其中,S6与S7分别为第六及第七晶体管的宽长比,R2为第二电阻R2。
电流i1为电流i0的镜像电流:i1=k1i0,
电流i2为电流i3的镜像电流:i2=k2i3,
则最终的基准电流电流iout为:iout=k1i0+k2i3,
由此获得与温度无关的基准电流Iout。
第九至第十一晶体管均采用二极管接法,其中VGS7,VGS10,VGS11,VGS12,分别是第七,第十,第十一,第十二晶体管的栅源电压。电路设计时要保证VGS10+VGS11<VGS7+VGS12,则当正温度系数电流产生模块2出现简并态,电路不工作时,第二节点D2的电压处在低电平,由于VGS10+VGS11>VGS7+VGS12,第十二晶体管M12将会导通,使得第二节点D2变为高电平,正温度系数电流产生模块开始工作。当正温度系数电流产生模块正常工作后,第十二晶体管M12处于截止区,整体电路正常工作。
本发明的补偿电阻温漂系数的基准电流源可以很好的获得一个与温度,电源变化无关的基准电流,基准电流温漂系数非常小,功耗较低,结构简单,适用于工业生产。
以上实施例仅为本发明的基本实施例,但并非本发明覆盖内容的全部,一切在本发明精神范围以内所做的等同变换,都将在本发明保护范围以内。