CN105786082A - 一种无电阻无运放带隙基准电压源 - Google Patents

一种无电阻无运放带隙基准电压源 Download PDF

Info

Publication number
CN105786082A
CN105786082A CN201610369294.4A CN201610369294A CN105786082A CN 105786082 A CN105786082 A CN 105786082A CN 201610369294 A CN201610369294 A CN 201610369294A CN 105786082 A CN105786082 A CN 105786082A
Authority
CN
China
Prior art keywords
nmos tube
pmos
drain electrode
grid
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610369294.4A
Other languages
English (en)
Inventor
王利
王闪
屠思远
汪海
盛炜
梁钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangnan University
Original Assignee
Jiangnan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangnan University filed Critical Jiangnan University
Priority to CN201610369294.4A priority Critical patent/CN105786082A/zh
Publication of CN105786082A publication Critical patent/CN105786082A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Abstract

本发明涉及一种无电阻无运放结构的带隙基准电压源电路。本发明的带隙基准电压源电路包括BJT管和MOS管。BJT的PN结电压具有负温度系数特性，MOS管的源漏端电压随温度成正比例关系为正温度系数电压。将PN结电压按比例缩小与源漏端电压根据不同的权重加和得到一个不随温度变化的基准输出电压。本发明省去了传统带隙基准电压源电路中的运算放大器和电阻网络实现了低电压和小的版图面积，处于亚阈值状态的MOS管具有较小的漏电流实现低功耗。本发明具有高精度、结构简单、实用性强的特点。

Description

一种无电阻无运放带隙基准电压源
技术领域
本发明属于集成电路领域，具体涉及一种带隙基准电压源电路。
背景技术
在传统的带隙基准电压源电路中，其核心结构由BJT管、运算放大器和电阻网络构成。在传统电路中为获得高性能的带隙基准电压，电路设计中需要高性能的运算放大器和精确匹配的电阻网络，这不仅增加了设计的工作量，提高电路设计复杂难度，而且电阻网络和运算放大器结构占用较大芯片面积增加设计成本；同时运算放大器最小工作电压限制了带隙基准电路的最小输入电压。为了获得低电压、小面积、低功耗的带隙基准电压源电路，需要设计一种新的带隙基准电压源电路。
发明内容
本发明的目的是提供一种低电压，小面积、低功耗的带隙基准电压源电路，解决现有的面积大，结构复杂的问题。
本发明具体是通过以下方法实现的：一种无电阻无运放带隙基准电压源，包括BJT管和MOS管。所述无电阻无运放带隙基准电压源电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第一BJT管。所述第一PMOS管的栅极分别连接第二PMOS管的栅极、第二PMOS管的漏极、第三PMOS管的栅极、第四PMOS管的栅极和第五PMOS管的栅极；第一PMOS管的漏极分别连接第一BJT管的发射极、第二NMOS管的栅极和第三NMOS管的栅极；第二PMOS管的栅极分别与自身的漏极和第三NMOS管的漏极相连；第五NMOS管的漏极与自身的栅极，第四NMOS管的栅极和第三PMOS管的漏极相连；第七NMOS管的漏极与自身的栅极，第六NMOS管的栅极和第四PMOS管的漏极相连；第一NMOS管的栅极与自身的漏极和第二NMOS管的源极相连；第二NMOS管的漏极与第三NMOS管的漏极和第四NMOS管的源极相连；第四NMOS管的漏极与第五NMOS管的漏极和第六NMOS管的源极相连；第六NMOS管的漏极与第七NMOS管的漏极和第五PMOS管的漏极相连；第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极、第五PMOS管的源极分别接电源电压VDD；第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极、第五NMOS管的源极、第六NMOS管的源极、第七NMOS管的源极、第一BJT管基极与集电极分别连接电源地端。
优选地，所述一种无电阻无运放带隙基准电压源，其特征在于：所述第一PMOS管至第五PMOS管均为PMOS管，所述第一NMOS第七NMOS管均为NMOS管。
优选地，所述一种无电阻无运放带隙基准电压源，其特征在于：第一BJT管为PNP型BJT管。
与现有技术相比，本发明提供的无电阻无运算放大器的电路结构大大降低了带隙基准电压源的设计难度；采用自偏置的结构避免了启动电路和偏置电路使电路结构简单化；MOS管工作在亚阈值区域实现了低电压下能够正常工作且具有较低功耗；综合以上特点，本发明的无电阻无运放带隙基准电压源电路结构简单、低功耗、小的版图面积，设计成本低。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1为传统带隙基准电压电路原理图；
图2为本发明的电路原理图。
具体实施方式
如图1所示，本发明所述的种无电阻无运放带隙基准电压源电路。包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第一BJT管Q1。所述第一PMOS管P1的栅极分别连接第二PMOS管P2的栅极、第二PMOS管P2的漏极、第三PMOS管P3的栅极、第四PMOS管P4的栅极和第五PMOS管P5的栅极；第一PMOS管P1的漏极分别连接第一BJT管Q1的发射极、第二NMOS管N2的栅极和第三NMOS管N3的栅极；第二PMOS管P2的栅极分别与自身的漏极和第三NMOS管N3的漏极相连；第五NMOS管N5的漏极与自身的栅极，第四NMOS管N4的栅极和第三PMOS管P3的漏极相连；第七NMOS管N7的漏极与自身的栅极，第六NMOS管N6的栅极和第四PMOS管P4的漏极相连；第一NMOS管N1的栅极与自身的漏极和第二NMOS管N2的源极相连；第二NMOS管N2的漏极与第三NMOS管N3的漏极和第四NMOS管N4的源极相连；第四NMOS管N4的漏极与第五NMOS管N5的漏极和第六NMOS管N6的源极相连；第六NMOS管N6的漏极与第七NMOS管N7的漏极和第五PMOS管P5的漏极相连；第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极分别接电源电压VDD；第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极、第五NMOS管N5的源极、第六NMOS管N6的源极、第七NMOS管N7的源极、第一BJT管Q1基极与集电极分别连接电源地端。
本发明带隙基准电压源电路具体工作原理为：A点电压等于第一NMOS管N1和第二NMOS管N2的栅源电压之和，即VA＝VGS,N1+VGS,N2(1),若第一NMOS管N1和第二NMOS管N2的宽长比相同即则流过第一BJT管Q1的发射极电流IE＝I1,根据PN结电流公式得到IS为BJT管PN结反向饱和电流，为BJT管热电压。当上述各管处于亚阈值区域状态时，根据MOS管亚阈值区域导电性原理得到漏电流表达式为：为一个非理想因子，VT0为衬底与源极电压为0时的阈值电压,为MOS管热电压。
第一PMOS管P1和第二PMOS管P2组成的电流镜结构使流过电流I1、I2的关系为同理得到电流I3与I2的关系为电流I4与I2的关系为电流I5与I2的关系为所以流过第一NMOS管N1的漏电流为：
IM1＝IM2＝IM3+IM4＝IM5+IM6+IM3＝(1+K3+K4+K5)I2(10)。
将式(10)、式(5)与式(6)中得到:
为一个负温度系数电压。
由第四NMOS管N4和第五NMOS管N5组成的自偏置结构，得到：VDS,N4＝VGS,N4-VGS,N5(12),由式(6)得到为正温度系数的电压，同理分别得到 在本发明的结构中，带隙基准输出的正温度系数电压为：
为得到不随温度输入电压变化的基准输出电压，将正温度系数电压与负温度系数电压按恰当比例加和，在节点C点获得基准输出VREF＝VGS,N1+VPTAT(17)。
选择恰当的K1、K3、K4、K5和第二NMOS管N2至第七NMOS管N7的宽长比，得到不随温度输入电压变化的基准输出电压VREF。
本发明的带隙基准电压约为：所以在电源电压小于1V的情况下也能够正常工作，同时处于亚阈值区域的MOS管具有较小的漏电流实现低功耗的设计。
从上述可以看出，本发明的无电阻无运放带隙基准电压源电路实现了低电压、低功耗，面积小的特点。
本发明中，“连接”、“相连”、“连”等表示典型连接的词语，如无特别说明，则表示直接或间接的电性连接。
最后说明：上述叙述仅仅是为清楚说明本发明所作实施例，而非是对本发明构思和范围进行限定，上述的说明内容，对于本技术相关工作的人员在不脱离本发明技术原理的前提下，还可以进行多种优化和变形，这些优化和变形也应视为本发明的保护范围，以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (3)

1.一种无电阻无运放带隙基准电压源包括BJT管和MOS管，其特征是：所述无电阻无运放带隙基准电压源的电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第一BJT管；
所述第一PMOS管的栅极分别连接第二PMOS管的栅极、第二PMOS管的漏极、第三PMOS管的栅极、第四PMOS管的栅极和第五PMOS管的栅极；所述第一PMOS管的漏极分别连接第一BJT管的发射极、第二NMOS管的栅极和第三NMOS管的栅极；所述第二PMOS管的栅极分别与自身的漏极和第三NMOS管的漏极相连；所述第五NMOS管的漏极与自身的栅极、第四NMOS管的栅极以及第三PMOS管的漏极相连；所述第七NMOS管的漏极与自身的栅极、第六NMOS管的栅极和第四PMOS管的漏极相连；第一NMOS管的栅极与自身的漏极以及第二NMOS管的源极相连；所述第二NMOS管的漏极与第三NMOS管的漏极和第四NMOS管的源极相连；所述第四NMOS管的漏极与第五NMOS管的漏极和第六NMOS管的源极相连；所述第六NMOS管的漏极与第七NMOS管的漏极和第五PMOS管的漏极相连；所述第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极、第五PMOS管的源极分别接无电阻无运放带隙基准电压源电压VDD；所述第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极、第五NMOS管的源极、第六NMOS管的源极、第七NMOS管的源极以及第一BJT管基极与集电极分别连接电源地端。
2.根据权利要求书1所述的一种无电阻无运放带隙基准电压源，其特征在于：所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管均为PMOS管，所述第一NMOS至第七NMOS管均为NMOS管。
3.根据权利要求书1所述的一种无电阻无运放带隙基准电压源，其特征在于：第一BJT管为PNP型BJT管。
CN201610369294.4A 2016-05-30 2016-05-30 一种无电阻无运放带隙基准电压源 Pending CN105786082A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610369294.4A CN105786082A (zh) 2016-05-30 2016-05-30 一种无电阻无运放带隙基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610369294.4A CN105786082A (zh) 2016-05-30 2016-05-30 一种无电阻无运放带隙基准电压源

Publications (1)

Publication Number Publication Date
CN105786082A true CN105786082A (zh) 2016-07-20

Family

ID=56375402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610369294.4A Pending CN105786082A (zh) 2016-05-30 2016-05-30 一种无电阻无运放带隙基准电压源

Country Status (1)

Country Link
CN (1) CN105786082A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015595A (zh) * 2017-05-03 2017-08-04 苏州大学 工作在亚阈区高精度低功耗低电压带隙基准源
CN107272819A (zh) * 2017-08-09 2017-10-20 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN107704008A (zh) * 2017-10-25 2018-02-16 丹阳恒芯电子有限公司 一种低功耗基准电路
CN107861556A (zh) * 2017-10-25 2018-03-30 丹阳恒芯电子有限公司 一种用于射频中的低功耗基准电路
CN107894803A (zh) * 2017-10-25 2018-04-10 丹阳恒芯电子有限公司 一种物联网中的偏置电压产生电路
CN107908221A (zh) * 2017-10-25 2018-04-13 丹阳恒芯电子有限公司 一种低功耗ldo系统
CN107943196A (zh) * 2017-10-25 2018-04-20 丹阳恒芯电子有限公司 超低功耗全cmos基准电路系统
CN107992146A (zh) * 2017-12-07 2018-05-04 中国电子科技集团公司第五十八研究所 一种无运放带隙基准电路
CN107992156A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种亚阈值低功耗无电阻式基准电路
CN109062305A (zh) * 2018-07-26 2018-12-21 上海华虹宏力半导体制造有限公司 基准电压源电路
CN109283964A (zh) * 2017-07-19 2019-01-29 三星电子株式会社 参考电压电路、终端装置及其操作方法
CN110362149A (zh) * 2018-04-10 2019-10-22 智原科技股份有限公司 电压产生电路
CN113595416A (zh) * 2021-07-28 2021-11-02 深圳市长运通半导体技术有限公司 一种耐高压稳压集成电路

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015595A (zh) * 2017-05-03 2017-08-04 苏州大学 工作在亚阈区高精度低功耗低电压带隙基准源
CN109283964A (zh) * 2017-07-19 2019-01-29 三星电子株式会社 参考电压电路、终端装置及其操作方法
KR102347178B1 (ko) 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
CN109283964B (zh) * 2017-07-19 2021-02-19 三星电子株式会社 参考电压电路、终端装置及其操作方法
US10303197B2 (en) 2017-07-19 2019-05-28 Samsung Electronics Co., Ltd. Terminal device including reference voltage circuit
KR20190009603A (ko) * 2017-07-19 2019-01-29 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
CN107272819A (zh) * 2017-08-09 2017-10-20 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN107908221A (zh) * 2017-10-25 2018-04-13 丹阳恒芯电子有限公司 一种低功耗ldo系统
CN107943196A (zh) * 2017-10-25 2018-04-20 丹阳恒芯电子有限公司 超低功耗全cmos基准电路系统
CN107894803A (zh) * 2017-10-25 2018-04-10 丹阳恒芯电子有限公司 一种物联网中的偏置电压产生电路
CN107861556A (zh) * 2017-10-25 2018-03-30 丹阳恒芯电子有限公司 一种用于射频中的低功耗基准电路
CN107704008A (zh) * 2017-10-25 2018-02-16 丹阳恒芯电子有限公司 一种低功耗基准电路
CN107992156A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种亚阈值低功耗无电阻式基准电路
CN107992156B (zh) * 2017-12-06 2019-08-02 电子科技大学 一种亚阈值低功耗无电阻式基准电路
CN107992146A (zh) * 2017-12-07 2018-05-04 中国电子科技集团公司第五十八研究所 一种无运放带隙基准电路
CN110362149A (zh) * 2018-04-10 2019-10-22 智原科技股份有限公司 电压产生电路
CN109062305A (zh) * 2018-07-26 2018-12-21 上海华虹宏力半导体制造有限公司 基准电压源电路
CN109062305B (zh) * 2018-07-26 2020-06-09 上海华虹宏力半导体制造有限公司 基准电压源电路
CN113595416A (zh) * 2021-07-28 2021-11-02 深圳市长运通半导体技术有限公司 一种耐高压稳压集成电路
CN113595416B (zh) * 2021-07-28 2022-09-06 深圳市长运通半导体技术有限公司 一种耐高压稳压集成电路

Similar Documents

Publication Publication Date Title
CN105786082A (zh) 一种无电阻无运放带隙基准电压源
CN105676938B (zh) 一种超低功耗高电源抑制比电压基准源电路
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN107608441B (zh) 一种高性能基准电压源
CN103309392B (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN106406410A (zh) 一种自偏置结构带隙基准源电路
CN203311292U (zh) 一种多输出基准电压源
CN106055002A (zh) 低压输出的带隙基准电路
CN109901656B (zh) 一种低功耗全mos管带隙基准电路以及基于其的转换器
CN102809982A (zh) 低压电流镜
CN105955391A (zh) 一种带隙基准电压产生方法及电路
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN104076856B (zh) 一种超低功耗无电阻非带隙基准源
CN106020322B (zh) 一种低功耗cmos基准源电路
CN103399612B (zh) 无电阻的带隙基准源
CN103197722A (zh) 一种低静态功耗的电流模带隙基准电压电路
CN207352505U (zh) 一种无电阻式高精度低功耗基准源
CN107390758B (zh) 低电压带隙基准源电路
CN107797601A (zh) 一种低功耗亚阈值全mos管的基准电压源的设计
CN208061059U (zh) 一种超低功耗的基准电压产生电路
CN103412608A (zh) 一种带隙基准电路
CN102854913B (zh) 一种带隙基准电压源电路
CN107479606B (zh) 超低功耗低压带隙基准电压源
CN105224006B (zh) 一种低压cmos基准源
CN106940580B (zh) 一种低功耗带隙基准源及电源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160720

WD01 Invention patent application deemed withdrawn after publication