CN109283964B - 参考电压电路、终端装置及其操作方法 - Google Patents

参考电压电路、终端装置及其操作方法 Download PDF

Info

Publication number
CN109283964B
CN109283964B CN201810150960.4A CN201810150960A CN109283964B CN 109283964 B CN109283964 B CN 109283964B CN 201810150960 A CN201810150960 A CN 201810150960A CN 109283964 B CN109283964 B CN 109283964B
Authority
CN
China
Prior art keywords
nmos transistor
voltage
node
reference voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810150960.4A
Other languages
English (en)
Other versions
CN109283964A (zh
Inventor
吴承贤
张宇镇
李宗祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109283964A publication Critical patent/CN109283964A/zh
Application granted granted Critical
Publication of CN109283964B publication Critical patent/CN109283964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/0002—Remote monitoring of patients using telemetry, e.g. transmission of vital signals via a communication network
    • A61B5/0031—Implanted circuitry
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/68—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient
    • A61B5/6887—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient mounted on external non-worn devices, e.g. non-medical devices
    • A61B5/6898—Portable consumer electronic devices, e.g. music players, telephones, tablet computers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7225—Details of analog processing, e.g. isolation amplifier, gain or sensitivity adjustment, filtering, baseline or drift compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/02—Detecting, measuring or recording pulse, heart rate, blood pressure or blood flow; Combined pulse/heart-rate/blood pressure determination; Evaluating a cardiovascular condition not otherwise provided for, e.g. using combinations of techniques provided for in this group with electrocardiography or electroauscultation; Heart catheters for measuring blood pressure
    • A61B5/0205—Simultaneously evaluating both cardiovascular conditions and different types of body conditions, e.g. heart and respiratory condition
    • A61B5/02055—Simultaneously evaluating both cardiovascular condition and temperature
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/02—Detecting, measuring or recording pulse, heart rate, blood pressure or blood flow; Combined pulse/heart-rate/blood pressure determination; Evaluating a cardiovascular condition not otherwise provided for, e.g. using combinations of techniques provided for in this group with electrocardiography or electroauscultation; Heart catheters for measuring blood pressure
    • A61B5/021—Measuring pressure in heart or blood vessels
    • A61B5/0215—Measuring pressure in heart or blood vessels by means inserted into the body

Abstract

本发明提供一种参考电压电路、终端装置及其操作方法。所述参考电压电路包括：第一电流偏置电路，包括第一节点；第二电流偏置电路，包括多个NMOS晶体管及第二节点；以及放大器，被配置成输出参考电压，所述参考电压具有与所述第二电压相同的值。所述多个NMOS晶体管包括第一NMOS晶体管及第二NMOS晶体管，所述第一NMOS晶体管连接到所述第一节点，且所述多个NMOS晶体管连接到所述第二节点且被配置成基于所述第一节点的第一电压来执行亚阈值操作以在所述第二节点处产生第二电压。

Description

参考电压电路、终端装置及其操作方法
[相关申请的交叉参考]
本申请主张在2017年7月19日在韩国知识产权局提出申请的韩国专利申请第10-2017-0091601号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
技术领域
根据示例性实施例的方法及设备涉及一种半导体装置，且更具体来说，涉及一种包括利用亚阈值电流由超低功率驱动的参考电压电路的终端装置。
背景技术
已开发出其中能量消耗是关键指标的应用。这些能量受限应用(energy-constrained application)可需要低的活动率(activity rate)及低的速度。另外，这些应用可需要长的电池寿命(例如，一年或多于一年)。举例来说，对于植入在活体中且提供位置信息的传感器而言，能量消耗可能是所关注的问题。
由这种传感器提供的位置信息可经由通信网络被提供到远程装置(例如，服务器)。远程装置可基于由传感器提供的位置信息来对活体的位置进行估计。具体来说，当将传感器植入在动物体内时，内部电池可提供驱动功率，且传感器必须持续地接通。因此，需要一种使传感器的驱动功率最小化的方法。
发明内容
根据示例性实施例的一方面，提供一种参考电压电路，所述参考电压电路包括：第一电流偏置电路，包括第一节点；第二电流偏置电路，包括多个NMOS晶体管及第二节点，所述多个NMOS晶体管包括第一NMOS晶体管及第二NMOS晶体管，所述第一NMOS晶体管连接到所述第一节点，且所述多个NMOS晶体管连接到所述第二节点且被配置成基于所述第一节点的第一电压来执行亚阈值操作以在所述第二节点处产生第二电压；以及放大器，被配置成输出参考电压，所述参考电压具有与所述第二电压相同的值。
根据另一个示例性实施例的一方面，提供一种终端装置，所述终端装置包括：通信器，被配置成通过无线通信网络接收第一信号并通过所述无线通信网络传送与所述第一信号对应的第二信号；以及参考电压电路，被配置成由电源电压驱动、产生参考电压并将所述参考电压施加到所述通信器，所述参考电压电路包括：第一电流偏置电路，包括第一节点；第二电流偏置电路，包括多个NMOS晶体管及第二节点，所述多个NMOS晶体管包括第一NMOS晶体管及第二NMOS晶体管，所述第一NMOS晶体管连接到所述第一节点，且所述多个NMOS晶体管连接到所述第二节点且被配置成根据所述第一节点的第一电压执行亚阈值操作以在所述第二节点处产生第二电压；以及放大器，被配置成输出所述参考电压，所述参考电压具有与所述第二电压相同的值。
根据再一个示例性实施例的一方面，提供一种终端装置的操作方法，所述操作方法包括：接收针对所述终端装置的第一信号；执行连接在电源电压与地电压之间的至少两个NMOS晶体管的亚阈值操作，以产生参考电压；基于所述参考电压产生与所述第一信号对应的第二信号；以及传送所述第二信号。
附图说明
通过结合附图阅读以下对示例性实施例的说明，以上及/或其他方面将变得更显而易见，在附图中：
图1是用于描述根据示例性实施例的无线通信系统的方块图。
图2是用于描述根据示例性实施例的图1所示参考电压电路的电路图。
图3是用于将根据示例性实施例的图2所示第一电流模型化的图。
图4至图8是用于描述根据各种示例性实施例的一般N沟道金属氧化物半导体(N-channel metal oxide semiconductor，NMOS)晶体管的图。
图9是用于描述根据示例性实施例的图2所示第二电流偏置电路的操作的图。
图10是用于描述根据示例性实施例的图2所示放大器的操作的图。
图11是用于描述根据示例性实施例的图2所示第一电流偏置电路及放大器的操作的图。
图12及图13是用于描述根据各种示例性实施例的图2所示参考电压电路的温度特性的曲线图。
图14至图16是根据各种示例性实施例的参考电压电路的电路图。
图17是用于描述根据示例性实施例的包括参考电压电路的终端装置的操作方法的图。
[符号的说明]
100：无线通信系统
110：远程装置
112：处理器
114：存储器
116、122：天线
120：终端装置
124：电源
126、1400、1500、1600：参考电压电路
128：电子模块
130：发射塔
140：基站
150：蜂窝通信网络
160：互联网
210、1410：第一电流偏置电路
212：PMOS晶体管
220：第二电流偏置电路
221：第一亚阈值操作电路/亚阈值操作电路
222：第二亚阈值操作电路/亚阈值操作电路
223：第三亚阈值操作电路/亚阈值操作电路
230：放大器
401：高导电n型沟道
501：电子
502：耗尽区域
CP1、CP2：路径
D：漏极
D1：二极管
G：栅极
IBJT：第一电流
ID/iD：漏极电流/亚阈值漏极电流/强反转漏极电流
IOUT：输出电流
IPTAT1、IPTAT2、IPTAT3：电流
MN1：NMOS晶体管/第一NMOS晶体管/晶体管
MN2：NMOS晶体管/第二NMOS晶体管/晶体管
MN3：NMOS晶体管/第三NMOS晶体管/晶体管
MN4：NMOS晶体管/第四NMOS晶体管/晶体管
MN5：NMOS晶体管/第五NMOS晶体管/晶体管
MN6：NMOS晶体管/第六NMOS晶体管/晶体管
MN7：NMOS晶体管/第七NMOS晶体管/晶体管
MN8：NMOS晶体管/第八NMOS晶体管/晶体管
MP1：第一PMOS晶体管
MP2：第二PMOS晶体管
MP3：第三PMOS晶体管
MP4：第四PMOS晶体管
NA5：第五节点
NC1：第一节点
NP2：第二节点
NP3：第三节点
NP4：第四节点
OUT：输出节点
p-Si：衬底表面
Q1：PNP双极晶体管/双极晶体管
R：电阻器
RES：第二信号
S：源极
TRGS：第一信号
Vbe：第一电压/正向偏置基极-射极电压/基极-射极电压/电压
VD：二极管电压
VDD：电源电压
VDS：漏极-源极电压
VGS：栅极-源极电压
VPTAT1、VPTAT2、VPTAT3：电压
VREF：参考电压
VSS：地电压
VT：热电压/温度电压
Vth：阈值电压
X1、X2、X3：点
具体实施方式
图1是用于描述根据示例性实施例的无线通信系统100的方块图。
参照图1，无线通信系统100可包括远程装置110及终端装置120。无线通信系统100可允许远程装置110从终端装置120接收无线信号并对来自终端装置120的信息进行估计。
根据一些示例性实施例，终端装置120可被植入在活体(即，生物生命形式(biological life form))中。终端装置120可根据终端装置120的用途提供各种信息。举例来说，终端装置120可感测其中安装有终端装置120的对象的位置以及生物信号(例如，血压、温度、因呼吸而造成的胸腔容积变化等等)且可将所述位置及生物信号作为信息提供。
根据示例性实施例，终端装置120也可植入在无生命结构(non-livingstructure)(例如，机器、建筑物等等)中。终端装置120可提供针对无生命结构的状态(例如，位置、温度等等)的信息。
终端装置120可通过无线通信网络向远程装置110传送无线信号。无线通信网络可包括使用发射塔(cell tower)130及基站140的蜂窝通信网络150。蜂窝通信网络150可包括例如以下中的至少一者：长期演化(long-term evolution，LTE)、先进长期演化(LTE-advance，LTE-A)、码分多址(code division multiple access，CDMA)、宽带码分多址(wideband CDMA，WCDMA)、通用移动电信系统(universal mobile telecommunicationssystem，UMTS)、无线宽带(wireless broadband，WiBro)及全球移动通信系统(globalsystem for mobile communication，GSM)。
终端装置120与远程装置110之间的无线通信网络可包括短距离无线通信网络(short-range wireless communication network)。短距离无线通信网络可包括例如以下中的至少一者：无线保真(wireless fidelity，WiFi)、蓝牙、近场通信(near-fieldcommunication，NFC)及全球导航卫星系统(global navigation satellite system，GNSS)。全球导航卫星系统可包括例如以下中的至少一者：全球定位系统(globalpositioning system，GPS)、全球导航卫星系统(global navigation satellite system，Glonass)、北斗导航卫星系统(Beidou navigation satellite system)及伽利略(Galileo)欧洲全球基于卫星的导航系统(European global satellite-basednavigation system)。
蜂窝通信网络150可与互联网160进行通信以对远程装置110进行存取。远程装置110可通过计算机网络(例如，局域网(local area network，LAN)或广域网(wide areanetwork，WAN))或互联网160来与终端装置120进行通信。另外，远程装置110可对无线短距离通信网络(例如，蓝牙、无线保真或紫蜂(Zigbee))或者移动蜂窝网络(例如，电力线通信(power line communication，PLC)、第三代(3rd generation，3G)、或长期演化)进行存取，且可与终端装置120执行无线通信。远程装置110可通过天线116接收由终端装置120传送的无线信号。
基站140可为与终端装置120进行通信的固定站。基站140可与终端装置120或其他基站进行通信并与终端装置120或其他基站交换各种数据及控制信息。基站140可被称为演化节点B(evolved-Node B，eNB)、基站收发器系统(base transceiver system，BTS)、接入点(access point)或其他用语。
终端装置120可为静止或移动的，且可为能够与基站140进行通信以传送及接收各种数据及控制信息的任何装置。终端装置120可被称为传感器、用户装备(user equipment，UE)、移动站(mobile station，MS)、移动终端(mobile terminal，MT)、用户终端(userterminal，UT)、用户站(subscribe station，SS)、无线装置、手持式装置等等。
远程装置110可包括处理器112及存储器114。处理器112可包括中央处理器(central processing unit，CPU)、应用处理器(application processor，AP)及通信处理器(communication processor，CP)中的一者或多者。处理器112可操作性地连接到远程装置110的至少一个其他组件且可控制远程装置110的组件的一般操作。
处理器112可被称为控制器、微控制器、微处理器、微计算机等等。处理器112可被实施为硬件、固件、软件或其组合。当处理器112被实施为硬件时，处理器112可包括应用专用集成电路(application specific integrated circuit，ASIC)、数字信号处理器(digital signal processor，DSP)、可编程逻辑装置(programmable logic device，PLD)、现场可编程门阵列(field programmable gate array，FPGA)等等。
当处理器112被实施为固件或软件时，所述固件或所述软件可被配置成包括用于执行处理器112的功能或操作的模块、流程、功能等等。固件或软件可装设在处理器112中或存储在将由处理器112驱动的存储器114中。
存储器114可临时地或永久地存储远程装置110的各种信息。存储器114可存储用于处理或控制处理器112的程序且可存储输入及输出的信息。另外，存储器114可用作缓冲器。存储器114可被实施为闪速存储器、硬盘、微型多媒体卡(MultiMediaCardmicro，MMCmicro)、卡(例如，安全数字卡(secure digital card，SD card)或极速数字存储器(extreme digital memory，XD memory))、随机存取存储器(random access memory，RAM)、静态随机存取存储器(static random access memory，SRAM)、只读存储器(read-onlymemory，ROM)、电可擦除可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、可编程只读存储器(programmable read-only memory，PROM)、磁性存储器、磁盘、光盘等等。
根据示例性实施例，远程装置110可与在互联网160上执行存储器114的存储功能的网页存储装置(web storage)相结合地进行操作。
远程装置110可基于由终端装置120传送的无线信号对关于终端装置120的信息进行处理。举例来说，远程装置110可获得终端装置120的位置(或本地位置(locallocation))，且可允许处理器112计算关于所述位置的数据并将所计算的数据存储在存储器114中。另外，处理器可对所存储的计算数据进行分析以对终端装置120的移动进行估计。
终端装置120可包括天线122、电源124、参考电压电路126及电子模块128。终端装置120可通过发射塔130及基站140来以预定方式与蜂窝通信网络150执行无线通信。举例来说，终端装置120可基于各种触发因素(trigger)而被触发以与蜂窝通信网络150执行数据通信。所述触发因素可包括定时信号(timer)、实时时钟(real time clock)、事件、从蜂窝通信网络150接收的触发信号等等。
可安装天线122来进行无线通信。天线122可从外部接收信息、数据、信号、消息或触发信号。天线122可被称为天线端口(antenna port)。天线端口可对应于一个实体天线或者可包括多个实体天线的组合。
电源124可向终端装置120中所包含的组件供电。电源124可包括电池，且所述电池可包括嵌入式电池。举例来说，所述电池可包括以下中的任一者：铅蓄电池(lead storagebattery)、碱性电池(alkaline battery)、气体电池(gas cell)、锂离子电池、镍氢电池、镍镉电池、聚合物电池及锂聚合物电池。然而，所述电池并非仅限于此。
根据示例性实施例，终端装置120可接收太阳热量并将所接收的太阳热量转化成电能。
参考电压电路126可使用硅的带隙(band gap of silicon)产生参考电压VREF。终端装置120可基于参考电压VREF识别外部触发信号，并响应于外部触发信号将终端装置120的信息输出到外部装置。
为降低功耗，终端装置120可通过始终维持待机状态而不产生大的功耗来识别外部触发信号。举例来说，终端装置120可包括所需功率为几十微瓦特(μW)或几百毫微瓦特(nW)的超低功率传感器(ultra-low-power sensor)。
参考电压电路126可基于N沟道金属氧化物半导体(NMOS)晶体管的操作模型中的亚阈值操作来产生参考电压VREF。参考电压电路126可包括多个NMOS晶体管且可被设计成使得NMOS晶体管执行亚阈值操作。亚阈值操作可在其中NMOS晶体管的栅极-源极电压VGS被偏置成低于NMOS晶体管的阈值电压Vth(VGS≤Vth)、且NMOS晶体管的漏极-源极电压VDS被偏置成高于0V(VDS>0)的条件下执行。
当NMOS晶体管执行亚阈值操作时，所述亚阈值操作是以非常低的电压及非常低的电流执行的。在NMOS晶体管的亚阈值操作期间消耗的功率例如几乎与由通常断开(normally-off)的逻辑门消耗的功率相等。因此，参考电压电路126可具有超低功耗且可适合于在具有超低功耗的终端装置120中使用。
电子模块128可使用由参考电压电路126产生的参考电压VREF通过天线122将终端装置120的信息传送到外部。电子模块128可包括无线通信电路，例如移动芯片组射频(radio frequency，RF)无线电路或蜂窝无线电。电子模块128可建立与外部无线装置的链接，并将信息传送到外部无线装置以及从外部无线装置接收信息。电子模块128可通过所述链接对外部无线装置执行数据传送控制操作，例如时序控制操作及射频控制操作。
图2是用于描述根据示例性实施例的图1所示参考电压电路126的电路图。
参照图2，可通过可从电源124(参照图1)提供的电源电压VDD来驱动参考电压电路126，且参考电压电路126可产生具有与硅的带隙(例如，1.205V)实质上相同的值的参考电压VREF。参考电压电路126可包括第一电流偏置电路210、第二电流偏置电路220及放大器230。
第一电流偏置电路210可使用双极晶体管Q1来根据第一电流IBJT产生第一电压Vbe。第一电流偏置电路210可包括PNP双极晶体管Q1以及第一P沟道金属氧化物半导体(PMOS)晶体管MP1。
PNP双极晶体管Q1的基极与集电极两者可连接到地电压VSS，且PNP双极晶体管Q1的射极可连接到第一节点NC1以形成二极管连接式双极晶体管(diode-connected bipolartransistor)。第一PMOS晶体管MP1可包括与电源电压VDD连接的源极、与第二电流偏置电路220的第五节点NA5连接的栅极以及与第一节点NC1连接的漏极。第一节点NC1连接到PNP双极晶体管Q1的射极以及PMOS晶体管212的漏极。
以下可由方程式1及方程式2来示意性地表示PNP双极晶体管Q1的操作。
[方程式1]
IBJT＝IS(eqVbe/kT-1)
[方程式2]
Figure BDA0001579921530000081
此处，k是玻尔兹曼常数(Boltzmann's constant)，q是电子的电荷、T是根据开尔文温标(Kelvin temperature scale)的操作温度，Is是饱和电流，且IBJT是射极电流。
PNP双极晶体管Q1的正向偏置基极-射极电压Vbe具有温度依赖特性。也就是说，PNP双极晶体管Q1的正向偏置基极-射极电压Vbe具有与绝对温度互补(complementary toabsolute temperature，CTAT)电压特性，从而使电压随着温度升高而减小。
在方程式2中，kT/q表示热电压VT。热电压VT随着温度升高而增大。然而，饱和电流Is增大比热电压VT大得多的百分比，且因此，PNP双极晶体管Q1的基极-射极电压Vbe可具有与绝对温度互补CTAT电压特性。PNP双极晶体管Q1的基极-射极电压Vbe是第一电流偏置电路210的第一节点NC1的电压，且可被提供到第二电流偏置电路220。
PNP双极晶体管Q1的射极电流是第一电流IBJT且与第一PMOS晶体管MP1的漏极电流相同。第一PMOS晶体管MP1的漏极电流可具有与放大器230的输出电流IOUT相同的值。也就是说，第一PMOS晶体管MP1的漏极电流可通过接收放大器230的操作结果的反馈来确定。因此，在第一电流偏置电路210中，第一PMOS晶体管MP1(图2)可被模型化为与第一电流IBJT对应的电流源310，如图3所示。
图2所示第二电流偏置电路220可包括第一亚阈值操作电路221至第三亚阈值操作电路223，第一亚阈值操作电路221至第三亚阈值操作电路223包括多个NMOS晶体管MN1至MN6。第二电流偏置电路220可被设计成使得NMOS晶体管MN1至MN6以PNP双极晶体管Q1的基极-射极电压Vbe执行亚阈值操作，基极-射极电压Vbe是第一电流偏置电路210的第一节点NC1的电压。另外，第二电流偏置电路220可被设计成使得作为NMOS晶体管MN1至MN6的亚阈值操作的结果而获得的电压具有与由放大器230输出的参考电压VREF相同的值。
根据本示例性实施例，阐述了第二电流偏置电路220包括三个亚阈值操作电路221至223。然而，示例性实施例并非仅限于此，且第二电流偏置电路220可包括各种数目的亚阈值操作电路。举例来说，第二电流偏置电路220可包括一个亚阈值操作电路221(图16)或两个亚阈值操作电路221及222(图15)。
第一亚阈值操作电路221可包括在电源电压VDD与地电压VSS之间串联连接的第一NMOS晶体管MN1与第二NMOS晶体管MN2。第一NMOS晶体管MN1可包括与电源电压VDD连接的漏极、与第一电流偏置电路210的第一节点NC1连接的栅极以及与第二节点NP2连接的源极。第二NMOS晶体管MN2可包括与第二节点NP2连接的栅极及漏极以及与地电压VSS连接的源极。
第一节点NC1的PNP双极晶体管Q1的基极-射极电压Vbe可被施加到第一NMOS晶体管MN1的栅极。因此，第一NMOS晶体管MN1及第二NMOS晶体管MN2中的每一者的栅极-源极电压VGS被偏置成低于第一NMOS晶体管MN1及第二NMOS晶体管MN2中的每一者的阈值电压Vth(VGS≤Vth)。另外，第一NMOS晶体管MN1及第二NMOS晶体管MN2中的每一者的漏极-源极电压VDS被偏置成高于0V(VDS>0)。因此，第一NMOS晶体管MN1及第二NMOS晶体管MN2中的每一者可执行NMOS晶体管的操作模型中的亚阈值操作。
第二亚阈值操作电路222可包括在电源电压VDD与地电压VSS之间串联连接的第三NMOS晶体管MN3与第四NMOS晶体管MN4。第三NMOS晶体管MN3可包括与电源电压VDD连接的漏极、与第二节点NP2连接的栅极以及与第三节点NP3连接的源极。第四NMOS晶体管MN4可包括与第三节点NP3连接的栅极及漏极、以及与地电压VSS连接的源极。
第二节点NP2的电压VPTAT1可被施加到第三NMOS晶体管MN3的栅极。第二节点NP2的电压VPTAT1低于引起第一NMOS晶体管MN1与第二NMOS晶体管MN2的亚阈值操作的第一节点NC1的电压Vbe。因此，第三NMOS晶体管MN3及第四NMOS晶体管MN4中的每一者的栅极-源极电压VGS被偏置成低于第三NMOS晶体管MN3及第四NMOS晶体管MN4中的每一者的阈值电压Vth(VGS≤Vth)。另外，第三NMOS晶体管MN3及第四NMOS晶体管MN4中的每一者的漏极-源极电压VDS被偏置成高于0V(VDS>0)。因此，第三NMOS晶体管MN3及第四NMOS晶体管MN4中的每一者可执行亚阈值操作。
第三亚阈值操作电路223可包括串联连接的第五NMOS晶体管MN5与第六NMOS晶体管MN6。第五NMOS晶体管MN5可包括与放大器230的第五节点NA5连接的漏极、与第三节点NP3连接的栅极以及与第四节点NP4连接的源极。第六NMOS晶体管MN6可包括栅极及漏极(其中第四节点NP4连接到所述栅极及所述漏极)以及与地电压VSS连接的源极。与放大器230中的连接结构相比，第三节点NP3与第四节点NP4可作为对称节点进行操作。
第三节点NP3的电压VPTAT2可被施加到第五NMOS晶体管MN5的栅极。第三节点NP3的电压VPTAT2低于引起第三NMOS晶体管MN3与第四NMOS晶体管MN4的亚阈值操作的第二节点NP2的电压VPTAT1。因此，第五NMOS晶体管MN5及第六NMOS晶体管MN6中的每一者的栅极-源极电压VGS被偏置成低于第五NMOS晶体管MN5及第六NMOS晶体管MN6中的每一者的阈值电压Vth(VGS≤Vth)。另外，第五NMOS晶体管MN5及第六NMOS晶体管MN6中的每一者的漏极-源极电压VDS被偏置成高于0V(VDS>0)。因此，第五NMOS晶体管MN5及第六NMOS晶体管MN6中的每一者可执行亚阈值操作。
放大器230可包括第二PMOS晶体管MP2至第四PMOS晶体管MP4、第七NMOS晶体管MN7及第八NMOS晶体管MN8以及电阻器R。
第二PMOS晶体管MP2可包括与电源电压VDD连接的源极、与第三PMOS晶体管MP3的栅极及漏极连接的栅极以及与第五节点NA5连接的漏极。第三PMOS晶体管MP3可包括与电源电压VDD连接的源极以及彼此连接的栅极与漏极。第二PMOS晶体管MP2与第三PMOS晶体管MP3可形成电流镜结构(current mirror structure)。第四PMOS晶体管MP4可包括与电源电压VDD连接的源极、与第五节点NA5连接的栅极以及与电阻器R连接的漏极。第四PMOS晶体管MP4与电阻器R之间的连接节点可为参考电压电路126的输出节点OUT且可输出参考电压VREF。
第七NMOS晶体管MN7可包括与第三PMOS晶体管MP3的栅极及漏极连接的漏极、与第三节点NP3连接的栅极以及与第八NMOS晶体管MN8的漏极连接的源极。第八NMOS晶体管MN8可包括与第七NMOS晶体管MN7的源极连接的漏极、与输出节点OUT连接的栅极以及与地电压VSS连接的源极。
从第二电流偏置电路220输出的第三节点NP3的电压VPTAT2连接到放大器230中的第七NMOS晶体管MN7的栅极，其中第七NMOS晶体管MN7可与第二电流偏置电路220的第五NMOS晶体管MN5对称，第五NMOS晶体管MN5包括与第三节点NP3的电压VPTAT2连接的栅极。
当用于形成电流镜结构的第二PMOS晶体管MP2与第三PMOS晶体管MP3的纵横比W/L(宽度对长度的比率)被设定成相同时，在第二PMOS晶体管MP2与第三PMOS晶体管MP3中可流动着相同的电流。第七NMOS晶体管MN7的电流可与第五NMOS晶体管MN5的电流相同。另外，在与第七NMOS晶体管MN7串联连接的第八NMOS晶体管MN8中可流动着与和第五NMOS晶体管MN5串联连接的第六NMOS晶体管的电流相同的电流。另外，与第四节点NP4的电压VPTAT3相同的电压可形成到与第八NMOS晶体管MN8的栅极连接的输出节点OUT，且所述电压可作为参考电压VREF输出。
图4至图8是用于描述根据各种示例性实施例的一般NMOS晶体管的图。图4是用于描述NMOS晶体管的操作模型中的一般强反转操作(strong inversion operation)的图。图5是用于描述NMOS晶体管的亚阈值操作的图。图6至图8是用于描述亚阈值操作的曲线图。在图6至图8中，横轴表示NMOS晶体管的栅极-源极电压VGS，且竖轴表示漏极电流iD。
参照图4，当NMOS晶体管的栅极G与源极S之间的栅极-源极电压VGS大于NMOS晶体管的阈值电压Vth且漏极-源极电压VDS(VDS>0)被施加在NMOS晶体管的漏极D与源极S之间时，在位于栅极G下方的衬底表面p-Si上形成强反转层(strong inversion layer)，从而形成高导电n型沟道401。强反转层中的高度集中的电子会因由漏极D与源极S之间的漏极-源极电压VDS形成的电场而从源极S漂移到漏极D。因此，强反转漏极电流iD可从漏极D流动到源极S。
参照图5，当NMOS晶体管的栅极G与源极S之间的栅极-源极电压VGS等于或小于NMOS晶体管的阈值电压Vth时，在位于栅极G下方的衬底表面p-Si中不会形成高导电n型沟道401。通过漏极D与源极S之间的漏极-源极电压VDS(VDS>0)从源极S向漏极D形成扩散通量，且因此，源极S中的少数电子501可克服障壁且可扩散到漏极D。在这种情形中，在电子到达耗尽区域502的边缘之前，电子不受漏极-源极电压VDS的影响。因此，量值非常小的亚阈值漏极电流iD从漏极D流动到源极S。
参照图6，在栅极G与源极S之间的栅极-源极电压VGS达到NMOS晶体管的阈值电压Vth之前流动的漏极电流iD与几乎为零的亚阈值漏极电流iD对应，如图5所描述。当栅极-源极电压VGS大于阈值电压Vth时，漏极电流ID对应于具有大的量值且快速流动的强反转漏极电流ID，如图4所描述。
参照图7，图6所示栅极-源极电压VGS已将接近阈值电压Vth的漏极电流iD放大了100倍。图7示出量值非常小的亚阈值漏极电流ID的流动，而非等于0的亚阈值漏极电流ID。
参照图8，图7所示漏极电流iD根据对数刻度(log scale)而改变。图8示出线性度具有预定梯度的亚阈值漏极电流ID。
可通过方程式3来表示图4至图8所描述的NMOS晶体管的亚阈值漏极电流iD。
[方程式3]
Figure BDA0001579921530000121
此处，W及L分别表示NMOS晶体管的沟道的宽度及长度，μn表示电子迁移率，Cox表示栅极电容，m表示亚阈值梯度(＝(1+Cd/Cox))，Cd表示漏极电容，VT表示热电压(＝kT/q)，q表示电子的电荷，k表示玻尔兹曼常数，且T表示开尔文温标形式的操作温度。
在方程式3中，由于NMOS晶体管的漏极-源极电压VDS，
Figure BDA0001579921530000122
几乎为1。也就是说，可使用
Figure BDA0001579921530000123
因此，可通过方程式4来表示NMOS晶体管的亚阈值漏极电流iD。
[方程式4]
Figure BDA0001579921530000124
图9是用于描述图2所示第二电流偏置电路220的详细操作的图。
参照图9，第二电流偏置电路220中的第一亚阈值操作电路221的第一NMOS晶体管MN1及第二NMOS晶体管MN2中的每一者可基于第一NMOS晶体管MN1及第二NMOS晶体管MN2中的每一者的亚阈值操作而使参照图4至图8阐述的NMOS晶体管的亚阈值漏极电流iD流动。
可通过将第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及栅极-源极电压VGS(＝Vbe-VPTAT1)代入到方程式4中来基于方程式5获得第一NMOS晶体管MN1的漏极电流iPTAT1。
[方程式5]
Figure BDA0001579921530000131
第一NMOS晶体管MN1的漏极电流IPTAT1与和第一NMOS晶体管MN1串联连接的第二NMOS晶体管MN2的漏极电流IPTAT1相同。可通过将第二NMOS晶体管MN2的沟道的宽度W2及长度L2以及栅极-源极电压VGS(＝VPTAT1)代入到方程式4中来基于方程式6获得第二NMOS晶体管MN2的漏极电流IPTAT1。电压VPTAT1是第二节点NP2的电压。
[方程式6]
Figure BDA0001579921530000132
可从方程式5及方程式6获得方程式7。
[方程式7]
Figure BDA0001579921530000133
当通过方程式7计算第二节点NP2的电压VPTAT1时，获得方程式8。
[方程式8]
Figure BDA0001579921530000134
应理解，第二节点NP2的电压VPTAT1取决于第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及第二NMOS晶体管MN2的沟道的宽度W2及长度L2。
第一NMOS晶体管MN1执行亚阈值操作，从而使栅极-源极电压VGS低于第一NMOS晶体管MN1的阈值电压Vth。因此，作为第一NMOS晶体管MN1的源极的第二节点NP2的电压VPTAT1可低于作为第一NMOS晶体管MN1的栅极的第一节点NC1的电压Vbe，且第一节点NC1的电压Vbe与第二节点NP2的电压VPTAT1之间的差可小于第一NMOS晶体管MN1的阈值电压Vth。第二节点NP2的电压VPTAT1可被提供到第二亚阈值操作电路222。
第二亚阈值操作电路222可包括在电源电压VDD与地电压VSS之间串联连接的第三NMOS晶体管MN3与第四NMOS晶体管MN4。第三NMOS晶体管MN3可包括与电源电压VDD连接的漏极、与第二节点NP2连接的栅极以及与第三节点NP3连接的源极。第四NMOS晶体管MN4可包括与第三节点NP3连接的栅极及漏极及与地电压VSS连接的源极。
第二节点NP2的电压VPTAT1被施加到第三NMOS晶体管MN3的栅极。第二节点NP2的电压VPTAT1低于引起第一NMOS晶体管MN1与第二NMOS晶体管MN2的亚阈值操作的第一节点NC1的电压Vbe。因此，具有和第一NMOS晶体管MN1与第二NMOS晶体管MN2相同的连接结构的第三NMOS晶体管MN3与第四NMOS晶体管MN4可分别执行亚阈值操作。
可通过将第三NMOS晶体管MN3的沟道的宽度W3及长度L3以及栅极-源极电压VGS(＝VPTAT1-VPTAT2)代入到方程式4中来基于方程式9获得第三NMOS晶体管MN3的漏极电流iPTAT2。
[方程式9]
Figure BDA0001579921530000141
第三NMOS晶体管MN3的漏极电流iPTAT2与和第三NMOS晶体管MN3串联连接的第四NMOS晶体管MN4的漏极电流IPTAT2相同。可通过将第四NMOS晶体管MN4的沟道的宽度W4及长度L4以及栅极-源极电压VGS(＝VPTAT2)代入到方程式4中来如方程式10所示获得第四NMOS晶体管MN4的漏极电流IPTAT2。电压VPTAT2是第三节点NP3的电压。
[方程式10]
Figure BDA0001579921530000142
可从方程式9及方程式10获得方程式11。
[方程式11]
Figure BDA0001579921530000143
可通过将方程式8的电压VPTAT1代入到方程式11中来计算第三节点NP3的电压VPTAT2，从而获得方程式12。
[方程式12]
Figure BDA0001579921530000144
应理解，第三节点NP3的电压VPTAT2取决于第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及第二NMOS晶体管MN2的沟道的宽度W2及长度L2、以及第三NMOS晶体管MN3的沟道的宽度W3及长度L3以及第四NMOS晶体管MN4的沟道的宽度W4及长度L4。
第三NMOS晶体管MN3执行亚阈值操作，从而使栅极-源极电压VGS低于第三NMOS晶体管MN3的阈值电压Vth。因此，作为第三NMOS晶体管MN3的源极的第三节点NP3的电压VPTAT2可低于作为第三NMOS晶体管MN3的栅极的第二节点NP2的电压VPTAT1，且第二节点NP2的电压VPTAT1与第三节点NP3的电压VPTAT2之间的差可小于第三NMOS晶体管MN3的阈值电压Vth。第三节点NP3的电压VPTAT2可被提供到第三亚阈值操作电路223。
第三亚阈值操作电路223可包括彼此串联连接的第五NMOS晶体管MN5与第六NMOS晶体管MN6。第五NMOS晶体管MN5可包括与放大器230的第五节点NA5连接的漏极、与第三节点NP3连接的栅极以及与第四节点NP4连接的源极。第六NMOS晶体管MN6可包括与第四节点NP4连接的栅极及漏极以及与地电压VSS连接的源极。
第三节点NP3的电压VPTAT2被施加到第五NMOS晶体管MN5的栅极。第三节点NP3的电压VPTAT2低于引起第二亚阈值操作电路222的第三NMOS晶体管MN3与第四NMOS晶体管MN4的亚阈值操作的第二节点NP2的电压VPTAT1。因此，具有和第三NMOS晶体管MN3与第四NMOS晶体管MN4相同的连接结构的第五NMOS晶体管MN5与第六NMOS晶体管MN6可分别执行亚阈值操作。
可通过将第五NMOS晶体管MN5的沟道的宽度W5及长度L5以及栅极-源极电压VGS(＝VPTAT2-VPTAT3)代入到方程式4中来基于方程式13获得第五NMOS晶体管MN5的漏极电流IPTAT3。
[方程式13]
Figure BDA0001579921530000151
第五NMOS晶体管MN5的漏极电流IPTAT3与和第五NMOS晶体管MN5串联连接的第六NMOS晶体管MN6的漏极电流IPTAT3相同。可通过将第六NMOS晶体管MN6的沟道的宽度W6及长度L6以及栅极-源极电压VGS(＝VPTAT3)代入到方程式4中来基于方程式14获得第六NMOS晶体管MN6的漏极电流IPTAT3。电压VPTAT3是第四节点NP4的电压。
[方程式14]
Figure BDA0001579921530000152
可从方程式13及方程式14获得方程式15。
[方程式15]
Figure BDA0001579921530000153
可通过将方程式12的电压VPTAT2代入到方程式15中来计算第四节点NP4的电压VPTAT3，从而获得方程式16。
[方程式16]
Figure BDA0001579921530000154
应理解，第四节点NP4的电压VPTAT3取决于第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及第二NMOS晶体管MN2的沟道的宽度W2及长度L2、第三NMOS晶体管MN3的沟道的宽度W3及长度L3以及第四NMOS晶体管MN4的沟道的宽度W4及长度L4、以及第五NMOS晶体管MN5的沟道的宽度W5及长度L5以及第六NMOS晶体管MN6的沟道的宽度W6及长度L6。
方程式8的第二节点NP2的电压VPTAT1、方程式12的第三节点NP3的电压VPTAT2、及方程式16的第四节点NP4的电压VPTAT3分别与第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及第二NMOS晶体管MN2的沟道的宽度W2及长度L2、第三NMOS晶体管MN3的沟道的宽度W3及长度L3以及第四NMOS晶体管MN4的沟道的宽度W4及长度L4、以及第五NMOS晶体管MN5的沟道的宽度W5及长度L5以及第六NMOS晶体管MN6的沟道的宽度W6及长度L6相关，其中方程式8、方程式12及方程式16可用作用于确定将参照图15及图16阐述的参考电压电路126的芯片面积的参考因素。
图10是用于描述图2所示放大器230的操作的图。
参照图10，放大器230可结合图9所描述的第三亚阈值操作电路223进行操作。假设第二PMOS晶体管MP2与第三PMOS晶体管MP3具有相同的纵横比W/L(即，宽度对长度的比率)，使得在用于形成电流镜结构的第二PMOS晶体管MP2与第三PMOS晶体管MP3中流动着相同的电流。另外，假设第五NMOS晶体管MN5与第七NMOS晶体管MN7具有相同的纵横比W/L且第六NMOS晶体管MN6与第八NMOS晶体管MN8具有相同的纵横比W/L。
在第二PMOS晶体管MP2与第三PMOS晶体管MP3中流动着相同的电流，且包括与第三节点NP3的电压VPTAT2连接的栅极的第七NMOS晶体管NM7和包括与第三节点NP3的电压VPTAT2连接的栅极的第五NMOS晶体管MN5彼此对称。与第三PMOS晶体管MP3串联连接的第七NMOS晶体管MN7的电流可相同于与第二PMOS晶体管MP2串联连接的第五NMOS晶体管MN5的电流IPTAT3。另外，在与第七NMOS晶体管MN7串联连接的第八NMOS晶体管MN8中可流动着和与第五NMOS晶体管MN5串联连接的第六NMOS晶体管MN6的电流IPTAT3相同的电流。
在第二PMOS晶体管MP2以及第五NMOS晶体管MN5及第六NMOS晶体管MN6中流动的电流IPTAT3的路径CP1与在第三PMOS晶体管MP3以及第七NMOS晶体管MN7及第八NMOS晶体管MN8中流动的电流IPTAT3的路径CP2可具有相同的结构。因此，在第八NMOS晶体管MN8的栅极中可形成值与第六NMOS晶体管的栅极的电压相同的电压。与第八NMOS晶体管MN8的栅极连接的输出节点OUT可具有值与第四节点NP4的电压VPTAT3(即，第六NMOS晶体管MN6的栅极的电压)相同的电压，且所述电压可被作为参考电压VREF输出。
放大器230的输出节点OUT输出与放大器230的前端连接的第二电流偏置电路220的第四节点NP4的电压VPTAT3表明放大器230的增益为1。第四节点NP4的电压VPTAT3可具有基于第六NMOS晶体管MN6的亚阈值操作确定的非常低的值。第四节点NP4的电压VPTAT3低于第一节点NC1的电压Vbe、第二节点NP2的电压VPTAT1以及第三节点NP3的电压VPTAT2，此使得第二电流偏置电路220(图9)中的第一亚阈值操作电路221至第三亚阈值操作电路223的NMOS晶体管MN1至MN6执行亚阈值操作。因此，放大器230可输出值非常低的参考电压VREF。
由放大器230的输出节点OUT的参考电压VREF引起的在电阻器R中流动的输出电流IOUT对应于方程式17。
[方程式17]
IOUT＝VREF/R
在放大器230的输出节点OUT中流动的输出电流IOUT可与在和电阻器R串联连接的第四PMOS晶体管MP4中流动的电流相同。也就是说，输出电流IOUT可在第四PMOS晶体管MP4中流动。
图11是用于描述图2所示第一电流偏置电路210及放大器230的操作的图。
参照图11，在放大器230的第四PMOS晶体管MP4中流动的输出电流IOUT可引起第一电流偏置电路210的第一电流IBJT。第四PMOS晶体管MP4可包括与电源电压VDD连接的源极、与第五节点NA5连接的栅极以及与输出节点OUT连接的漏极。第一电流偏置电路210的第一PMOS晶体管MP1可包括与电源电压VDD连接的源极、与第五节点NA5连接的栅极以及与PNP双极晶体管Q1的射极连接的漏极。
电源电压VDD共同连接到第一PMOS晶体管MP1的源极与第四PMOS晶体管MP4的源极，且第五节点NA5共同连接到第一PMOS晶体管MP1的栅极与第四PMOS晶体管MP4的栅极，且因此，第一PMOS晶体管MP1的栅极-源极电压VGS与第四PMOS晶体管MP4的栅极-源极电压VGS可相同。因此，第四PMOS晶体管MP4的输出电流IOUT可与第一PMOS晶体管MP1的电流相同。也就是说，可引起与放大器230的输出电流IOUT对应的第一电流偏置电路210的第一电流IBJT。
如上所述，参考电压电路126可使用NMOS晶体管MN1至MN8来执行亚阈值操作，且可基于NMOS晶体管MN1至MN8的亚阈值漏极电流产生参考电压VREF。因此，参考电压电路126消耗等于或小于几百nW的功率，且参考电压电路126可用于具有超低功耗的终端装置120中。
图12及图13是用于描述图2所示参考电压电路126的温度特性的曲线图。图12所示横轴表示开尔文温度，且竖轴表示电流。图13所示横轴表示开尔文温度，且竖轴表示电压。
参照图12，第一电流偏置电路210的第一电流IBJT可具有与绝对温度成反比的CTAT电流特性。第二电流偏置电路220的第一亚阈值操作电路221的电流IPTAT1具有与绝对温度成正比的PTAT(proportional to absolute temperature)特性。第二亚阈值操作电路222的电流IPTAT2小于第一亚阈值操作电路221的电流IPTAT1，且第三亚阈值操作电路223的电流IPTAT3小于第二亚阈值操作电路222的电流IPTAT2。
可发现点X1、点X2、及点X3，第一电流偏置电路210的第一电流IBJT在点X1处与第一亚阈值操作电路221的电流IPTAT1交会，第一电流偏置电路210的第一电流IBJT在点X2处与第二亚阈值操作电路222的电流IPTAT2交会，第一电流偏置电路210的第一电流IBJT与第三亚阈值操作电路223的电流IPTAT3交会。点X1、点X2及点X3在曲线图中的位置以此处所述顺序降低，使得可在第一电流偏置电路210的第一电流IBJT的与绝对温度互补特性曲线图与第三亚阈值操作电路223的电流IPTAT3的与绝对温度成正比特性曲线图交会的点X3处确定参考电压电路126(图2)的参考电压VREF。因此，参考电压电路126可在约300K的室温下产生参考电压VREF，而不论温度变化如何，如图13所示。也就是说，参考电压电路126可产生具有低温度依赖性的参考电压VREF。
图14至图16分别是用于描述根据示例性实施例的参考电压电路1400、1500及1600的电路图。图14至图16所示参考电压电路1400、1500及1600分别对应于图1所示终端装置120中所包括的参考电压电路126。为方便起见，以下将主要阐述与图2所示参考电压电路126的差异。
图14所示参考电压电路1400与图2所示参考电压电路126的不同之处在于，参考电压电路1400在第一电流偏置电路1410中包括二极管D1。二极管D1可包括与第一节点NC1连接的阳极以及与地电压VSS连接的阴极。可由方程式18来表达第一节点NC1的二极管电压VD。
[方程式18]
Figure BDA0001579921530000181
根据方程式18，温度电压VT随着温度升高而增大，但饱和电流Is增大比温度电压VT大得多的百分比，且因此，二极管电压VD具有与绝对温度互补电压特性。二极管电压VD可为第一节点NC1的电压且可被提供到第二电流偏置电路220。在第一节点NC1中流动的二极管电流ID可为与第一PMOS晶体管MP1的漏极电流相同的第一电流，且可具有与放大器230的输出电流IOUT相同的值。
不同于图2所示参考电压电路126，图15所示参考电压电路1500在第二电流偏置电路220中不包括第二亚阈值操作电路222。第一亚阈值操作电路221的第二节点NP2可连接到第三亚阈值操作电路223的第五NMOS晶体管MN5的栅极以及放大器230的第七NMOS晶体管MN7的栅极。
参考电压电路1500可在第一电流偏置电路210的第一电流IBJT的与绝对温度互补特性曲线与第二亚阈值操作电路222的电流IPTAT2的与绝对温度成正比特性曲线交会的图12所示点X2处确定参考电压VREF。由参考电压电路1500产生的参考电压VREF可对应于图9中所描述的第三节点NP3的电压VPTAT2。
不同于图2所示参考电压电路126，图16所示参考电压电路1600在第二电流偏置电路220中不包括第二亚阈值操作电路222及第三亚阈值操作电路223。第一亚阈值操作电路221的第二节点NP2可连接到放大器230的第七NMOS晶体管MN7的栅极，且放大器230的第二PMOS晶体管MP2的漏极可连接到第一NMOS晶体管MN1的漏极。
参考电压电路1600可在第一电流偏置电路210的第一电流IBJT的与绝对温度互补特性曲线与第一亚阈值操作电路221的电流IPTAT1的与绝对温度成正比特性曲线交会的图12所示点X1处确定参考电压VREF。由参考电压电路1600产生的参考电压VREF可对应于图9中所描述的第二节点NP2的电压VPTAT1。
结合上述方程式8、方程式12及方程式16，图2所示参考电压电路126、图15所示参考电压电路1500及图16所示参考电压电路1600分别与集成电路中的参考电压电路的芯片面积相关。
方程式8的第二节点NP2的电压VPTAT1取决于第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及第二NMOS晶体管MN2的沟道的宽度W2及长度L2。方程式12的第三节点NP3的电压VPTAT2取决于第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及第二NMOS晶体管MN2的沟道的宽度W2及长度L2、以及第三NMOS晶体管MN3的沟道的宽度W3及长度L3以及第四NMOS晶体管MN4的沟道的宽度W4及长度L4。方程式16的第四节点NP4的电压VPTAT3取决于第一NMOS晶体管MN1的沟道的宽度W1及长度L1以及第二NMOS晶体管MN2的沟道的宽度W2及长度L2、第三NMOS晶体管MN3的沟道的宽度W3及长度L3以及第四NMOS晶体管MN4的沟道的宽度W4及长度L4、以及第五NMOS晶体管MN5的沟道的宽度W5及长度L5以及第六NMOS晶体管的沟道的宽度W6及长度L6。
图16所示参考电压电路1600可包括一个亚阈值操作电路221，图15所示参考电压电路1500可包括两个亚阈值操作电路221及223，且图2所示参考电压电路126可包括三个亚阈值操作电路221、222及223。举例来说，当假设图16所示参考电压电路1600的芯片面积为约300μm2时，图15所示参考电压电路1500可具有约150μm2的芯片面积，且图2所示参考电压电路126可具有约100μm2的芯片面积。也就是说，图2所示参考电压电路126具有最小的芯片面积。
如上所述，当参考电压电路126、1500及1600中的每一者中所包括的亚阈值操作电路221、222及223的数目增大时，参考电压电路126、1500及1600的芯片面积可减小。也就是说，当图16所示参考电压电路1600的大的晶体管MN1及MN2如图2所示被划分成所述多个晶体管MN1至MN8时，芯片面积可减小。然而，亚阈值操作电路221、222及223的数目可根据参考电压VREF的目标值而受到限制。
图17是用于描述根据示例性实施例的包括参考电压电路126、1400、1500及1600中的任一者的终端装置120的操作方法的图。
参照图17，终端装置120可通过图1所示无线通信系统100与远程装置110进行通信。远程装置110可向终端装置120传送第一信号TRGS。第一信号TRGS可包括从远程装置110提供的定时信号、实时时钟、事件、触发信号等等。
终端装置120可通过包括参照图2至图16阐述的参考电压电路126、1400、1500及1600中的任一者来产生参考电压VREF。参考电压电路126、1400、1500及1600可通过使用NMOS晶体管有规律地执行亚阈值操作来产生有规律的参考电压VREF。终端装置120可从由有规律的参考电压VREF驱动的电子模块128接收第一信号TRGS。终端装置120可响应于第一信号TRGS产生第二信号RES并将所产生的第二信号RES传送到远程装置110。第二信号RES可对应于其中安装有终端装置120的对象的位置、生物测定信号、结构的状态等等。
尽管已具体示出并阐述了示例性实施例，然而应理解，在不背离以上权利要求书的精神及范围的条件下，可在本文中作出形式及细节上的各种改变。

Claims (20)

1.一种参考电压电路，其特征在于，包括：
第一电流偏置电路，包括第一节点；
第二电流偏置电路，包括多个NMOS晶体管及第二节点，其中所述多个NMOS晶体管包括第一NMOS晶体管及第二NMOS晶体管，所述第一NMOS晶体管连接到所述第一节点，且所述多个NMOS晶体管中的每一者连接到所述第二节点且被配置成基于所述第一节点的第一电压来执行亚阈值操作以在所述第二节点处产生第二电压；以及
放大器，被配置成输出参考电压，所述参考电压具有与所述第二电压相同的值，其中所述放大器还包括：
第一PMOS晶体管，包括与电源电压连接的第一PMOS晶体管源极、与所述第一电流偏置电路连接的第一PMOS晶体管栅极以及第一PMOS晶体管漏极；以及
电阻器，连接在所述第一PMOS晶体管漏极与地电压之间，
其中所述放大器还被配置成产生输出电流，所述输出电流具有与在所述第一电流偏置电路中流动的电流相同的值，并且所述放大器依据所述输出电流以及所述电阻器以输出所述参考电压。
2.根据权利要求1所述的参考电压电路，其特征在于，所述第一电流偏置电路被配置成基于具有与绝对温度互补特性的第一电流产生所述第一节点的所述第一电压。
3.根据权利要求1所述的参考电压电路，其特征在于，所述第一电流偏置电路包括PNP双极晶体管，所述PNP双极晶体管包括射极、基极及集电极，其中所述射极连接到所述第一节点，且所述基极及所述集电极连接到所述地电压，且
其中所述PNP双极晶体管的基极-射极电压被提供作为所述第一节点的所述第一电压。
4.根据权利要求1所述的参考电压电路，其特征在于，所述第一电流偏置电路包括二极管，所述二极管包括与所述第一节点连接的阳极以及与所述地电压连接的阴极，且
其中所述二极管的正向电压被提供作为所述第一节点的所述第一电压。
5.根据权利要求1所述的参考电压电路，其特征在于，第一电流路径包括所述第二节点，且
其中所述放大器包括第二电流路径，所述第二电流路径包括第三节点，所述第三节点是与所述第二节点对称的且是所述参考电压电路的输出节点并输出所述参考电压。
6.根据权利要求1所述的参考电压电路，其特征在于，所述第二电流偏置电路被配置成基于具有与绝对温度成正比特性的电流产生所述第二电压。
7.根据权利要求1所述的参考电压电路，其特征在于，所述第一NMOS晶体管包括与所述第一节点连接的第一NMOS晶体管栅极、与所述电源电压连接的第一NMOS晶体管漏极以及第一NMOS晶体管源极，且
其中所述第二NMOS晶体管包括第二NMOS晶体管栅极、第二NMOS晶体管漏极以及与所述地电压连接的第二NMOS晶体管源极，其中所述第一NMOS晶体管源极连接到所述第二NMOS晶体管栅极以及所述第二NMOS晶体管漏极。
8.根据权利要求7所述的参考电压电路，其特征在于，所述第一NMOS晶体管与所述第二NMOS晶体管之间的连接节点是所述第二节点且输出所述第二电压。
9.根据权利要求7所述的参考电压电路，其特征在于，所述第二电流偏置电路还包括：
第三NMOS晶体管，包括与所述第二NMOS晶体管栅极及所述第二NMOS晶体管漏极连接的第三NMOS晶体管栅极、与所述电源电压连接的第三NMOS晶体管漏极以及第三NMOS晶体管源极，以及
第四NMOS晶体管，包括第四NMOS晶体管栅极及第四NMOS晶体管漏极以及与所述地电压连接的第四NMOS晶体管源极，其中所述第三NMOS晶体管源极连接到所述第四NMOS晶体管栅极及所述第四NMOS晶体管漏极。
10.根据权利要求9所述的参考电压电路，其特征在于，所述第二节点位于所述第三NMOS晶体管与所述第四NMOS晶体管之间。
11.根据权利要求9所述的参考电压电路，其特征在于，所述第二电流偏置电路还包括：
第五NMOS晶体管，包括与所述第四NMOS晶体管栅极及所述第四NMOS晶体管漏极连接的第五NMOS晶体管栅极、与所述放大器连接的第五NMOS晶体管漏极以及第五NMOS晶体管源极；以及
第六NMOS晶体管，包括第六NMOS晶体管栅极及第六NMOS晶体管漏极以及与所述地电压连接的第六NMOS晶体管源极，其中所述第五NMOS晶体管源极连接到所述第六NMOS晶体管栅极及所述第六NMOS晶体管漏极，且
其中所述第二节点位于所述第五NMOS晶体管与所述第六NMOS晶体管之间。
12.根据权利要求11所述的参考电压电路，其特征在于，所述放大器包括：
第二PMOS晶体管，包括与所述电源电压连接的第二PMOS晶体管源极、与所述第五NMOS晶体管漏极连接的第二PMOS晶体管漏极以及第二PMOS晶体管栅极；
第三PMOS晶体管，包括与所述电源电压连接的第三PMOS晶体管源极、第三PMOS晶体管栅极及第三PMOS晶体管漏极，其中所述第二PMOS晶体管栅极连接到所述第三PMOS晶体管栅极及所述第三PMOS晶体管漏极；
第七NMOS晶体管，包括与所述第四NMOS晶体管栅极及所述第四NMOS晶体管漏极连接的第七NMOS晶体管栅极、与所述第三PMOS晶体管漏极连接的第七NMOS晶体管漏极以及第七NMOS晶体管源极；以及
第八NMOS晶体管，包括与所述第七NMOS晶体管源极连接的第八NMOS晶体管漏极、与所述地电压连接的第八NMOS晶体管源极以及第八NMOS晶体管栅极，所述参考电压被产生到所述第八NMOS晶体管栅极。
13.根据权利要求12所述的参考电压电路，其特征在于，所述第一电流偏置电路还包括第四PMOS晶体管，所述第四PMOS晶体管包括与所述电源电压连接的第四PMOS晶体管源极、与所述第五NMOS晶体管漏极连接的第四PMOS晶体管栅极以及与所述第一节点连接的第四PMOS晶体管漏极，且
其中流经所述第一PMOS晶体管的第一PMOS晶体管电流具有与流经所述第四PMOS晶体管的第四PMOS晶体管电流相同的值。
14.一种终端装置，其特征在于，包括：
通信器，被配置成通过无线通信网络接收第一信号并通过所述无线通信网络传送与所述第一信号对应的第二信号；以及
参考电压电路，被配置成由电源电压驱动、产生参考电压并将所述参考电压施加到所述通信器，
其中所述参考电压电路包括：
第一电流偏置电路，包括第一节点；
第二电流偏置电路，包括多个NMOS晶体管及第二节点，其中所述多个NMOS晶体管包括第一NMOS晶体管及第二NMOS晶体管，所述第一NMOS晶体管连接到所述第一节点，且所述多个NMOS晶体管连接到所述第二节点且被配置成根据所述第一节点的第一电压执行亚阈值操作以在所述第二节点处产生第二电压；以及
放大器，被配置成输出所述参考电压，所述参考电压具有与所述第二电压相同的值，其中所述放大器还包括：
第一PMOS晶体管，包括与所述电源电压连接的第一PMOS晶体管源极、与所述第一电流偏置电路连接的第一PMOS晶体管栅极以及第一PMOS晶体管漏极；以及
电阻器，连接在所述第一PMOS晶体管漏极与地电压之间，
其中所述放大器还被配置成产生输出电流，所述输出电流具有与在所述第一电流偏置电路中流动的电流相同的值，并且所述放大器依据所述输出电流以及所述电阻器以输出所述参考电压。
15.根据权利要求14所述的终端装置，其特征在于，还包括电源，所述电源被配置成供应所述电源电压。
16.根据权利要求14所述的终端装置，其特征在于，所述终端装置被配置成在实体上植入在结构中或活体中。
17.根据权利要求14所述的终端装置，其特征在于，所述第一电流偏置电路被配置成基于具有与绝对温度互补特性的第一电流产生所述第一电压，且
其中所述第二电流偏置电路被配置成基于具有与绝对温度成正比特性的第二电流产生所述第二电压。
18.一种终端装置的操作方法，其特征在于，所述操作方法包括：
接收针对所述终端装置的第一信号；
执行连接在电源电压与地电压之间的至少两个NMOS晶体管的亚阈值操作，以产生参考电压；
基于由参考电压电路的放大器产生的所述参考电压来产生与所述第一信号对应的第二信号，其中所述放大器还被配置成具有第一PMOS晶体管以产生输出电流，并提供电阻器以接收所述输出电流，所述输出电流具有与在所述参考电压电路的第一电流偏置电路中流动的电流相同的值，并且所述放大器依据所述输出电流以及所述电阻器以输出所述参考电压；以及
传送所述第二信号。
19.根据权利要求18所述的操作方法，其特征在于，所述产生所述参考电压包括：
基于具有与绝对温度互补特性的第一电流产生第一电压；
基于具有与绝对温度成正比特性的第二电流、根据所述至少两个NMOS晶体管的所述亚阈值操作产生第二电压；以及
基于所述第一电压及所述第二电压产生所述参考电压。
20.根据权利要求18所述的操作方法，其特征在于，还包括从电源接收所述电源电压。
CN201810150960.4A 2017-07-19 2018-02-13 参考电压电路、终端装置及其操作方法 Active CN109283964B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0091601 2017-07-19
KR1020170091601A KR102347178B1 (ko) 2017-07-19 2017-07-19 기준 전압 회로를 포함하는 단말 장치

Publications (2)

Publication Number Publication Date
CN109283964A CN109283964A (zh) 2019-01-29
CN109283964B true CN109283964B (zh) 2021-02-19

Family

ID=65018998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810150960.4A Active CN109283964B (zh) 2017-07-19 2018-02-13 参考电压电路、终端装置及其操作方法

Country Status (5)

Country Link
US (1) US10303197B2 (zh)
KR (1) KR102347178B1 (zh)
CN (1) CN109283964B (zh)
SG (1) SG10201803548PA (zh)
TW (1) TW201908908A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
TWI700571B (zh) * 2019-06-04 2020-08-01 瑞昱半導體股份有限公司 參考電壓產生裝置
CN112068634B (zh) * 2019-06-11 2022-08-30 瑞昱半导体股份有限公司 参考电压产生装置
CN117742440A (zh) * 2024-02-19 2024-03-22 昱兆微电子科技(上海)有限公司 一种低功耗的基准电压源

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101943613A (zh) * 2009-07-03 2011-01-12 飞思卡尔半导体公司 亚阈值cmos温度检测器
CN102495661A (zh) * 2011-12-26 2012-06-13 电子科技大学 一种基于两种阈值电压mos器件的带隙基准电路
CN104460799A (zh) * 2014-11-24 2015-03-25 中国科学院微电子研究所 Cmos基准电压源电路
CN104950971A (zh) * 2015-06-11 2015-09-30 中国人民解放军国防科学技术大学 一种低功耗亚阈值型cmos带隙基准电压电路
CN105278606A (zh) * 2015-11-12 2016-01-27 桂林电子科技大学 一种亚阈值全cmos基准电压源
CN105786082A (zh) * 2016-05-30 2016-07-20 江南大学 一种无电阻无运放带隙基准电压源

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245273A (en) * 1991-10-30 1993-09-14 Motorola, Inc. Bandgap voltage reference circuit
US5304949A (en) * 1992-12-14 1994-04-19 Motorola Inc. Common base amplifier
DE69434903T2 (de) * 1993-11-29 2007-04-26 Fujitsu Ltd., Kawasaki Elektronisches System zum Abschluss von Busleitungen
US5559424A (en) * 1994-10-20 1996-09-24 Siliconix Incorporated Voltage regulator having improved stability
US6016051A (en) * 1998-09-30 2000-01-18 National Semiconductor Corporation Bandgap reference voltage circuit with PTAT current source
JP3120795B2 (ja) * 1998-11-06 2000-12-25 日本電気株式会社 内部電圧発生回路
JP2003029853A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp シリーズレギュレータ
JP3818925B2 (ja) 2001-12-27 2006-09-06 富山県 Ｍｏｓ型基準電圧発生回路
JP3667700B2 (ja) * 2002-03-06 2005-07-06 エルピーダメモリ株式会社 入力バッファ回路及び半導体記憶装置
CN1223914C (zh) * 2002-05-15 2005-10-19 台湾积体电路制造股份有限公司 参考电压电路
US20050093531A1 (en) * 2003-08-28 2005-05-05 Broadcom Corporation Apparatus and method for a low voltage bandgap voltage reference generator
CN100428102C (zh) * 2003-08-29 2008-10-22 中芯国际集成电路制造(上海)有限公司 一种电压基准电路
US6943617B2 (en) * 2003-12-29 2005-09-13 Silicon Storage Technology, Inc. Low voltage CMOS bandgap reference
JP2006133916A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp 基準電圧回路
US7327125B2 (en) * 2005-02-17 2008-02-05 Qualcomm Incorporated Power supply circuit having voltage control loop and current control loop
TWI303919B (en) * 2006-01-26 2008-12-01 Asustek Comp Inc Power control system capable of balancing output currents
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
JP2008123480A (ja) * 2006-10-16 2008-05-29 Nec Electronics Corp 基準電圧発生回路
US7847534B2 (en) * 2007-03-26 2010-12-07 Panasonic Corporation Reference current circuit
TWI338457B (en) * 2007-04-12 2011-03-01 Novatek Microelectronics Corp Reference voltage generator for analog-to-digital converter circuit
JP4340308B2 (ja) * 2007-08-21 2009-10-07 株式会社沖データ 基準電圧回路、駆動回路、プリントヘッドおよび画像形成装置
US7843254B2 (en) 2007-10-31 2010-11-30 Texas Instruments Incorporated Methods and apparatus to produce fully isolated NPN-based bandgap reference
KR100957228B1 (ko) 2007-11-08 2010-05-11 주식회사 하이닉스반도체 반도체 소자의 밴드갭 기준전압 발생회로
US7750728B2 (en) 2008-03-25 2010-07-06 Analog Devices, Inc. Reference voltage circuit
TWI359342B (en) * 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/
TWI377460B (en) * 2008-09-02 2012-11-21 Faraday Tech Corp Reference current generator circuit for low-voltage applications
JP5285371B2 (ja) * 2008-09-22 2013-09-11 セイコーインスツル株式会社 バンドギャップ基準電圧回路
JP5326648B2 (ja) 2009-02-24 2013-10-30 富士通株式会社 基準信号発生回路
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
FR2975512B1 (fr) * 2011-05-17 2013-05-10 St Microelectronics Rousset Procede et dispositif de generation d'une tension de reference ajustable de bande interdite
FR2975510B1 (fr) * 2011-05-17 2013-05-03 St Microelectronics Rousset Dispositif de generation d'une tension de reference de bande interdite ajustable a fort taux de rejection d'alimentation
JP5839953B2 (ja) 2011-11-16 2016-01-06 ルネサスエレクトロニクス株式会社 バンドギャップリファレンス回路及び電源回路
US8922179B2 (en) * 2011-12-12 2014-12-30 Semiconductor Components Industries, Llc Adaptive bias for low power low dropout voltage regulators
US8542000B1 (en) 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
KR101917187B1 (ko) 2012-05-04 2018-11-09 에스케이하이닉스 주식회사 기준전압 발생기
US8836413B2 (en) 2012-09-07 2014-09-16 Nxp B.V. Low-power resistor-less voltage reference circuit
US9250696B2 (en) * 2012-10-24 2016-02-02 Stmicroelectronics International N.V. Apparatus for reference voltage generating circuit
CN103092253B (zh) * 2013-01-25 2016-03-09 上海华虹宏力半导体制造有限公司 参考电压产生电路
WO2014126496A1 (en) * 2013-02-14 2014-08-21 Freescale Semiconductor, Inc. Voltage regulator with improved load regulation
TWI509382B (zh) * 2013-05-17 2015-11-21 Upi Semiconductor Corp 能隙電壓參考電路
JP6244194B2 (ja) * 2013-12-13 2017-12-06 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
CN104516390B (zh) * 2014-04-16 2018-04-17 上海华虹宏力半导体制造有限公司 参考电压产生电路
US10126773B2 (en) * 2014-04-24 2018-11-13 Infineon Technologies Ag Circuit and method for providing a secondary reference voltage from an initial reference voltage
US9651980B2 (en) 2015-03-20 2017-05-16 Texas Instruments Incorporated Bandgap voltage generation
US9927828B2 (en) * 2015-08-31 2018-03-27 Stmicroelectronics International N.V. System and method for a linear voltage regulator
US10075073B2 (en) * 2015-09-08 2018-09-11 Rohm Co., Ltd. DC/DC converter and switching power supply having overcurrent protection
CN105955391A (zh) 2016-07-14 2016-09-21 泰凌微电子（上海）有限公司 一种带隙基准电压产生方法及电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101943613A (zh) * 2009-07-03 2011-01-12 飞思卡尔半导体公司 亚阈值cmos温度检测器
CN102495661A (zh) * 2011-12-26 2012-06-13 电子科技大学 一种基于两种阈值电压mos器件的带隙基准电路
CN104460799A (zh) * 2014-11-24 2015-03-25 中国科学院微电子研究所 Cmos基准电压源电路
CN104950971A (zh) * 2015-06-11 2015-09-30 中国人民解放军国防科学技术大学 一种低功耗亚阈值型cmos带隙基准电压电路
CN105278606A (zh) * 2015-11-12 2016-01-27 桂林电子科技大学 一种亚阈值全cmos基准电压源
CN105786082A (zh) * 2016-05-30 2016-07-20 江南大学 一种无电阻无运放带隙基准电压源

Also Published As

Publication number Publication date
CN109283964A (zh) 2019-01-29
US20190025867A1 (en) 2019-01-24
TW201908908A (zh) 2019-03-01
SG10201803548PA (en) 2019-02-27
KR20190009603A (ko) 2019-01-29
US10303197B2 (en) 2019-05-28
KR102347178B1 (ko) 2022-01-04

Similar Documents

Publication Publication Date Title
CN109283964B (zh) 参考电压电路、终端装置及其操作方法
Doherty et al. EN ERC, Y AND PERFORMANCE CONSIDERATIONS FOR SMART DUST
US8177426B2 (en) Sub-threshold CMOS temperature detector
CN102354250B (zh) 适应用于无源uhfrfid标签芯片的带隙基准电路
US20030107360A1 (en) Low power bandgap circuit
CN105974989B (zh) 一种基于亚阈值的低功耗全cmos基准源电路
CN104950971A (zh) 一种低功耗亚阈值型cmos带隙基准电压电路
US8760216B2 (en) Reference voltage generators for integrated circuits
CN103713684B (zh) 电压基准源电路
US10367518B2 (en) Apparatus and method for single temperature subthreshold factor trimming for hybrid thermal sensor
WO2015084410A1 (en) Method and apparatus for calibrating a sensor
US7009374B2 (en) Low resistance bandgap reference circuit with resistive T-network
JP2011055459A (ja) サブスレッショルドディジタルｃｍｏｓ回路のための電源電圧制御回路及び制御方法
Colombo et al. A CMOS 25.3 ppm/C bandgap voltage reference using self-cascode composite transistor
Azam et al. An ultra-low power CMOS integrated pulse-width modulated temperature sensor
US11353901B2 (en) Voltage threshold gap circuits with temperature trim
US11029718B2 (en) Low noise bandgap reference apparatus
US20060132223A1 (en) Temperature-stable voltage reference circuit
EP3825810B1 (en) Bandgap reference voltage generating circuit
Fuketa et al. A closed-form expression for minimum operating voltage of CMOS D flip-flop
Camacho-Galeano et al. Design of an ultra-low-power current source
Yadav et al. Design and Fabrication of Rad-hard Low Power CMOS Temperature Sensor for Space Applications at 180nm
CN101675589A (zh) 用于对模拟集成电路进行断电的方法及设备
Yin Performance characteristics and design of voltage references
JPWO2013125163A1 (ja) 基準電圧源回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant