CN101943613A

CN101943613A - 亚阈值cmos温度检测器

Info

Publication number: CN101943613A
Application number: CN2009101426000A
Authority: CN
Inventors: 郭书苞; 金杰; 孙振国; 田磊; 吴晓闻
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2009-07-03
Filing date: 2009-07-03
Publication date: 2011-01-12
Anticipated expiration: 2029-07-03
Also published as: CN101943613B; US20110001546A1; US8177426B2

Abstract

本发明提供一种亚阈值CMOS温度检测器。CMOS温度检测电路包括用于生成启动电压(VN)的启动电路，以及耦合至该启动电路用于生成PTAT电流的与绝对温度成比例(PTAT)电流发生器。该启动电压导通PTAT电流发生器，并且PTAT电流发生器利用CMOS的亚阈值特性来生成PTAT电流。耦合至PTAT电流发生器的PTAT电压发生器接收PTAT电流，并且生成PTAT电压，以及反向PTAT电压(VBE)。耦合至该电压发生器的比较器电路将该反向PTAT电压与利用生成的PTAT电压来定义的第一和第二报警界限相比较，并且基于该比较结果，生成报警信号。

Description

亚阈值CMOS温度检测器

技术领域

本发明总的来说涉及温度检测电路，更确切地说，涉及低电源电压和低功耗温度检测器。

背景技术

热性能已经日益成为集成电路(IC)的重要特性。举例来说，该种电路在不同的温度表现不同。例如，随着电路温度变化，该电路的诸如阈值电压电平、电子迁移率、配线/接触电阻等的电特征也变化。而且，在IC中的各种子系统所使用的内部生成的电压对于温度变化敏感，从而这些系统的性能可能被打折扣，除非存在某种方法来补偿这种温度变化。因此，为了确定电路何时在预定正常操作条件之外操作，准确的温度检测器是必要的。然后，可以发起一些方法来补偿高或低温度，即，在预定正常操作温度之外的温度。

例如，如果电路过热，系统频率可能被降低，以降低电路温度。相反，如果温度低，可以提高系统频率，以改善性能。此外，当温度超过预定阈值水平时，某些电路或组件可能需要被关闭，并且在诸如存储器的某些应用中，存在如下的实例，其中，在存储器由于在非常低或高的温度操作而故障之前，机密信息应被擦除。

此外，诸如便携式计算机、蜂窝电话、手持游戏设备和个人数字助理的许多电子设备对于功耗敏感。即，为了维持电池电量，低功耗是理想的。因此，温度检测器电路应消耗尽可能少的功率。

而且，随着IC的特征尺寸被缩小，这些电路所使用的电源电压降低。例如，一个0.7μm CMOS器件在大约5V的电压下操作，而一个0.18μm CMOS器件在大约1.8V或更低的电压下操作。这种更低的操作电压使得温度传感器的设计更具挑战性，因为在更低的操作电压下，半导体器件的特性变得更不一致。因此，存在对于能够在非常低的电压下操作并且消耗极少功率的温度传感器的需求。

附图说明

通过示例的方式示出本发明，并且本发明不受附图的限制，在附图中，相同的参考符号表示相似元件。为了简明和清楚目的，示出在附图中的元件，并且这些元件不必按比例绘制。

图1是根据本发明的实施例的温度传感器电路的示意性电路图；

图2是示出了通过图1的电路可检测的报警界限的温度对电压的曲线图；以及

图3是根据本发明的另一实施例的与绝对温度成比例(PTAT，Proportional to Absolute Temperature)电流发生器的示意性电路图。

具体实施方式

对附图的具体描述的目的是作为对本发明的当前优选实施例的描述，并且其目的并不代表本发明可以被实施的唯一形式。应理解的是，通过应被包含在本发明的精神和范围内的不同实施例，可以实现相同或等效功能。

此处所使用的术语“耦合(couple)”的目的不限于直接耦合或机械耦合。此外，除非另有说明，诸如“第一”和“第二”的术语用于在该种术语所描述的元素之间进行任意地区别。因此，这些术语的目的并不必然表示该种元素的临时或其他优先次序。当涉及使信号、状态位、或类似装置分别进入其逻辑真或逻辑假的状态的描述时，此处使用术语“断定(assert)”或“置位(set)”和“取负(negate)”(或者“解除断定(de-assert)”或“清零(clear)”)。如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0，并且，如果逻辑真状态是逻辑电平0，则逻辑假状态是逻辑电平1。

此处所描述的每个信号可以被设计成正或负逻辑，其中，负逻辑可以由在信号名称上面的横线或名称后面的斜线(\)来表示。在负逻辑信号的情形下，信号是低电平有效，其中，逻辑真状态对应于逻辑电平0。在正逻辑信号的情形下，该信号是高电平有效，其中，逻辑真状态对应于逻辑电平1。应注意的是，此处所描述的任何信号可以被设计成负或正逻辑信号。因此，在可选实施例中，那些被描述为正逻辑信号的信号可以实现为负逻辑信号，并且那些被描述为负逻辑信号的那些信号可以被实现为正逻辑信号。

本发明提供低电源电压和低功耗温度检测器，当达到目标温度时，该温度检测器生成报警信号。将CMOS技术的亚阈值特性用于生成PTAT电流。PTAT电流通过电阻器和PNP双极型晶体管，生成PTAT电压和反向PTAT电压。比较器将该反向PTAT电压与被用作报警界限的PTAT电压相比较，并且生成检测结果或报警信号。

通过简单地改变电阻器的值，可以改变报警界限。即，如下文将更详细讨论的，通过改变用于生成PTAT电压的电阻器的值，可以改变生成的PTAT电压的斜率。温度检测器不需要恒定的参考电压来生成报警界限。而且，温度检测器可以使用小于1V的电源电压、大约2.5uA的电流进行操作。

在一个实施例中，本发明是CMOS温度检测电路，该电路包括用于生成启动电压(V_N)的启动电路、以及耦合至启动电路的用于生成PTAT电流的与绝对温度成比例(PTAT)电流发生器。启动电压接通PTAT电流发生器。PTAT电流发生器利用CMOS的亚阈值特性来生成PTAT电流。PTAT电压发生器耦合至PTAT电流发生器，并且接收PTAT电流，以及生成反向PTAT电压(VBE)和PTAT电压，PTAT电压被用作报警界限。将比较器电路耦合至电压发生器，并且将PTAT电压与报警界限相比较，并且基于该比较结果生成报警信号。

现在参考图1，示出了温度检测电路100的示意性电路图。温度检测电路100包括启动电路102、PTAT电流生成电路104、PTAT电压生成电路106以及比较器108。当诸如在同一半导体基板上电路的相关电路的温度具有大于预定高温度值或小于预定低温度值的温度时，温度检测电路100生成报警信号110。

启动电路102包括第一PMOS晶体管112、第一NMOS晶体管114、以及第二PMOS晶体管116。第一PMOS晶体管112和第一NMOS晶体管114串连在第一电源Vdd和第二电源Vss之间。更确切地说，第一PMOS晶体管112的源极连接至第一电源Vdd，并且其漏极连接至第一节点118。第一NMOS晶体管114的源极和栅极均连接至第二电源Vss，并且其漏极连接至第一节点118。第二PMOS晶体管116的源极连接至第一电源Vdd，并且其栅极连接至第一节点118。在本发明的一个实施例中，Vdd具有约0.9v的值，并且Vss接地。如下文将更具体讨论的，第一NMOS晶体管114的大小大于第一PMOS晶体管112，以便于为PTAT电流发生电路104定义适当的平衡点。

将PTAT电流发生电路104耦合至启动电路102。PTAT电流发生电路104包括第三和第四PMOS晶体管120和122，以及第二和第三NMOS晶体管124和126。将第三PMOS晶体管120与第二NMOS晶体管124串连，并且将第四PMOS晶体管122与第三NMOS晶体管126串连。更具体地说，第三PMOS晶体管120的源极连接至第一电源Vdd，其漏极连接至第二节点128，其栅极连接至第三节点130。第二NMOS晶体管124的源极连接至第二电源Vss，其漏极连接至第二节点128(从而连接至第三PMOS晶体管120的漏极)，其栅极也连接至第二节点128。此外，第二PMOS晶体管116的漏极连接至第二节点128(从而连接至第三PMOS晶体管120和第二NMOS晶体管124的漏极)。

第四PMOS晶体管122的源极连接至第一电源Vdd，其漏极连接至第四节点132，并且其栅极连接至第三节点130(从而连接至第三PMOS晶体管120的栅极)。将第一PMOS晶体管112的栅极也连接至第三和第四节点130和132(从而连接至第三和第四PMOS晶体管120和122的栅极，以及第四PMOS晶体管122的漏极)。将第三NMOS晶体管126的源极通过分流电阻器(Rs)134连接至第二电源Vss，其漏极连接至第四节点132(从而连接至第四PMOS晶体管122的漏极)，并且将其栅极连接至第二NMOS晶体管124的栅极。在本发明的一个实施例中，分流电阻器134具有200kΩ的值。如下文将更详细讨论的，电流发生电路102利用CMOS的亚阈值特性来生成PTAT电流。

将PTAT电压发生电路106耦合至PTAT电流发生电路104，并且生成PTAT电压和反向PTAT电压。PTAT电压发生电路106包括第五、第六和第七PMOS晶体管136、138和140。第五PMOS晶体管136的源极连接至第一电源Vdd，其漏极通过第一电阻器(R1)142连接至第二电源Vss。第六PMOS晶体管138的源极连接至第一电源Vdd，其漏极通过第二电阻器(R2)144连接至第二电源Vss。第七PMOS晶体管140的源极连接至第一电源Vdd，其漏极通过双极结型晶体管(BJT)146连接至第二电源Vss。BJT 146的发射极连接至第七PMOS晶体管140的漏极，其基极连接至第二电源Vss，其集电极也连接至第二电源Vss。将第五、第六和第七PMOS晶体管136、138、140的栅极连接至第三节点130。

第一电流I1从第五PMOS晶体管136移动至第一电阻器142，并且高温度电压报警值VHT在第五PMOS晶体管136和第一电阻器142之间的节点处生成。类似地，第二电流I2从第六PMOS晶体管138移动至第二电阻器144，并且低温度电压报警值VLT在第六PMOS晶体管138和第二电阻器144之间的节点处生成。应注意的是，报警值VHT和VLT实际上是PTAT电压，但因为它们是利用不同大小的电阻器生成的，所以具有不同的值。第一和第二电阻器142和144具有不同大小，以定义上和下温度报警值。在本发明的一个实施例中，第一电阻器142具有1200KΩ的值，并且第二电阻器144具有500KΩ的值，以分别设置大约-50℃和130℃的报警界限。

反向PTAT电压(VBE)由BJT 146生成，更具体地说，反向PTAT电压是BJT 146的基极-发射极电压VBE。如下文将结合图2所讨论的是，VBE具有负斜率，并且与PTAT电压或两个报警界限VHT和VLT交叉，并且如本领域的技术人员将理解的，VBE在一个特定温度只有一个值。

比较器108将反向PTAT电压与生成的PTAT电压，即，高和低温度报警值，相比较，并且生成报警信号110。在本发明的一个实施例中，比较器电路108包括第一和第二运算放大器148和150，以及异或门152。第一运算放大器148的正端子连接至第七PMOS晶体管140的漏极，并且其负端子连接至在第五PMOS晶体管136和第一电阻器142之间的节点。第二运算放大器150的正端子也连接至第七PMOS晶体管140的漏极，并且其负端子连接至第六PMOS晶体管138和第二电阻器R2144之间的节点。异或门152接收第一和第二运作放大器148和150的输出，并且对这些信号执行异或操作，以生成报警信号110。

由于比较器108在低电源电压和低功耗下操作，简单的两级结构是优选的，该结构包括单端差分放大器级和共源级，并且使用两种输入对，即PMOS输入对和NMOS输入对。

现在参考图2，示出了温度对电压曲线图。该曲线图包括两个预定的温度界限TL和TH。TL表示低温度点，在该点，如果电路温度被确定为小于TL，那么，报警信号被激活。TH表示高温度点，在该点，如果电路温度被确定为大于TH，那么报警信号被激活。当检测到的温度在TL和TH之间时，那么，报警信号是非激活的。线200代表VHT；线202代表VLT；并且线204代表VBE。交叉点，即，VBE线204与VHT和VLT线200和202的交叉处，表示报警信号被激活的对应电压。线200和202是利用电阻器R1和R2生成的PTAT电压，并且VBE(反向PTAT电压)与线200和202交叉的点是报警界限，而且，如上文所讨论的，通过改变电阻器R1和R2的值，可以设置高和低温度界限。在本发明的一个实施例中，将温度界限设置在大约-50℃(TL)和130℃(TH)，并且电压VBE具有大约23mV的变化；VBE-VLT交点在0.8v附近，并且VBE-VHT交点在0.3v。

现在将讨论启动电路102的操作和特征。如果第二NMOS晶体管124和第三NMOS晶体管126栅极之间的节点127处的电压V_N，和第三节点130处的电压Vptat_bias为Vdd，那么PTAT电流发生器104是不可操作的，因为PTAT电流生成器104的晶体管都被关断。因此提供启动电路102，以将节点127处的电压V_N充至将导通第二和第三NMOS晶体管124和126的电压值，然后，PTAT电流发生器104将操作。一旦开始操作PTAT电流发生器104，则因为第一PMOS晶体管112关断，所以启动电路102被关断；并且因为第一NMOS晶体管114的栅极被连接至其源极，所以第一NMOS晶体管114关断。然后，利用第一NMOS晶体管114的泄漏电流大于第一PMOS晶体管112的泄漏电流的属性，在第一节点118处的电压将下降，这导通第二PMOS晶体管116，从而电流从Vdd流至节点127。随着节点127处的电压VN上升，第二和第三NMOS晶体管124和126被导通，因此，在第三节点130处的Vptat_bias下降，这导通了第一PMOS晶体管112，从而导致在第一节点118处的电压达到Vdd，这依次关断第二PMOS晶体管116，从而关断启动电路102。

相应地，因为第一NMOS晶体管114的泄漏电流应大于第一PMOS晶体管112的泄漏电流，所以第一PMOS晶体管112和第一NMOS晶体管114的大小是重要的，否则第一节点118处的电压将不会下降，并且第二节点PMOS晶体管116将不会导通。

PTAT电流发生器104，更具体地说，第二和第三NMOS晶体管124和126，在亚阈值区域内操作，从而第一电源电压Vdd可以非常低，例如，0.9v，因此，温度检测电路100消耗非常少的功率。第二和第三NMOS晶体管124和126以及分流电阻器Rs 134包括峰值电流源，同时被连接作为电流镜的第三和第四PMOS晶体管120和122实现自偏置功能。这种电流镜(晶体管120和122)导致第二和第三NMOS晶体管124和126的漏极电流以峰值关系操作，并且跨过电阻器Rs 134的电压与绝对温度成比例。

当晶体管在亚阈值或弱反型操作时，对于Vgs＜Vth，漏极的电流并不立即降到零，事实上以指数方式减弱，类似于双极型晶体管的操作。当VDS为约200mV时，电流可以表达为：

I_{D} = I_{0} \frac{W}{L} \exp \frac{V_{GS}}{nkT / q} - - - (1)

因为第三和第四PMOS晶体管120和122的大小是相同的，所以电流IDEV1和IDEV2(在图1中示出)是相等的。在第二和第三NMOS晶体管124和126在亚阈值操作中工作的情况下，则：

I_{D} = I_{D 0} \frac{W_{mn 1}}{L} \exp \frac{V_{GS 1}}{nkT / q} = I_{D 0} \frac{W_{mn 2}}{L} \exp \frac{V_{GS 2}}{nkT / q} - - - (2)

Wmn2＝3Wmn1 (3)

V_gs2＝V_gs1+I_D(Rs) (4)

根据(2)、(3)、(4)，可以将Idev1/2表达为：

I_{dev 1 / 2} = (nkT / q) (\ln 3) \frac{1}{Rs} - - - (5)

当n约为1.5时，kT/q在300K时约为26mV。于是，根据式(5)，存在恒定PTAT电流，其独立于电源电压(Vdd)。如果该电流流过分流电阻器Rs 134，那么，PTAT电压独立于第一和第二电阻器142和144(R1、R2)。

Vht = (nkT / q) (\ln 3) \frac{R_{1}}{Rs} - - - (6)

Vlt = (nkT / q) (\ln 3) \frac{R_{2}}{Rs}

此外，由于VBE具有约-1.5mV/K负温度系数，其对于温度的相同变化值，提供更大的电压差，这允许根据工作温度范围设置交点。因此，如上所讨论的，如果该温度处于交点之外，则报警信号110被激活。

现在参考图3，示出了PTAT电流发生电路304的可选实施例。在该实施例中，PTAT电流发生电路304包括第一和第二PMOS晶体管320和322，以及第一和第二NMOS晶体管324和326。第一PMOS晶体管320的源极连接至第一电源Vdd，其漏极耦合至第一节点328，并且其栅极连接至第二节点330。第一NMOS晶体管324的源极连接至第二电源Vss，其漏极连接至第三节点332，其栅极连接至第一节点328。电阻器334连接在第一PMOS晶体管320和第一NMOS晶体管334之间。

第二PMOS晶体管322的源极连接至第一电源Vdd，其漏极连接至第四节点336，并且其栅极在第二节点330处连接至第一PMOS晶体管320的栅极。此外，将第二和第四节点330和336连接，其意味着第二PMOS晶体管322的栅极和漏极彼此连接。第二NMOS晶体管326的源极连接至第二电源Vss，其漏极在四节点336处连接至第二PMOS晶体管322的漏极，并且其栅极在第一节点332处连接至第一NMOS晶体管324的漏极。PTAT电流发生器电路304的操作类似于PTAT电流发生器电路104的操作，并且传输功能是相同的。

到目前为止，应理解的是，已经提供了一种温度检测电路，该电路在CMOS亚阈值区域中操作，以准确地检测电路温度，并且确定电路温度是否在预定上和下限度内。

因为实现本发明的装置绝大部分由本领域的技术人员公知的电子元件和电路构成，为了理解和评价本发明的根本概念，并且避免模糊或分散本发明的教导，未对电路细节进行超过如上所述的认为必要程度的解释。

虽然此处已经结合特定实施例对本发明进行了描述，在不脱离如所列权利要求所定义的本发明的范围的条件下，可以做出各种修改和变更。例如，已经提供了PTAT电流发生电路的两个实施例。此外，公开了简单的比较器108。然而，可以使用更为复杂的比较器来达到类似效果。因此，本说明和附图应被视为阐释性而非限制性，并且所有这种修改应包含在本发明的范围内。此处结合特定实施例所描述的任何益处、优势或问题的解决方案不应被视为任何或全部本权利要求的关键、必需或本质特征或元素。

Claims

1.一种CMOS温度检测电路，包括：

启动电路，所述启动电路用于生成启动电压；

与绝对温度成比例(PTAT)电流发生器，所述PTAT电流发生器利用CMOS技术形成，耦合至所述启动电路，用于生成PTAT电流，其中，所述启动电压导通所述PTAT电流发生器，并且其中，所述PTAT电流发生器利用CMOS技术的亚阈值特性来生成所述PTAT电流；

PTAT电压发生器，所述PTAT电压发生器耦合至所述PTAT电流发生器，接收所述PTAT电流并且生成反向PTAT电压(VBE)和PTAT电压，其中，从所述PTAT电压得出第一和第二报警值；以及

比较器电路，所述比较器电路耦合至所述电压发生器，用于将所述PTAT电压分别与所述第一和第二报警值相比较，并且基于比较结果，生成报警信号。

2.根据权利要求1所述的CMOS温度检测电路，其中，所述启动器电路包括：

第一PMOS晶体管，所述第一PMOS晶体管的源极连接至第一电源；

第一NMOS晶体管，所述第一NMOS晶体管的漏极在第一节点处连接至所述第一PMOS晶体管的漏极，其源极连接至第二电源，并且其栅极连接至所述第二电源；以及

第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述第一电源，并且其栅极在所述第一节点处连接至所述第一NMOS晶体管和所述第一PMOS晶体管的漏极。

3.根据权利要求2所述的CMOS温度检测电路，其中，所述第一NMOS晶体管的大小大于所述第一PMOS晶体管的大小。

4.根据权利要求2所述的CMOS温度检测电路，其中，所述第一NMOS晶体管的泄漏电流大于所述第一PMOS晶体管的泄漏电流。

5.根据权利要求2所述的温度检测电路，其中，所述PTAT电流发生器包括：

第三PMOS晶体管，所述第三PMOS晶体管的源极连接至所述第一电源；

第四PMOS晶体管，所述第四PMOS晶体管的源极连接至所述第一电源，并且其栅极连接至所述第三PMOS晶体管的栅极；

第二NMOS晶体管，所述第二NMOS晶体管的漏极连接至所述第三PMOS晶体管的漏极，其源极连接至所述第二电源，并且其栅极连接至其漏极；

第三NMOS晶体管，所述第三NMOS晶体管的源极连接至所述第二电源，其漏极连接至所述第四PMOS晶体管的漏极，并且其栅极连接至所述第二NMOS晶体管的所述栅极，以及

分流电阻器，所述分流电阻器连接在所述第三NMOS晶体管和所述第二电源之间。

6.根据权利要求5所述的温度检测电路，其中，所述PTAT电压发生器包括：

第五PMOS晶体管，所述第五PMOS晶体管的源极连接至所述第一电源，并且其栅极连接至所述第三和第四PMOS晶体管的所述栅极；

第六PMOS晶体管，所述第六PMOS晶体管的源极连接至所述第一电源，并且其栅极连接至所述第三和第四PMOS晶体管的所述栅极；

第一电阻器，所述第一电阻器连接在所述第五PMOS晶体管的漏极与所述第二电源之间，用于定义所述第一报警值；

第二电阻器，所述第二电阻器连接在所述第六PMOS晶体管的漏极与所述第二电源之间，用于定义所述第二报警值；以及

双极结型晶体管(BJT)，所述双极结型晶体管的发射极连接至所述第七PMOS晶体管的漏极，其基极连接至所述第二电源，并且其集电极也连接至所述第二电源。

7.根据权利要求6所述的温度检测电路，其中：

第一电流从所述第五PMOS晶体管移动至所述第一电阻器，在所述第五PMOS晶体管和所述第一电阻器之间的节点处生成所述第一报警值；以及

第二电流从所述第六PMOS晶体管移动至所述第二电阻器，在所述第六PMOS晶体管和所述第二电阻器之间的节点处生成所述第二报警值。

8.根据权利要求6所述的温度检测电路，其中，所述比较器包括：

第一运算放大器，所述第一运算放大器的正端子连接至所述第七PMOS晶体管的所述漏极，并且其负端子连接至在所述第五PMOS晶体管和所述第一电阻器之间的所述节点；

第二运算放大器，所述第二运算放大器的正端子连接至所述第七PMOS晶体管的所述漏极，并且其负端子连接至在所述第六PMOS晶体管和所述第二电阻器之间的所述节点；以及

异或门，所述异或门接收所述第一和第二运算放大器的输出，并且输出报警信号。

9.根据权利要求2所述的温度检测电路，其中，所述PTAT电流发生器包括：

第四PMOS晶体管，所述第四PMOS晶体管的源极连接至所述第一电源，其栅极连接至所述第三PMOS晶体管的栅极，其漏极连接至其栅极；

第二NMOS晶体管，所述第二NMOS晶体管的源极连接至所述第二电源，其漏极连接至所述第三PMOS晶体管的漏极，并且其栅极连接至所述第三PMOS晶体管的所述漏极；

第三NMOS晶体管，所述第三NMOS晶体管的源极连接至所述第二电源，其漏极连接至所述第四PMOS晶体管的所述漏极，并且其栅极连接至所述第二NMOS晶体管的漏极；以及

电阻器，所述电阻器连接在所述第三PMOS晶体管和所述第二NMOS晶体管之间。