CN107704008A

CN107704008A - 一种低功耗基准电路

Info

Publication number: CN107704008A
Application number: CN201711004353.9A
Authority: CN
Inventors: 陈磊
Original assignee: Danyang Constant Core Electronics Co Ltd
Current assignee: Danyang Constant Core Electronics Co Ltd
Priority date: 2017-10-25
Filing date: 2017-10-25
Publication date: 2018-02-16

Abstract

本发明公开了一种低功耗基准电路，包括：一微电流产生电路，其核心是MOS管工作在亚阈值区，因此整体工作电流为低至纳安级的电流，功耗非常小；一基准产生电路，采用共源共栅串联结构，产生的基准电压的精度非常高，受温度影响较小，由于整个电路中并没有采用电阻，所以总体电路的面积非常小。

Description

一种低功耗基准电路

技术领域

本发明涉及基准电压电路领域，尤其涉及低功耗基准电路。

背景技术

在物联网和大多数无线通讯的应用中，相关接收电路或者发射电路等都是需要低功耗的，因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。基准电路作为模拟电路的重要部分，一般需要在一个较宽的温度范围内正常工作，因此不仅要求功耗低，还需要性能稳定，有较好的温度特性，同时也要求根据实际需求可对输出的基准电压幅度进行微调。传统的方式可以采用带隙基准电路进行设计，但是其功耗都是微瓦级别的，不属于低功耗设计范畴。

发明内容

为克服上述现有技术存在的问题，本发明的主要目的在于提供一种低功耗基准电路，其拥有低功耗、面积小和输出基准可调节等优点。

为达上述及其它目的，本发明提供一种低功耗基准电路，其至少包括：

一微电流产生电路，其核心是MOS管工作在亚阈值区，因此整体工作电流为低至纳安级的电流，功耗非常小；一基准产生电路，采用共源共栅结构，产生的基准电压的精度也非常高，由于整个电路中并没有采用电阻，所以总体电路的面积也非常小。

本发明提出了一种低功耗基准电路，其特征在于：其特征在于：所述微电流产生电路由第一PMOS管PM1、第二PMOS管PM2、第九PMOS管PM9、第十PMOS管PM10、第十七PMOS管PM17、第十二NMOS管NM12和第十三NMOS管NM13构成，PM9管的源极和PM10管的源极都与电源电压VDD相连接，PM9的漏极与PM1的源极相连接；PM10的漏极与PM2的源极相连接；PM1的栅极与PM2的栅极、PM2的漏极、NMM12的漏极相连接；PM1的漏极与NM12的栅极、PM17的栅极、PM17的源极、PM17的漏极相连接；NM12的源极与NM13的栅极和NM13的漏极相连接；PM9的栅极、PM10的栅极、PM17的衬底、NM13的源极接地；所述基准产生电路由第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第十五PMOS管PM15、第十六PMOS管PM16、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十四NMOS管NM14、第十五NMOS管NM15、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、输入控制端CT1和输入控制端CT2构成；PM11管的源极、PM12管的源极、PM13管的源极、PM14管的源极、PM15管的源极和PM16管的源极都与电源电压VDD相连接；PM3管的栅极、PM4管的栅极、PM5管的栅极、PM6的栅极、PM7管的栅极、PM8管的栅极与PM2管的栅极连接在一起；PM11的漏极与PM3的源极相连接；PM3的漏级与NM10的漏极、NM10的栅极、NM11的栅极相连接；NM10的源极与NM11的漏极、NM9的源极、NM14的漏极相连接；NM11的源极和NM14的源极接地；NM14的栅极与INV2的输出端相连接，该节点标注为CT1A，CT1A与PM11的栅极相连接；INV2的输入端与INV1的输出端相连接；INV1输入端接输入信号CT1；PM12的漏极与PM4的源极相连接；PM4的漏极与NM8的漏极、NM8的栅极、NM9的栅极相连接；NM8的源极与NM9的漏级、NM7的源极和NM15的漏极相连接；NM15的源极、PM13的栅极、PM14的栅极、PM15的栅极、PM16的栅极接地；NM15的栅极与INV4的输出端相连接，该节点标注为CT2A，CT2A与PM112的栅极相连接；INV4的输入端与INV3的输出端相连接；INV3输入端接输入信号CT2；PM13的漏极与PM5的源极相连接；PM5的漏级与NM6的栅极、NM6的漏级、NM7的栅极相连接；NM6的源极与NM7的漏级、NM5的源极相连接；PM14的漏极与PM6的源极相连接；PM6的漏级与NM4的栅极、NM4的漏级、NM5的栅极相连接；NM4的源极与NM5的漏级、NM3的源极相连接；PM15的漏极与PM7的源极相连接；PM7的漏级与NM2的栅极、NM2的漏级、NM3的栅极相连接；NM2的源极与NM3的漏级、NM1的源极相连接；PM16的漏极与PM8的源极相连接；PM8的漏级与NM1的栅极、NM1的漏级相连接，其节点作为基准电压VREF的输出端；NM1管、NM2管、NM3管、NM4管、NM5管、NM6管、NM7管、NM8管、NM9管、NM10管、NM11管、NM12管、NM13管、NM14管和NM15管的衬底接地；PM1管、PM2管、PM3管、PM4管、PM5管、PM6管、PM7管、PM8管、PM9管、PM10管、PM11管、PM12管、PM13管、PM14管、PM15管和PM16管的衬底接VDD。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明的低功耗基准电路图；

图2为本发明PMOS管PM17结构示意图。

具体实施方式

结合图1所示，在下面的实施例中，所述低功耗基准电路，其至少包括：一微电流产生电路，其核心是MOS管工作在亚阈值区，因此整体工作电流为低至纳安级的电流，功耗非常小；一基准产生电路，采用共源共栅结构，产生的基准电压的精度也非常高，由于整个电路中并没有采用电阻，所以总体电路的面积也非常小。

所述的微电流产生电路由PMOS管PM1、PM2、PM9、PM10、PM17，NMOS管NM12、NM13构成，PM17作为一个正向的二极管，其电压为一个阈值电压，相当于NM12管和NM13管的栅源电压之和，那么就迫使NM13管进入亚阈值区，因此产生的电流Ib为nA级别的小电流。

图2是PM17管的结构示意图，P-substrate是P型衬底，n-WEll是PMOS管的n阱，Cathode是二极管的负极，Anode是二极管的正极。PM7的栅极、源极、漏极相连作为二极管正极，衬底作为二极管负极，避免了使用大电阻引起的温度变化，也避免了使用寄生pnp，PM17正极-负极的电压等于NM12和NM13的栅源之间的电压和，因此NM13管进入了亚阈值区。

所述基准产生电路由PMOS管PM3、PM4、PM5、PM6、PM7、PM8、PM11、PM12、PM13、PM14、PM15、PM16，NMOS管NM1、NM2、NM3、NM4、NM5、NM6、NM7、NM8、NM9、NM10、NM11、NM14、NM15和反相器INV1、INV2、INV3、INV4构成；NM1、NM2、NM3、NM4、NM5、NM6、NM7、NM8、NM9、NM10、NM11以自偏置方式串联在一起，NM10和NM11、NM8和NM9、NM6和NM7、NM4和NM5、NM2和NM3都处于相同的P阱中，都偏置在亚阈值区域内，并且它们都产生正温度系数电压；晶体管PM1，PM2、PM3、PM4、PM5、PM6、PM7、PM9、PM10、PM11、PM12、PM13、PM14和PM15尺寸相等，PM8和PM16的尺寸相同，PM8的尺寸为PM2管的三倍，流过PM6支路的电流也是流过PM2管电流的三倍。

PM8管的漏级作为基准电压VREF的输出端，电流流过NM1管，在弱反型区工作的二极管连接晶体管NM1用作负温度系数电压，最终在VREF出产生正负温度系数抵消的一个电压值。

当输入信号CT1和CT2的为高电平时，NM14管和NM15管都处于导通状态，PM11管和PM12管都处于关闭状态，此时输出的基准电压等于NM1的栅源电压与NM3的过驱动电压、NM5的过驱动电压、NM7的过驱动电压之和。当输入信号CT1和CT2的为低电平时，NM14管和NM15管都处于关闭状态，PM11管和PM12管都处于导通，这两个直流电流正常流过PM3管和PM4管，此时输出的基准电压等于NM1的栅源电压与NM3的过驱动电压、NM5的过驱动电压、NM7的过驱动电压、NM9的过驱动电压、NM11的过驱动电压之和。同理，CT1和CT2电压如果一个为高电平一个为低电平，这样最终又会得到一个新的VREF电压。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合，这些也应视为本发明的保护范围。

Claims

1.一种低功耗基准电路，包括：

一微电流产生电路，其核心是MOS管工作在亚阈值区，因此整体工作电流为低至纳安级的电流，功耗非常小；一基准产生电路，产生VREF电压的部分采用共源共栅结构，产生的基准电压的精度也非常高，由于整个电路中并没有采用电阻，所以总体电路的面积也非常小；其特征在于：所述微电流产生电路由第一PMOS管PM1、第二PMOS管PM2、第九PMOS管PM9、第十PMOS管PM10、第十七PMOS管PM17、第十二NMOS管NM12和第十三NMOS管NM13构成，PM9管的源极和PM10管的源极都与电源电压VDD相连接，PM9的漏极与PM1的源极相连接；PM10的漏极与PM2的源极相连接；PM1的栅极与PM2的栅极、PM2的漏极、NMM12的漏极相连接；PM1的漏极与NM12的栅极、PM17的栅极、PM17的源极、PM17的漏极相连接；NM12的源极与NM13的栅极和NM13的漏极相连接；PM9的栅极、PM10的栅极、PM17的衬底、NM13的源极接地；所述基准产生电路由第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第十五PMOS管PM15、第十六PMOS管PM16、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十四NMOS管NM14、第十五NMOS管NM15、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、输入控制端CT1和输入控制端CT2构成；PM11管的源极、PM12管的源极、PM13管的源极、PM14管的源极、PM15管的源极和PM16管的源极都与电源电压VDD相连接；PM3管的栅极、PM4管的栅极、PM5管的栅极、PM6的栅极、PM7管的栅极、PM8管的栅极与PM2管的栅极连接在一起；PM11的漏极与PM3的源极相连接；PM3的漏级与NM10的漏极、NM10的栅极、NM11的栅极相连接；NM10的源极与NM11的漏极、NM9的源极、NM14的漏极相连接；NM11的源极和NM14的源极接地；NM14的栅极与INV2的输出端相连接，该节点标注为CT1A，CT1A与PM11的栅极相连接；INV2的输入端与INV1的输出端相连接；INV1输入端接输入信号CT1；PM12的漏极与PM4的源极相连接；PM4的漏极与NM8的漏极、NM8的栅极、NM9的栅极相连接；NM8的源极与NM9的漏级、NM7的源极和NM15的漏极相连接；NM15的源极、PM13的栅极、PM14的栅极、PM15的栅极、PM16的栅极接地；NM15的栅极与INV4的输出端相连接，该节点标注为CT2A，CT2A与PM112的栅极相连接；INV4的输入端与INV3的输出端相连接；INV3输入端接输入信号CT2；PM13的漏极与PM5的源极相连接；PM5的漏级与NM6的栅极、NM6的漏级、NM7的栅极相连接；NM6的源极与NM7的漏级、NM5的源极相连接；PM14的漏极与PM6的源极相连接；PM6的漏级与NM4的栅极、NM4的漏级、NM5的栅极相连接；NM4的源极与NM5的漏级、NM3的源极相连接；PM15的漏极与PM7的源极相连接；PM7的漏级与NM2的栅极、NM2的漏级、NM3的栅极相连接；NM2的源极与NM3的漏级、NM1的源极相连接；PM16的漏极与PM8的源极相连接；PM8的漏级与NM1的栅极、NM1的漏级相连接，其节点作为基准电压VREF的输出端；NM1管、NM2管、NM3管、NM4管、NM5管、NM6管、NM7管、NM8管、NM9管、NM10管、NM11管、NM12管、NM13管、NM14管和NM15管的衬底接地；PM1管、PM2管、PM3管、PM4管、PM5管、PM6管、PM7管、PM8管、PM9管、PM10管、PM11管、PM12管、PM13管、PM14管、PM15管和PM16管的衬底接VDD。