CN107908216A - 一种非带隙无电阻基准源 - Google Patents

一种非带隙无电阻基准源 Download PDF

Info

Publication number
CN107908216A
CN107908216A CN201711211137.1A CN201711211137A CN107908216A CN 107908216 A CN107908216 A CN 107908216A CN 201711211137 A CN201711211137 A CN 201711211137A CN 107908216 A CN107908216 A CN 107908216A
Authority
CN
China
Prior art keywords
pmos tube
tube
grid
pmos
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711211137.1A
Other languages
English (en)
Other versions
CN107908216B (zh
Inventor
周泽坤
余洪名
石跃
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201711211137.1A priority Critical patent/CN107908216B/zh
Publication of CN107908216A publication Critical patent/CN107908216A/zh
Application granted granted Critical
Publication of CN107908216B publication Critical patent/CN107908216B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Abstract

一种非带隙无电阻基准源，属于模拟集成电路领域。包括启动电路、阈值电压提取电路、偏置电路和正温度系数电压产生电路，启动电路的输出端连接阈值电压提取电路的控制端和偏置电路的输入端；阈值电压提取电路的第一输出端连接偏置电路的输入端，其第二输出端连接正温度系数电压产生电路的输入端；偏置电路的输出端连接正温度系数电压产生电路的偏置端，为正温度系数电压产生电路提供偏置电压；正温度系数电压产生电路的输出端输出基准电压VREF。本发明提出的基准源同时满足了基准源低功耗和小面积的需求，且利用高阶补偿电路使得所产生的正温度系数电压VPTAT具有更好的线性度，在不增大功耗的前提下大大降低基准的温度系数。

Description

一种非带隙无电阻基准源
技术领域
本发明属于模拟集成电路领域，涉及一种非带隙无电阻的基准源。
背景技术
在模拟集成电路和混合集成电路领域里，基准源是一个非常重要的模块，其主要作用是为电路提供一个不随温度变化的偏置。传统的基准源设计通常是采用有电阻带隙基准的方案，随着便携式设备的发展，低功耗和小面积的基准源的设计变得非常关键。但是对于传统的有电阻带隙基准源，如果想要降低其功耗，基准源中的电阻值需要设计得非常大，从而大大地消耗了芯片的面积。因此，为了能够同时满足低功耗和小面积的需求，非带隙无电阻的基准源设计变的非常有意义，是基准源未来发展的方向。
发明内容
本发明为了解决传统的带隙基准源中的难以同时解决面积和功耗的问题，提出了一种全MOS的基准源，同时满足了基准源低功耗和小面积的需求；并且为了实现低温漂，本发明提出了一种高阶补偿的方案，能在不增大功耗的前提下大大降低基准的温度系数。
本发明的技术方案是：
一种非带隙无电阻基准源，包括启动电路、阈值电压提取电路、偏置电路和正温度系数电压产生电路，所述启动电路的输出端连接所述阈值电压提取电路的控制端和偏置电路的输入端；所述阈值电压提取电路的第一输出端连接所述偏置电路的输入端，其第二输出端连接所述正温度系数电压产生电路的输入端；所述偏置电路的输出端连接所述正温度系数电压产生电路的偏置端，为所述正温度系数电压产生电路提供偏置电压；所述正温度系数电压产生电路的输出端输出基准电压VREF；
所述阈值电压提取电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第六PMOS管MP6和第七PMOS管MP7，
第一NMOS管MN1的栅漏互连并连接第一PMOS管MP1的漏极、第二NMOS管MN2的栅极和第三NMOS管MN3的栅极，第一PMOS管MP1的的栅极连接第二PMOS管MP2的漏极、第三PMOS管MP3的源极和第六PMOS管MP6的栅极并作为所述阈值电压提取电路的控制端，第六PMOS管MP6的栅极作为所述阈值电压提取电路的第一输出端；
第四PMOS管MP4的栅漏互连并连接第三PMOS管MP3的栅极和第三NMOS管MN3的漏极，其源极连接第二PMOS管MP2的栅极、第三PMOS管MP3的漏极和第二NMOS管MN2的漏极；
第七PMOS管MP7的栅漏短接并接地，其源极连接第六PMOS管MP6的漏极并作为所述阈值电压提取电路的第二输出端，第一PMOS管MP1、第二PMOS管MP2和第六PMOS管MP6的源极接电源电压，第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的源极接地；
所述正温度系数电压产生电路包括第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14和第十五PMOS管MP15，
所述正温度系数电压产生电路包括第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14和第十五PMOS管MP15，
第八PMOS管MP8的栅漏短接并连接第五NMOS管MN5的漏极和第九PMOS管MP9的栅极，第十PMOS管MP10的栅极作为所述正温度系数电压产生电路的输入端，其源极连接第九PMOS管MP9的漏极和第十一PMOS管MP11的源极；
第六NMOS管MN6的栅极连接第五NMOS管MN5、第七NMOS管MN7和第八NMOS管MN8的栅极并作为所述正温度系数电压产生电路的偏置端，其漏极连接第十一PMOS管MP11的栅极和漏极以及第十四PMOS管MP14的栅极；
第十三PMOS管MP13的栅极连接第十二PMOS管MP12的栅极和漏极以及第七NMOS管MN7的漏极，其漏极连接第十四PMOS管MP14和第十五PMOS管MP15的源极；第十五PMOS管MP15的栅极连接其漏极和第八NMOS管MN8的漏极并作为所述正温度系数电压产生电路的输出端；
第八PMOS管MP8、第九PMOS管MP9、第十二PMOS管MP12和第十三PMOS管MP13的源极连接电源电压，第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7和第八NMOS管MN8的源极以及第十PMOS管MP10和第十四PMOS管MP14的漏极接地。
具体的，所述启动电路包括第十六PMOS管MS1、第九NMOS管MS2和第十NMOS管MS3，
第十NMOS管MS3的漏极作为所述启动电路的输出端，其栅极连接第十六PMOS管MS1的栅极和第九NMOS管MS2的漏极，其源极连接第九NMOS管MS2的源极并接地；第十六PMOS管MS1的漏极和源极相连并连接电源电压，第九NMOS管MS2的栅极连接所述阈值电压提取电路中第二PMOS管MP2的栅极。
具体的，所述偏置电路包括第四NMOS管MN4和第五PMOS管MP5，
第五PMOS管MP5的栅极作为所述偏置电路的输入端，其漏极连接第四NMOS管MN4的栅极和漏极并作为所述偏置电路的输出端输出偏置电压，其源极接电源电压，第四NMOS管MN4的源极接地。
具体的，所述阈值电压提取电路中晶体管的尺寸满足：SMN2＝2SMN3，SMP2＝3SMP3＝3SMP4，其中S为晶体管的宽长比，第三PMOS管MP3工作在线性区，第二PMOS管MP2和第四PMOS管MP4工作在饱和区。
本发明的有益效果为：本发明提出的基准源没有使用电阻，与传统有电阻式基准源相比减小了芯片面积，且正温度系数电压产生电路里包含高阶补偿电路，可以使得所产生的正温度系数电压VPTAT具有更好的线性度，在不增大功耗的前提下大大降低基准的温度系数。
附图说明
图1是本发明提供的一种非带隙无电阻基准源的原理架构图。
图2是实施例中的一种非带隙无电阻基准源的完整电路图。
具体实施方式
下面结合附图和具体实施例，详细说明本发明电路的工作原理。
如图1所示是本发明提供的一种非带隙无电阻基准源的原理架构图，包括启动电路、阈值电压提取电路、偏置电路和正温度系数(PTAT)电压产生电路。启动电路的作用是为了防止在刚上电时基准源电路处在简并态，启动完成后启动电路退出工作状态。偏置电路通过阈值电压提取电路得到的输出电压产生一股电流提供给正温度系数电压产生电路，为了降低基准输出的温度系数，正温度系数电压产生电路里包含高阶补偿电路，可以使得所产生的正温度系数电压VPTAT具有更好的线性度，最后将提取出的阈值电压和正温度系数电压产生模块产生的正温电压相叠加后得到基准输出。
如图2所示，本实施例中启动电路包括第十六PMOS管MS1、第九NMOS管MS2和第十NMOS管MS3，第十NMOS管MS3的漏极作为所述启动电路的输出端连接阈值电压提取电路中第六PMOS管MP6的栅极和偏置电路中第五PMOS管MP5的栅极，其栅极连接第十六PMOS管MS1的栅极和第九NMOS管MS2的漏极，其源极连接第九NMOS管MS2的源极并接地；第十六PMOS管MS1的漏极和源极相连并连接电源电压，第九NMOS管MS2的栅极连接所述阈值电压提取电路中第二PMOS管MP2的栅极。本实施例中偏置电路包括第四NMOS管MN4和第五PMOS管MP5，第五PMOS管MP5的栅极作为偏置电路的输入端，其漏极连接第四NMOS管MN4的栅极和漏极并作为偏置电路的输出端，为正温度系数电压产生电路提供偏置电压，其源极接电源电压，第四NMOS管MN4的源极接地。
当系统刚上电时，基准工作在零态，偏置电流为0，阈值电压提取电路中第一PMOS管MP1和第六PMOS管MP6以及偏置电路中第五PMOS管MP5的栅极电压接近于电源电压使其进入截止区。又因为第九NMOS管MS2栅端电位很高，MOS电容第十六PMOS管MS1上在刚上电时没有电荷，因此第十NMOS管MS3的栅极电位为高使得第十NMOS管MS3导通。而第十NMOS管MS3的导通会引起阈值电压提取电路中第二PMOS管MP2的导通，同时因为第九NMOS管MS2导通使得MOS电容第十六PMOS管MS1处于充电状态，从而导致第十NMOS管MS3的栅极电位逐渐降低最终第十NMOS管MS3的栅极电位会降至零，使得第十NMOS管MS3进入截止状态，启动电路退出工作状态。由于阈值电压提取电路中第二PMOS管MP2的导通会使得第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3三条支路导通，因此最终阈值电压提取电路会进入正常工作状态，同时偏置电路中第五PMOS管MP5栅电位拉低开启偏置电路，从而使得整个基准电路进入正常的工作状态。
在阈值电压提取电路中，为了实现阈值电压提取的功能，应该将晶体管的尺寸设置为SMN2＝2SMN3，SMP2＝3SMP3＝3SMP4＝3S，SMN为NMOS管的宽长比，SMP为PMOS管的宽长比。其中第三PMOS管MP3工作在线性区，第二PMOS管MP2和第四PMOS管MP4工作在饱和区。又由于第二PMOS管MP2的电流IMP2＝3IMP4，因此第二PMOS管MP2的过驱动电压VOV,MP2＝VOV,MP4＝VOV，IMP3的表达式为：
其中μp是载流子迁移率，COX是栅氧化层电容，VTHP是阈值电压，VSG,MP3是第三PMOS管MP3的栅源电压，VSD,MP3是第三PMOS管MP3的漏源电压，又因为VSG,MP3满足下式：
VSG,MP3＝VSG,MP4+VSD,MP3 (2)
将(2)式代入(1)式，可以得出如果要满足那么VSD,MP3应该满足：
VSD,MP3＝VOV (3)
所以可以得出第二PMOS管MP2的漏源电压为：
VSD,MP2＝VSG,MP2-VSD,MP3＝|VTHP| (4)
由于第二PMOS管MP2的漏源电压为阈值电压，因此第五PMOS管MP5的栅源电压也刚好为其阈值电压。所以，第五PMOS管MP5的工作状态刚好介于饱和区和亚阈值区之间。
如果晶体管工作在饱和区，那么其漏源电流表达式为：
其中μp∝T-β，β为一个与温度无关的常量，m是一个正实数，如果将VSG-|VTHP|设定成一个与温度无关的常量，那么晶体管漏源电流与温度的关系可以表示为IDS,MP6∝T-β。
如果晶体管工作在亚阈值区，那么其电流的表达式为：
其中η是亚阈值区电流斜率因子，与温度成正相关，那么如果将VSG-|VTHP|设定成一个与温度无关的常量，并且其值比较小。那么晶体管漏源电流与温度的关系可以近似表示为IDS,MP6∝T2-β。
如果晶体管的工作状态刚好介于饱和区和亚阈值区之间，那么可以预测，其漏源电流与温度之间的关系为IDS,MP6∝Tα-β，其中α是一个大于0小于2的常数。
本发明所提出基准的正温度系数电压是通过两个级联的对管实现的，其中组成第一个对管的第十PMOS管MP10和第十一PMOS管MP11工作在饱和区，其栅源电压的差值可以表示为：
其中k＝SMN5/SMN4，m＝SMP9/SMP8，n＝SMN6/SMN4，可以看出，第一级对管所产生的正温度系数电压与温度之间的关系为因此ΔVSG1是正温电压，但是其温度系数随着温度升高而减小。
组成第二级对管的第十四PMOS管MP14和第十五PMOS管MP15工作在亚阈值区，因此其栅源电压的差值可以表示为：
此处第二级对管所产生的正温度系数电压的温度特性与偏置电流的温度特性无关，并且因为η与温度成正相关，因此第二级对管所产生的正温电压ΔVSG2的温度系数随着温度的升高而升高。所以，第一级对管与第二级对管所产生的正温度系数电压的二阶温度系数可以相互抵消，从而使得整个正温度系数电压产生模块产生的正温度系数电压具有很好的线性度，达到了高阶补偿的效果。
最后将所提取出的阈值电压与所产生的正温度系数电压相叠加，就可以得到基准输出：
本发明中的关键点在于对饱和区和亚阈值状态下MOS管栅源电压差具有不同温度特性栅源电压的应用，以及通过MOS管提取阈值电压并产生特定温度特性偏置的方案，并通过特定的电路组合方式将不同温度特性的电压准确叠加。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种非带隙无电阻基准源，其特征在于，包括启动电路、阈值电压提取电路、偏置电路和正温度系数电压产生电路，所述启动电路的输出端连接所述阈值电压提取电路的控制端和偏置电路的输入端；所述阈值电压提取电路的第一输出端连接所述偏置电路的输入端，其第二输出端连接所述正温度系数电压产生电路的输入端；所述偏置电路的输出端连接所述正温度系数电压产生电路的偏置端，为所述正温度系数电压产生电路提供偏置电压；所述正温度系数电压产生电路的输出端输出基准电压(VREF)；
所述阈值电压提取电路包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第六PMOS管(MP6)和第七PMOS管(MP7)，
第一NMOS管(MN1)的栅漏互连并连接第一PMOS管(MP1)的漏极、第二NMOS管(MN2)的栅极和第三NMOS管(MN3)的栅极，第一PMOS管(MP1)的的栅极连接第二PMOS管(MP2)的漏极、第三PMOS管(MP3)的源极和第六PMOS管(MP6)的栅极并作为所述阈值电压提取电路的控制端，第六PMOS管(MP6)的栅极作为所述阈值电压提取电路的第一输出端；
第四PMOS管(MP4)的栅漏互连并连接第三PMOS管(MP3)的栅极和第三NMOS管(MN3)的漏极，其源极连接第二PMOS管(MP2)的栅极、第三PMOS管(MP3)的漏极和第二NMOS管(MN2)的漏极；
第七PMOS管(MP7)的栅漏短接并接地，其源极连接第六PMOS管(MP6)的漏极并作为所述阈值电压提取电路的第二输出端，第一PMOS管(MP1)、第二PMOS管(MP2)和第六PMOS管(MP6)的源极接电源电压，第一NMOS管(MN1)、第二NMOS管(MN2)和第三NMOS管(MN3)的源极接地；
所述正温度系数电压产生电路包括第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)和第十五PMOS管(MP15)，
所述正温度系数电压产生电路包括第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)和第十五PMOS管(MP15)，
第八PMOS管(MP8)的栅漏短接并连接第五NMOS管(MN5)的漏极和第九PMOS管(MP9)的栅极，第十PMOS管(MP10)的栅极作为所述正温度系数电压产生电路的输入端，其源极连接第九PMOS管(MP9)的漏极和第十一PMOS管(MP11)的源极；
第六NMOS管(MN6)的栅极连接第五NMOS管(MN5)、第七NMOS管(MN7)和第八NMOS管(MN8)的栅极并作为所述正温度系数电压产生电路的偏置端，其漏极连接第十一PMOS管(MP11)的栅极和漏极以及第十四PMOS管(MP14)的栅极；
第十三PMOS管(MP13)的栅极连接第十二PMOS管(MP12)的栅极和漏极以及第七NMOS管(MN7)的漏极，其漏极连接第十四PMOS管(MP14)和第十五PMOS管(MP15)的源极；第十五PMOS管(MP15)的栅极连接其漏极和第八NMOS管(MN8)的漏极并作为所述正温度系数电压产生电路的输出端；
第八PMOS管(MP8)、第九PMOS管(MP9)、第十二PMOS管(MP12)和第十三PMOS管(MP13)的源极连接电源电压，第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)和第八NMOS管(MN8)的源极以及第十PMOS管(MP10)和第十四PMOS管(MP14)的漏极接地。
2.根据权利要求1所述的非带隙无电阻基准源，其特征在于，所述启动电路包括第十六PMOS管(MS1)、第九NMOS管(MS2)和第十NMOS管(MS3)，
第十NMOS管(MS3)的漏极作为所述启动电路的输出端，其栅极连接第十六PMOS管(MS1)的栅极和第九NMOS管(MS2)的漏极，其源极连接第九NMOS管(MS2)的源极并接地；第十六PMOS管(MS1)的漏极和源极相连并连接电源电压，第九NMOS管(MS2)的栅极连接所述阈值电压提取电路中第二PMOS管(MP2)的栅极。
3.根据权利要求1所述的非带隙无电阻基准源，其特征在于，所述偏置电路包括第四NMOS管(MN4)和第五PMOS管(MP5)，
第五PMOS管(MP5)的栅极作为所述偏置电路的输入端，其漏极连接第四NMOS管(MN4)的栅极和漏极并作为所述偏置电路的输出端输出偏置电压，其源极接电源电压，第四NMOS管(MN4)的源极接地。
4.根据权利要求1所述的非带隙无电阻基准源，其特征在于，所述阈值电压提取电路中晶体管的尺寸满足：SMN2＝2SMN3，SMP2＝3SMP3＝3SMP4，其中S为晶体管的宽长比，第三PMOS管(MP3)工作在线性区，第二PMOS管(MP2)和第四PMOS管(MP4)工作在饱和区。
CN201711211137.1A 2017-11-28 2017-11-28 一种非带隙无电阻基准源 Expired - Fee Related CN107908216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711211137.1A CN107908216B (zh) 2017-11-28 2017-11-28 一种非带隙无电阻基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711211137.1A CN107908216B (zh) 2017-11-28 2017-11-28 一种非带隙无电阻基准源

Publications (2)

Publication Number Publication Date
CN107908216A true CN107908216A (zh) 2018-04-13
CN107908216B CN107908216B (zh) 2019-08-30

Family

ID=61849153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711211137.1A Expired - Fee Related CN107908216B (zh) 2017-11-28 2017-11-28 一种非带隙无电阻基准源

Country Status (1)

Country Link
CN (1) CN107908216B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110502055A (zh) * 2018-05-19 2019-11-26 丹阳恒芯电子有限公司 全cmos基准电路
CN113485504A (zh) * 2021-07-05 2021-10-08 珠海亿智电子科技有限公司 电压基准电路及具有电压基准电路的线路板
CN114721457A (zh) * 2022-03-30 2022-07-08 浙江大学 一种低温度系数的无电阻带隙基准源

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202041874U (zh) * 2011-05-11 2011-11-16 电子科技大学 一种无电阻cmos电压基准源
CN104076856A (zh) * 2014-07-17 2014-10-01 电子科技大学 一种超低功耗无电阻非带隙基准源
US20160077541A1 (en) * 2009-03-31 2016-03-17 Analog Devices, Inc. Method and circuit for low power voltage reference and bias current generator
CN205139757U (zh) * 2015-11-12 2016-04-06 桂林电子科技大学 一种亚阈值全cmos基准电压源
CN105974989A (zh) * 2016-06-15 2016-09-28 中山大学 一种基于亚阈值的低功耗全cmos基准源电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160077541A1 (en) * 2009-03-31 2016-03-17 Analog Devices, Inc. Method and circuit for low power voltage reference and bias current generator
CN202041874U (zh) * 2011-05-11 2011-11-16 电子科技大学 一种无电阻cmos电压基准源
CN104076856A (zh) * 2014-07-17 2014-10-01 电子科技大学 一种超低功耗无电阻非带隙基准源
CN205139757U (zh) * 2015-11-12 2016-04-06 桂林电子科技大学 一种亚阈值全cmos基准电压源
CN105974989A (zh) * 2016-06-15 2016-09-28 中山大学 一种基于亚阈值的低功耗全cmos基准源电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110502055A (zh) * 2018-05-19 2019-11-26 丹阳恒芯电子有限公司 全cmos基准电路
CN113485504A (zh) * 2021-07-05 2021-10-08 珠海亿智电子科技有限公司 电压基准电路及具有电压基准电路的线路板
CN114721457A (zh) * 2022-03-30 2022-07-08 浙江大学 一种低温度系数的无电阻带隙基准源

Also Published As

Publication number Publication date
CN107908216B (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
CN107272819B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN108205353B (zh) 一种cmos亚阈值基准电压源
CN105786081B (zh) 基准电压源电路
CN104571251B (zh) 基准电压产生装置
CN104111682B (zh) 低功耗、低温度系数基准源电路
CN105468085B (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN106527572A (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN109375688B (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN104950971A (zh) 一种低功耗亚阈值型cmos带隙基准电压电路
CN103529897A (zh) 一种高电源抑制比的纯mos结构电压基准源
CN107992156A (zh) 一种亚阈值低功耗无电阻式基准电路
CN105242738B (zh) 一种无电阻基准电压源
CN107340796A (zh) 一种无电阻式高精度低功耗基准源
CN107908216B (zh) 一种非带隙无电阻基准源
CN103309391A (zh) 高电源抑制比、低功耗基准电流及基准电压产生电路
CN104076856B (zh) 一种超低功耗无电阻非带隙基准源
CN107797601A (zh) 一种低功耗亚阈值全mos管的基准电压源的设计
CN108227809B (zh) 一种基于亚阈区mos分压的高电源抑制比基准电路
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
CN207742590U (zh) 一种三输出低温漂低功耗基准电压源
CN107992145A (zh) 一种具有超低功耗特性的电压基准电路
CN205620849U (zh) 一种全cmos基准电压源
CN106843350A (zh) 带隙基准电路
CN105224006B (zh) 一种低压cmos基准源
CN110377095A (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190830

CF01 Termination of patent right due to non-payment of annual fee