CN107422775A - 适用于低电源电压工作的电压基准电路 - Google Patents
适用于低电源电压工作的电压基准电路 Download PDFInfo
- Publication number
- CN107422775A CN107422775A CN201710778005.0A CN201710778005A CN107422775A CN 107422775 A CN107422775 A CN 107422775A CN 201710778005 A CN201710778005 A CN 201710778005A CN 107422775 A CN107422775 A CN 107422775A
- Authority
- CN
- China
- Prior art keywords
- pmos
- voltage
- nmos tube
- drain electrode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种适用于低电源电压工作的电压基准电路,包括NMOS管M1、M2、M6,PMOS管M3、M4、M5,电阻R1‑R4,以及运算放大器OPA,本发明的运放、电阻、MOS管构成一个负反馈环路。本发明能够在低电源电压下产生不随温度变化的基准电压。本发明的电路结构为了降低电压基准电路的最低工作电压,同时采用了三种方法:第一,用MOS管代替PNP晶体管,降低了结电压;第二,用电流相加代替电压相加,降低了最低工作电压;第三,使用衬底电流驱动的PMOS管降低了阈值电压Vthp,采用这三种方法的电压基准电路最低工作电压小于1V。
Description
技术领域
本发明属于集成电路领域,特别涉及一种适用于低电源电压工作的电压基准电路。
背景技术
电压基准电路在集成电路里提供基准电压,此基准电压随电源电压和温度变化很小。这种基准电压是集成电路中极为重要的模块,广泛使用于模拟、数字、数模混合电路中,特别是在模数转换器和数模转换器等系统中。传统电压基准电路结构中,都是采用PNP晶体管的基极和发射极电压具有的负温度系数特性,而工作在不同电流密度下的基极-发射极电压之差具有正的温度系数特性,两者相互补偿可得到与温度系数无关的输出电压。传统电压基准输出电压典型值为1.25V,随着电子技术的发展,需要芯片工作在1V电源电压以下,因此需要在电源电压低于1V时得到不随温度变化的基准电压。
为了解决以上存在的问题,人们一直在寻求一种理想的技术解决方案。
发明内容
本发明的目的是针对现有技术的不足,提供一种能够在低电源电压下产生不随温度变化的基准电压的适用于低电源电压工作的电压基准电路。
为了实现上述目的,本发明所采用的技术方案是:一种适用于低电源电压工作的电压基准电路,包括NMOS管M1、M2、M6,PMOS管M3、M4、M5,电阻R1-R4,以及运算放大器OPA;所述NMOS管M6、所述NMOS管M1和所述NMOS管M2的源极分别接地,所述NMOS管M1和所述NMOS管M2的栅极分别连接各自的漏极,所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的源极分别接电源电压;所述NMOS管M1的漏极通过所述电阻R3连接至所述PMOS管M3的漏极,所述NMOS管M2的漏极连接至所述PMOS管M4的漏极,所述NMOS管M6的漏极分别连接所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的衬底电压,所述PMOS管M5的漏极通过所述电阻R4接地;所述运算放大器OPA的正相输入端通过所述电阻R2接地,所述运算放大器OPA的反相输入端接至所述PMOS管M3的漏极,所述运算放大器OPA的反相输入端和地之间连接所述电阻R1,所述运算放大器OPA的正相输入端还连接所述NMOS管M2的漏极,所述运算放大器OPA的输出端分别连接所述PMOS管M5、所述PMOS管M3和所述PMOS管M4的栅极,所述PMOS管M3和所述PMOS管M4的栅极连接。
基于上述,所述NMOS管M1的宽长比为所述NMOS管M2的N倍,所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的尺寸相同。
基于上述,所述运算放大器OPA为折叠共源共栅放大器。
本发明相对现有技术具有突出的实质性特点和显著的进步,具体的说,本发明的电路结构显著降低了电压基准电路的工作电源电压,为了降低电压基准电路的最低工作电压,同时采用了三种方法:第一,用MOS管代替PNP晶体管,降低了结电压;第二,用电流相加代替电压相加,降低了最低工作电压;第三,使用衬底电流驱动的PMOS管降低了阈值电压Vthp,采用这三种方法的电压基准电路最低工作电压小于1V。
附图说明
图1为本发明的电路结构图。
图2为PMOS管的等效电路图。
图3为PMOS管的衬底电压和Vsb电压变化关系图。
图4为本发明运算放大器OPA的电路原理图。
具体实施方式
下面通过具体实施方式,对本发明的技术方案做进一步的详细描述。
如图1所示,一种适用于低电源电压工作的电压基准电路,包括NMOS管M1、M2、M6,PMOS管M3、M4、M5,电阻R1-R4,以及运算放大器OPA;所述NMOS管M6、所述NMOS管M1和所述NMOS管M2的源极分别接地,所述NMOS管M1和所述NMOS管M2的栅极分别连接各自的漏极,所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的源极分别接电源电压;所述NMOS管M1的漏极通过所述电阻R3连接至所述PMOS管M3的漏极,所述NMOS管M2的漏极连接至所述PMOS管M4的漏极,所述NMOS管M6的漏极分别连接所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的衬底电压,所述PMOS管M5的漏极通过所述电阻R4接地;所述运算放大器OPA的正相输入端通过所述电阻R2接地,所述运算放大器OPA的反相输入端接至所述PMOS管M3的漏极,所述运算放大器OPA的反相输入端和地之间连接所述电阻R1,所述运算放大器OPA的正相输入端还连接所述NMOS管M2的漏极,所述运算放大器OPA的输出端分别连接所述PMOS管M5、所述PMOS管M3和所述PMOS管M4的栅极,所述PMOS管M3和所述PMOS管M4的栅极连接。
本发明中,所述NMOS管M1和所述NMOS管M2作为二极管使用,工作在亚阈值区。所述NMOS管M1的宽长比为所述NMOS管M2的N倍,因此Vd1小于Vd2。Vd1和Vd2典型值约为0.25V,远小于PNP晶体管的基极-发射极电压Vbe(约为0.7V)。且Vd1和Vd2具有负的温度系数,而其差值(Vd2-Vd1)具有正温度系数。
工作于亚阈值区的NMOS管具有以下特性:
对于NMOS管M1和M2,其Vgs分别为:
其中VT=kT/q,其中k为玻尔兹曼常数,大小为1.38e-23J/K(焦耳/开尔文);T为绝对温度,单位为K(开尔文);q为电子电量,大小为1.6e-19C(库仑)。
因此(Vd2-Vd1)具有正温度系数。
和ξ为常数,因此VT=kT/q与绝对温度成正比。
为了降低最低工作电压,本发明将电阻R1和电阻R2分别接在运算放大器OPA正反相输入端和地之间,使得流过电阻R3的正温度系数电流可以和流过电阻R1的负温度系数电流相加,得到一个零温度系数电流。将零温度系数电流I1通过PMOSM5镜像流过电阻R4,可以得到一个零温度系数电压。这样可以避免传统电压基准利用正温度系数电压和负温度系数电压相加得到零温度系数电流。
本发明专利申请电路,由运放、电阻、MOS管构成了一个负反馈环路。负反馈环路保持运算放大器的两个输入节点电压相等(Vin=Vd2),且PMOS管M3和PMOS管M4尺寸相同,所以PMOS管M3和PMOS管M4的电流相等,即I1=I2。
流过电阻R3的电流为IR3=(Vin-Vd1)/R3=(Vd2-Vd1)/R3,
流过电阻R1的电流为IR1=Vin/R1=Vd2/R1,
因此I1=IR1+IR3=Vd2/R1+(Vd2-Vd1)/R3
因为Vd2具有负温度系数,(Vd2-Vd1)具有正温度系数,调整R1/R3,则可以让正负温度系数抵消,得到一个不随温度变化的电流I1。PMOS管M5与PMOS管M3、PMOS管M4尺寸相同,因此I3=I1,流过电阻R4的电压为调整电阻R4的大小,即可调整零温度系数电压Vref的绝对值。因此这个基准电压电路可以输出一个小于电源电压的任意的基准电压值。
为了进一步降低最低工作电压,本发明采用了一种衬底电流驱动技术,即通过降低PMOS管的衬底电压来降低PMOS管的阈值电压。PMOS管M3、PMOS管M4、PMOS管M5的衬底电压不是连接到Vdd,而是连接到NMOS管M6的漏端。因此PMOS管M3、PMOS管M4、PMOS管M5的衬底电位低于Vdd,衬底电流通过NMOS管M6流到地。衬偏效应会改变MOS管的阈值电压,对PMOS管,如果Vsb>0,则阈值电压Vth会降低,PMOS管阈值电压Vth和Vsb电压之间的关系如下式所示:
通过仿真可以得到PMOS管的衬底电压Vthp和Vsb电压之间的关系如图3所示。
从图3可以看到PMOS管的阈值电压绝对值|Vthp|随Vsb电压的增大而减小,当Vsb=0.6V时,|Vthp|大约降低了0.2V。|Vthp|的下降进一步降低了电压基准的最低工作电压。
本发明电压基准电路所采用的运算放大器OPA如图4所示,是一个折叠共源共栅放大器。为了降低此运算放大器的最低工作电压,PMOS管衬底采用了衬底电流驱动技术以降低PMOS管的阈值电压。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制;尽管参照较佳实施例对本发明进行了详细的说明,所属领域的普通技术人员应当理解:依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换;而不脱离本发明技术方案的精神,其均应涵盖在本发明请求保护的技术方案范围当中。
Claims (3)
1.一种适用于低电源电压工作的电压基准电路,其特征在于:包括NMOS管M1、M2、M6,PMOS管M3、M4、M5,电阻R1-R4,以及运算放大器OPA;
所述NMOS管M6、所述NMOS管M1和所述NMOS管M2的源极分别接地,所述NMOS管M1和所述NMOS管M2的栅极分别连接各自的漏极,所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的源极分别接电源电压;
所述NMOS管M1的漏极通过所述电阻R3连接至所述PMOS管M3的漏极,所述NMOS管M2的漏极连接至所述PMOS管M4的漏极,所述NMOS管M6的漏极分别连接所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的衬底电压,所述PMOS管M5的漏极通过所述电阻R4接地;
所述运算放大器OPA的正相输入端通过所述电阻R2接地,所述运算放大器OPA的反相输入端接至所述PMOS管M3的漏极,所述运算放大器OPA的反相输入端和地之间连接所述电阻R1,所述运算放大器OPA的正相输入端还连接所述NMOS管M2的漏极,所述运算放大器OPA的输出端分别连接所述PMOS管M5、所述PMOS管M3和所述PMOS管M4的栅极,所述PMOS管M3和所述PMOS管M4的栅极连接。
2.根据权利要求1所述的适用于低电源电压工作的电压基准电路,其特征在于:所述NMOS管M1的宽长比为所述NMOS管M2的N倍,所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的尺寸相同。
3.根据权利要求1所述的适用于低电源电压工作的电压基准电路,其特征在于:所述运算放大器OPA为折叠共源共栅放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710778005.0A CN107422775A (zh) | 2017-09-01 | 2017-09-01 | 适用于低电源电压工作的电压基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710778005.0A CN107422775A (zh) | 2017-09-01 | 2017-09-01 | 适用于低电源电压工作的电压基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107422775A true CN107422775A (zh) | 2017-12-01 |
Family
ID=60435593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710778005.0A Pending CN107422775A (zh) | 2017-09-01 | 2017-09-01 | 适用于低电源电压工作的电压基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107422775A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111026221A (zh) * | 2019-12-12 | 2020-04-17 | 芯创智(北京)微电子有限公司 | 一种工作在低电源电压下的电压基准电路 |
CN112486234A (zh) * | 2020-12-09 | 2021-03-12 | 宗汉电通技术(深圳)有限公司 | 一种mos芯片亚阈值低供电基准电压源电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101042592A (zh) * | 2006-03-22 | 2007-09-26 | 智原科技股份有限公司 | 电压参考电路 |
CN103092253A (zh) * | 2013-01-25 | 2013-05-08 | 上海宏力半导体制造有限公司 | 参考电压产生电路 |
CN103885519A (zh) * | 2012-12-20 | 2014-06-25 | 硅成积体电路股份有限公司 | 低电压能隙参考电路 |
CN104035471A (zh) * | 2014-06-27 | 2014-09-10 | 东南大学 | 一种具有亚阈值电流补偿的电流模带隙基准电压源 |
US9519304B1 (en) * | 2014-07-10 | 2016-12-13 | Ali Tasdighi Far | Ultra-low power bias current generation and utilization in current and voltage source and regulator devices |
-
2017
- 2017-09-01 CN CN201710778005.0A patent/CN107422775A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101042592A (zh) * | 2006-03-22 | 2007-09-26 | 智原科技股份有限公司 | 电压参考电路 |
CN103885519A (zh) * | 2012-12-20 | 2014-06-25 | 硅成积体电路股份有限公司 | 低电压能隙参考电路 |
CN103092253A (zh) * | 2013-01-25 | 2013-05-08 | 上海宏力半导体制造有限公司 | 参考电压产生电路 |
CN104035471A (zh) * | 2014-06-27 | 2014-09-10 | 东南大学 | 一种具有亚阈值电流补偿的电流模带隙基准电压源 |
US9519304B1 (en) * | 2014-07-10 | 2016-12-13 | Ali Tasdighi Far | Ultra-low power bias current generation and utilization in current and voltage source and regulator devices |
Non-Patent Citations (1)
Title |
---|
宋丹等: "一种超低压超低耗NMOS衬底偏置混频器", 《北京航空航天大学学报》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111026221A (zh) * | 2019-12-12 | 2020-04-17 | 芯创智(北京)微电子有限公司 | 一种工作在低电源电压下的电压基准电路 |
CN112486234A (zh) * | 2020-12-09 | 2021-03-12 | 宗汉电通技术(深圳)有限公司 | 一种mos芯片亚阈值低供电基准电压源电路 |
CN112486234B (zh) * | 2020-12-09 | 2022-01-25 | 宗汉电通技术(深圳)有限公司 | 一种mos芯片亚阈值低供电基准电压源电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN101382812B (zh) | 参考电压电路 | |
CN100514249C (zh) | 一种带隙基准源产生装置 | |
CN103631297B (zh) | 低压输出带隙基准电路 | |
CN106527572A (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
CN107608441B (zh) | 一种高性能基准电压源 | |
CN101930248B (zh) | 可调负电压基准电路 | |
CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
CN101995898B (zh) | 一种高阶温度补偿电流基准源 | |
CN106055002B (zh) | 低压输出的带隙基准电路 | |
CN101901018B (zh) | 电压基准电路 | |
CN104166423B (zh) | 一种具有全温度范围补偿特性的基准源 | |
CN104460799B (zh) | Cmos基准电压源电路 | |
CN109901656B (zh) | 一种低功耗全mos管带隙基准电路以及基于其的转换器 | |
CN108334144A (zh) | 一种高性能基准电压源及其实现方法 | |
CN109857185A (zh) | 包括带隙参考电路的电路 | |
CN103399612B (zh) | 无电阻的带隙基准源 | |
CN103197722A (zh) | 一种低静态功耗的电流模带隙基准电压电路 | |
CN107066006B (zh) | 一种新型带隙基准电路结构 | |
CN108052151A (zh) | 一种无嵌位运放的带隙基准电压源 | |
CN206292654U (zh) | 一种低电压纳瓦量级全cmos电流模式基准电压源 | |
CN105320198B (zh) | 一种低功耗高psrr带隙基准源 | |
CN107422775A (zh) | 适用于低电源电压工作的电压基准电路 | |
CN109240407A (zh) | 一种基准源 | |
TWI716323B (zh) | 電壓產生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171201 |