CN108762367B - 一种混合调整型温度补偿带隙基准电路 - Google Patents

一种混合调整型温度补偿带隙基准电路 Download PDF

Info

Publication number
CN108762367B
CN108762367B CN201810570003.7A CN201810570003A CN108762367B CN 108762367 B CN108762367 B CN 108762367B CN 201810570003 A CN201810570003 A CN 201810570003A CN 108762367 B CN108762367 B CN 108762367B
Authority
CN
China
Prior art keywords
pmos
transistor
pmos transistor
nmos
pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810570003.7A
Other languages
English (en)
Other versions
CN108762367A (zh
Inventor
张春茗
严展科
陈海峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Posts and Telecommunications
Original Assignee
Xian University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Posts and Telecommunications filed Critical Xian University of Posts and Telecommunications
Priority to CN201810570003.7A priority Critical patent/CN108762367B/zh
Publication of CN108762367A publication Critical patent/CN108762367A/zh
Application granted granted Critical
Publication of CN108762367B publication Critical patent/CN108762367B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种混合调整型温度补偿带隙基准电路，启动电路的启动信号的输出端接低电压带隙基准电路的启动信号的输入端口；所述启动电路的启动信号的输入端接低电压带隙基准电路的输出信号端口；启动电路用于保证低电压带隙基准电路正常工作；低电压带隙基准电路能够产生较低温度系数的参考基准电压，非线性补偿电路能够产生非线性补偿电流，温度曲率补偿电路能够产生温度曲率补偿电流，根据电流叠加原理，非线性补偿电路产生的非线性补偿电流和温度曲率补偿电路产生的温度曲率补偿电流加入到低电压带隙基准电路，大大减小了输出电压的温度系数，产生一个极低温漂的参考基准电压，提高了电路的精度。

Description

一种混合调整型温度补偿带隙基准电路
技术领域
本发明属于集成电路领域，特别涉及一种CMOS带隙基准电压源电路。
背景技术
CMOS带隙基准电压源是集成电路中重要的组成电路之一，它为整个芯片中的其它单元电路提供了一个基准电压，其性能会直接影响到其它模块及其整个系统的性能特性。
请参见图1，图1给出了一种传统的一阶低电压基准电压源的电路结构示意图。该低电压基准电压源由两个PNP型三极管Q1、Q2，其中Q2的发射极面积是Q1的N倍，三个PMOS晶体管PM1、PM2、PM3，其中三个晶体管具有相同的尺寸，四个电阻R1、R2、R3、R4，其中R2的数值等于R3，和运算放大器OPA构成。所以晶体管Q2的电流是：
Figure GDA0002277162870000011
其中，VT为热电压，
Figure GDA0002277162870000012
式中，k是玻尔兹曼常数，T是绝对温度，q是电子电荷。
所以
Figure GDA0002277162870000013
电阻R3的电流是：
Figure GDA0002277162870000014
根据叠加原理，图1所示的低电压基准电压源的输出端Vref的电压为：
Figure GDA0002277162870000015
式中，VEB2具有负的温度系数，VT具有正的温度系数，因而合理的调整N、R1、R3和R4的数值，可以得到在一定温度范围内零温漂的低电压输出参考电压Vref。
由于三极管的发射极-基极电压VEB并不完全是负的温度系数，其温度系数还包含二阶、三阶、四阶等高阶项，而VT与温度成正相关，只补偿了VEB的一阶项，从而导致输出参考电压具有较高的温度系数，限制了一阶低电压基准电压电路在高精度的模拟电路和数模混合电路中的应用。
发明内容
本发明的目的在于提供一种混合调整型温度补偿带隙基准电路，能够大大降低带隙基准电路输出电压的温漂系数，以解决上述现有技术存在的问题。
为了实现上述目的，本发明采用如下技术方案：
一种混合调整型温度补偿带隙基准电路，包括启动电路、低电压带隙基准电路、非线性补偿电路和温度曲率补偿电路；启动电路的启动信号的输出端接低电压带隙基准电路的启动信号的输入端口；所述启动电路的启动信号的输入端接低电压带隙基准电路的输出信号端口；启动电路用于保证低电压带隙基准电路正常工作；低电压带隙基准电路能够产生低温漂系数的参考基准电压，非线性补偿电路能够产生非线性补偿电流，温度曲率补偿电路能够产生温度曲率补偿电流，根据电流叠加原理，非线性补偿电路产生的非线性补偿电流和温度曲率补偿电路产生的温度曲率补偿电流加入到低电压带隙基准电路，产生输出参考基准电压。
进一步的，低电压带隙基准电路包括运算放大器A1和运算放大器A2；启动电路的启动信号的输出端分别接低电压带隙基准电路的误差放大器A1和误差放大器A2的输出端，启动电路的启动信号的输入端分别接低电压带隙基准电路的误差放大器A1正向输入端和误差放大器A2正向输入端。
进一步的，启动电路包括：PMOS管PM16、PMOS管PM17、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、电容C1以及电容C2；其中：
PMOS管PM16的衬底与PMOS管PM17的衬底和电源VDD相连，PMOS管PM16的源极与PMOS管PM17的源极和电源VDD相连，PMOS管PM16的漏极与NMOS管NM5的漏极以及NMOS管NM6的栅极相连，PMOS管PM16的栅极与NMOS管NM5的栅极以及误差放大器A2的正向输入端相连，PMOS管PM17的漏极与NMOS管NM7的漏极以及NMOS管NM8的栅极相连，PMOS管PM17的栅极与NMOS管NM7的栅极以及误差放大器A1的正向输入端相连，NMOS管NM5的源极与NMOS管NM6的源极、NMOS管NM7的源极以及NMOS管NM8的源极和地线GND相连，NMOS管NM5的衬底与NMOS管NM6的衬底、NMOS管NM7的衬底以及NMOS管NM8的衬底和地线GND相连，NMOS管NM6的漏极与电容C1的一端相连，电容C1的另一端与电源VDD相连，NMOS管NM8的漏极与电容C2的一端相连，电容C2的另一端与电源VDD相连。
进一步的，低电压带隙基准电路还包括：PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM14、PMOS管PM15、电阻R1、电阻R2、电阻R4、电阻R5、三极管Q1以及三极管Q2；其中，
PMOS管PM1的源极与PMOS管PM2的源极、PMOS管PM3的源极、PMOS管PM14的源极以及PMOS管PM15的源极和电源VDD相连，PMOS管PM1的衬底与PMOS管PM2的衬底、PMOS管PM3的衬底、PMOS管PM14的衬底以及PMOS管PM15的衬底和电源VDD相连，PMOS管PM1的栅极与PMOS管PM14的栅极以及误差放大器A1的输出端相连，PMOS管PM2的栅极与PMOS管PM3的栅极、PMOS管PM15的栅极以及误差放大器A2的输出端相连，PMOS管PM1的漏极与误差放大器A1的正向输入端以及电阻R2的一端相连，PMOS管PM2的漏极与误差放大器A1的反向输入端、误差放大器A2的反向输入端以及PNP型三极管Q1的发射极相连，PMOS管PM3的漏极与误差放大器A2的正向输入端以及电阻R1的一端相连，电阻R1的另一端与PNP型三极管Q2的发射极相连，PMOS管PM14的漏极与PMOS管PM15的漏极、带隙基准输出端Vref以及电阻R4的一端相连，电阻R5的一端与电阻R4一端相连，电阻R5的另外一端与地线GND相连，PNP型三极管Q1的基极与PNP型三极管Q1的集电极、PNP型三极管Q2的基极以及PNP型三极管Q2的集电极和地线GND相连。
进一步的，非线性补偿电路包括：PMOS管PM4、PMOS管PM5、PNP型三极管Q3以及电阻R3；其中，
PMOS管PM4的衬底与PMOS管PM5的衬底和电源VDD相连，PMOS管PM4的源极与PMOS管PM5的源极和电源VDD相连，PMOS管PM4的栅极与误差放大器A1的输出端相连，PMOS管PM5的栅极与误差放大器A2的输出端相连，PMOS管PM4的漏极与PMOS管PM5的漏极、电阻R3的一端以及PNP型三极管Q3的发射极相连，电阻R3的另一端与误差放大器A1的正输入端相连，PNP型三极管Q3的基极与PNP型三极管Q3的集电机和地线GND相连。
进一步的，温度曲率补偿电路包括：PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10、PMOS管PM11、PMOS管PM12、PMOS管PM13、NMOS管NM1、NMOS管NM2、NMOS管NM3以及NMOS管NM4；其中，
PMOS管PM6的衬底与PMOS管PM7的衬底、PMOS管PM8的衬底、PMOS管PM9的衬底、PMOS管PM10的衬底、PMOS管PM11的衬底、PMOS管PM12的衬底、PMOS管PM13的衬底和电源VDD相连，PMOS管PM6的源极与PMOS管PM7的源极、PMOS管PM8的源极、PMOS管PM9的源极、PMOS管PM10的源极、PMOS管PM11的源极、PMOS管PM12的源极、PMOS管PM13的源极和电源VDD相连，PMOS管PM6的栅极与PMOS管PM8的栅极以及误差放大器A1的输出端相连，PMOS管PM7的栅极与PMOS管PM9的栅极以及误差放大器A2的输出端相连，PMOS管PM6的漏极与NMOS管NM1的漏极、NMOS管NM1的栅极以及NMOS管NM2的栅极相连，PMOS管PM7的漏极与PMOS管PM10的漏极、PMOS管PM10的栅极、PMOS管PM11的栅极以及NMOS管NM2的漏极相连，PMOS管PM8的漏极与PMOS管PM13的漏极、PMOS管PM13的栅极、PMOS管PM12的栅极以及NMOS管NM3的漏极相连，PMOS管PM9的漏极与NMOS管NM4的漏极、NMOS管NM4的栅极以及NMOS管NM3的栅极相连，PMOS管PM11的漏极与PMOS管PM12的漏极、电阻R4的一端以及电阻R5的一端相连，NMOS管NM1的衬底与NMOS管NM1的源极、NMOS管NM2的衬底、NMOS管NM2的源极、NMOS管NM3的衬底、NMOS管NM3的源极、NMOS管NM4的衬底以及NMOS管NM4的源极和地线GND相连。
进一步的，综合非线性补偿电路和温度曲率补偿电路后的输出参考电压为：
Figure GDA0002277162870000051
式中，R1、R2、R3、R4、R5分别为电阻R1、R2、R3、R4、R5的阻值；VEB1是PNP型三极管Q1的发射极—基极电压；
Figure GDA0002277162870000052
Figure GDA0002277162870000053
VT为热电压，K是玻尔兹曼常数，T是绝对温度，q是电子电荷，N是三极管Q2的发射极面积与Q1的发射极面积的比值；VNL是电阻R3两边的压差；NMOS管NM2的尺寸是NMOS管NM1的A1倍，PMOS管PM11的尺寸是PMOS晶体管PM10的A2倍；NMOS管NM3的尺寸是NMOS管NM4的B1倍，PMOS管PM12的尺寸是PMOS晶体管PM13的B2倍；通过调节R1、R2、R3、R4、R5的阻值与A1、A2、B1和B2数值的大小，调整补偿效果，实现极低温漂的输出参考电压Vref。
进一步的，在温度范围为-40℃～120℃，所述混合调整型温度补偿带隙基准电路的输出电压达到了0.363ppm/℃的温度系数。
相对于现有技术，本发明就有一下有效效果：
本发明提供一种混合调整型的温度补偿带隙基准电路，利用电流叠加的原理，将非线性补偿的电流和温度曲率补偿的电流与一阶温度系数无关的电流相加，从而进一步减小输出参考电压的温漂，提高了输出参考电压的温度稳定性。在温度范围为-40℃～120℃，所述混合调整型温度补偿带隙基准电路的输出电压达到了0.363ppm/℃的温度系数。
附图说明
图1为传统的一阶低电压基准电压源的结构示意图；
图2为本发明的混合调整型温度补偿带隙基准电路的结构图；
图3为本发明的混合调整型的温度补偿带隙基准电路的电路图；
图4为一阶补偿低电压基准电压源输出电压和电流的曲线示意图；
图5为引入非线性补偿电路后的输出电压和电流的曲线示意图；
图6为引入非线性补偿电路以及温度曲率补偿电路后的输出电压的曲线示意图；
图7为本发明的混合调整型温度补偿带隙基准电路的输出电压温度特性仿真图。
具体实施方式
本发明通过提供一种混合调整型的温度补偿带隙基准电路，将非线性补偿电路产生的补偿电流和温度曲率补偿电路产生的补偿电流加入到低电压带隙基准电路中，从而减小了输出基准电压的温度系数，提高输出基准电压的精度。
为了能够更充分的理解本发明的技术方案，下面将结合说明书附图以及实施方式，对上述技术方案进行详细说明。
实施例
请参阅图2所示，本发明提供一种混合调整型的温度补偿带隙基准电路，包括启动电路1、低电压带隙基准电路2、非线性补偿电路3和温度曲率补偿电路4，其中，启动电路1的输出信号端口连接低电压带隙基准电路2的启动信号的输入端口，启动电路1能够保证低电压带隙基准电路2正常工作，低电压带隙基准电路2的输出信号端口连接启动电路1的信号输入端口，低电压带隙基准电路2产生低温度系数的带隙参考电流，非线性补偿电路3产生非线性补偿电流，温度曲率补偿电路4产生温度曲率补偿电流，即根据电流叠加原理，将非线性补偿电路3产生的补偿电流和温度曲率补偿电路4产生的补偿电流加入到低电压带隙基准电路2中，产生输出参考基准电压。
作为一种可参考的技术方案，启动电路1包括：PMOS管PM16、PMOS管PM17、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、电容C1以及电容C2，低电压带隙基准电路2包括：PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM14、PMOS管PM15、电阻R1、电阻R2、电阻R4、电阻R5、运算放大器A1、运算放大器A2、PNP型三极管Q1以及PNP型三极管Q2，非线性补偿电路3包括：PMOS管PM4、PMOS管PM5、PNP型三极管Q3以及电阻R3，温度曲率补偿电路4包括：PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10、PMOS管PM11、PMOS管PM12、PMOS管PM13、NMOS管NM1、NMOS管NM2、NMOS管NM3以及NMOS管NM4；
其中，在启动电路1中PMOS管PM16的衬底与PMOS管PM17的衬底和电源VDD相连，PMOS管PM16的源极与PMOS管PM17的源极和电源VDD相连，PMOS管PM16的漏极与NMOS管NM5的漏极以及NMOS管NM6的栅极相连，PMOS管PM16的栅极与NMOS管NM5的栅极以及误差放大器A2的正向输入端相连，PMOS管PM17的漏极与NMOS管NM7的漏极以及NMOS管NM8的栅极相连，PMOS管PM17的栅极与NMOS管NM7的栅极以及误差放大器A1的正向输入端相连，NMOS管NM5的源极与NMOS管NM6的源极、NMOS管NM7的源极以及NMOS管NM8的源极和地线GND相连，NMOS管NM5的衬底与NMOS管NM6的衬底、NMOS管NM7的衬底以及NMOS管NM8的衬底和地线GND相连，NMOS管NM6的漏极与电容C1的一端相连，电容C1的另一端与电源VDD相连，NMOS管NM8的漏极与电容C2的一端相连，电容C2的另一端与电源VDD相连。
在低电压带隙基准电路2中PMOS管PM1的源极与PMOS管PM2的源极、PMOS管PM3的源极、PMOS管PM14的源极以及PMOS管PM15的源极和电源VDD相连，PMOS管PM1的衬底与PMOS管PM2的衬底、PMOS管PM3的衬底、PMOS管PM14的衬底以及PMOS管PM15的衬底和电源VDD相连，PMOS管PM1的栅极与PMOS管PM14的栅极以及误差放大器A1的输出端相连，PMOS管PM2的栅极与PMOS管PM3的栅极、PMOS管PM15的栅极以及误差放大器A2的输出端相连，PMOS管PM1的漏极与误差放大器A1的正向输入端以及电阻R2的一端相连，PMOS管PM2的漏极与误差放大器A1的反向输入端、误差放大器A2的反向输入端以及PNP型三极管Q1的发射极相连，PMOS管PM3的漏极与误差放大器A2的正向输入端以及电阻R1的一端相连，电阻R1的另一端与PNP型三极管Q2的发射极相连，PMOS管PM14的漏极与PMOS管PM15的漏极、带隙基准输出端Vref以及电阻R4的一端相连，电阻R5的一端与电阻R4一端相连，电阻R5的另外一端与地线GND相连，PNP型三极管Q1的基极与PNP型三极管Q1的集电极、PNP型三极管Q2的基极以及PNP型三极管Q2的集电极和地线GND相连。
在本发明的一个实例中，电阻R1、电阻R2、电阻R3、电阻R4和电阻R5均为Npoly型的电阻，电容C1和电容C2均为MOM型电容。
在非线性补偿电路3中PMOS管PM4的衬底与PMOS管PM5的衬底和电源VDD相连，PMOS管PM4的源极与PMOS管PM5的源极和电源VDD相连，PMOS管PM4的栅极与误差放大器A1的输出端相连，PMOS管PM5的栅极与误差放大器A2的输出端相连，PMOS管PM4的漏极与PMOS管PM5的漏极、电阻R3的一端以及PNP型三极管Q3的发射极相连，电阻R3的另一端与误差放大器A1的正输入端相连，PNP型三极管Q3的基极与PNP型三极管Q3的集电机和地线GND相连。
在温度曲率补偿电路4中PMOS管PM6的衬底与PMOS管PM7的衬底、PMOS管PM8的衬底、PMOS管PM9的衬底、PMOS管PM10的衬底、PMOS管PM11的衬底、PMOS管PM12的衬底、PMOS管PM13的衬底和电源VDD相连，PMOS管PM6的源极与PMOS管PM7的源极、PMOS管PM8的源极、PMOS管PM9的源极、PMOS管PM10的源极、PMOS管PM11的源极、PMOS管PM12的源极、PMOS管PM13的源极和电源VDD相连，PMOS管PM6的栅极与PMOS管PM8的栅极以及误差放大器A1的输出端相连，PMOS管PM7的栅极与PMOS管PM9的栅极以及误差放大器A2的输出端相连，PMOS管PM6的漏极与NMOS管NM1的漏极、NMOS管NM1的栅极以及NMOS管NM2的栅极相连，PMOS管PM7的漏极与PMOS管PM10的漏极、PMOS管PM10的栅极、PMOS管PM11的栅极以及NMOS管NM2的漏极相连，PMOS管PM8的漏极与PMOS管PM13的漏极、PMOS管PM13的栅极、PMOS管PM12的栅极以及NMOS管NM3的漏极相连，PMOS管PM9的漏极与NMOS管NM4的漏极、NMOS管NM4的栅极以及NMOS管NM3的栅极相连，PMOS管PM11的漏极与PMOS管PM12的漏极、电阻R4的一端以及电阻R5的一端相连，NMOS管NM1的衬底与NMOS管NM1的源极、NMOS管NM2的衬底、NMOS管NM2的源极、NMOS管NM3的衬底、NMOS管NM3的源极、NMOS管NM4的衬底以及NMOS管NM4的源极和地线GND相连。
请一并参看低电压带隙基准电路2和图4，图4为本实施例提供的一阶补偿低电压基准电压源输出电压和电流的曲线示意图。在低电压带隙基准电路2中，由于误差放大器A1和误差放大器A2使得其两个输入端的电压相等，即VA＝VB＝VC＝VEB1，VA是节点A的电压，VB是节点B的电压，VC是节点C的电压，VEB1是PNP型三极管Q1的发射极—基极电压，所以流过所述电阻R1的电流为：
Figure GDA0002277162870000091
式中，VEB1是PNP型三极管Q1的发射极—基极电压，VEB2是PNP型三极管Q2的发射极—基极电压，VT为热电压，K是玻尔兹曼常数，T是绝对温度，q是电子电荷，N是三极管Q2的发射极面积与Q1的发射极面积的比值R1是电阻R1的阻值。
所以
Figure GDA0002277162870000101
流过所述电阻R2的电流为：
Figure GDA0002277162870000102
由于PMOS管PM1和PMOS管PM14的尺寸相同，PMOS管PM2、PMOS管PM3和PMOS管PM15的尺寸相同，所以PMOS管PM14的漏极电流为ICTAT，PMOS管PM15的漏极电流为IPTAT。
将PMOS管PM14的漏极电流ICTAT和PMOS管PM15的漏极电流IPTAT进行叠加在电阻R4和电阻R5上得到一阶补偿低电压基准电压源的输出电压为：
Figure GDA0002277162870000103
因为VEB1具有负的温度系数，VT具有正的温度系数，通过合理的调整N、R1、R2、R4和R5的数值，可以得到在一定温度范围内零温漂的低电压输出参考电压Vref。
为了补偿VEB1在高温区域的温度系数的高阶项，请一并参看非线性补偿电路3和图5，图5为本实施例引入非线性补偿电路后的输出电压和电流的曲线示意图。在非线性补偿电路3中，由于PMOS管PM1和PMOS管PM4的尺寸相同，PMOS管PM3和PMOS管PM5的尺寸相同，所以PMOS管PM4的漏极电流为ICTAT，PMOS管PM5的漏极电流为IPTAT，PNP型三极管Q3的发射极—基极电压为VEB3。
电阻R3两边的压差为：
Figure GDA0002277162870000104
式中，VNL是非线性电压，对VNL进行泰勒展开，
VNL＝α0+α1T+α2T2+α3T3+…+αnTn
式中，α0是一个固定值，α1T是线性的，α2T2+α3T3+…+αnTn是非线性的。
对于非线性补偿电路3中的节点F，根据基尔霍夫电流定理，一个与VNL成比例的电流被减去，该电流即为流过电阻R3的电流，该电流为，
Figure GDA0002277162870000111
式中，R3为电阻R3的数值。
因此，流过PNP型三极管Q3的发射极电流为：
Figure GDA0002277162870000112
式中，R3为多晶硅电阻，也可以部分抵消VEB的非线性，从而可以减小IQ3在高温的温漂系数，因此低电压带隙基准输出电压被重新改写为：
Figure GDA0002277162870000113
为了补偿VEB1的温度高阶非线性项，提高带隙基准输出电压Vref的精确，请一并参看温度曲率补偿电路4和图6，图6为本实施例引入非线性补偿电路以及温度曲率补偿电路后的输出电压的曲线示意图。参看图5，可以得到输出参考电压Vref在低温和高温的幅度改变较大，因而需要在低温和高温分别对带隙基准输出电压进行补偿。在温度曲率补偿电路4中，左半边的PMOS管PM6、PMOS管PM7、PMOS管PM10、PMOS管PM11、NMOS管NM1和NMOS管NM2构成了输出参考电压的低温补偿电路，右半边的PMOS管PM8、PMOS管PM9、PMOS管PM12、PMOS管PM13、NMOS管NM3和NMOS管NM4构成了输出参考电压的非线性补偿电路。由于PMOS管PM6、PMOS管PM8和PMOS管PM1的尺寸相同，PMOS管PM7、PMOS管PM9和PMOS管PM3的尺寸相同，所以PMOS管PM6的漏极电流为ICTAT、PMOS管PM8的漏极电流为ICTAT，PMOS管PM7的漏极电流为IPTAT、PMOS管PM9的漏极电流为IPTAT，又因为NMOS管NM1和PMOS管PM6是一条支路，NMOS管NM4和PMOS管PM9是一条支路，故NMOS管NM1的漏极电流为ICTAT，NMOS管NM4的漏极电流为IPTAT。
在温度曲率补偿电路4的左半边低温补偿电路中，NMOS管NM2的尺寸是NMOS管NM1的A1倍，PMOS管PM11的尺寸是PMOS晶体管PM10的A2倍，在节点D，当NMOS管NM2的漏极电流大于PMOS管PM7的漏极电流时，节点D为低电位，进而PMOS管PM10和PMOS管PM11导通，PMOS管PM11的漏极产生导通电流，对带隙基准的输出进行补偿，当NMOS管NM2的漏极电流小于PMOS管PM7的漏极电流时，节点D为高电位，进而PMOS管PM10和PMOS管PM11关闭，PMOS管PM11的漏极无电流产生。
在温度曲率补偿电路4的右半边高温补偿电路中，NMOS管NM3的尺寸是NMOS管NM4的B1倍，PMOS管PM12的尺寸是PMOS晶体管PM13的B2倍，在所述节点E，当NMOS管NM3的漏极电流大于PMOS管PM8的漏极电流时，节点E为低电位，进而PMOS管PM12和PMOS管PM13导通，PMOS管PM12的漏极产生导通电流，对带隙基准的输出进行补偿，当NMOS管NM3的漏极电流小于PMOS管PM8的漏极电流时，在所述节点E为高电位，进而PMOS管PM12和PMOS管PM13关闭，PMOS管PM12的漏极无电流产生。
参看图6，当温度T小于T1时，进行低温补偿，温度T大于等于T1时，不进行低温补偿，在所述节点D，由基尔霍夫电流定理得PMOS管PM10的漏电流为：
Figure GDA0002277162870000121
又因PMOS管PM11的尺寸是PMOS晶体管PM10的A2倍，所以PMOS管PM11的漏电流为：
Figure GDA0002277162870000122
参看图6，当温度T大于T2时，进行高温电流补偿，温度T小于等于T2时，不进行电流补偿，在所述节点E，由基尔霍夫电流定理得PMOS管PM13的漏电流为：
Figure GDA0002277162870000131
又因PMOS管PM12的尺寸是PMOS晶体管PM13的B2倍，所以PMOS管PM12的漏电流为：
Figure GDA0002277162870000132
综合非线性补偿电路和温度曲率补偿电路后的输出参考电压再次被重新改写为：
Figure GDA0002277162870000133
式中，
Figure GDA0002277162870000134
通过合理调节R1、R2、R3、R4、R5的阻值与A1、A2、B1和B2数值的大小，就可以得到很好的补偿效果，实现极低温漂的输出参考电压Vref。
请参看图7，图7为本发明的混合调整型温度补偿带隙基准电路的输出电压温度特性仿真曲线，其中横坐标为温度，纵坐标为输出参考电压。仿真的结果表明，在温度范围为-40℃～120℃，该混合调整型温度补偿带隙基准电路的输出电压达到了0.363ppm/℃的温度系数。
本发明的混合调整型温度补偿带隙基准电路，是采用SMIC 0.18μm工艺实现的。通过将非线性补偿电路产生的电流和温度曲率补偿电路产生的电流与一阶低电压基准电路产生的电流叠加，大大减小了输出参考电压的温漂系数，提高了电路的精度，又因电路都工作在饱和区，保证了整体系统的正常工作。所以本申请的混合调整型温度补偿带隙基准电路具有温漂系数小、强的稳定性等特性。
最后应当指出的是，上述的实施例说明并非是对本发明的限制，仅仅是本发明的一种可行性方案，本技术领域的技术人员在本发明的精神和原则内所作的修改、添加和替换，都应在本发明的保护范围。

Claims (5)

1.一种混合调整型温度补偿带隙基准电路，其特征在于，包括启动电路(1)、低电压带隙基准电路(2)、非线性补偿电路(3)和温度曲率补偿电路(4)；
启动电路(1)的启动信号的输出端接低电压带隙基准电路(2)的启动信号的输入端口；所述启动电路(1)的启动信号的输入端接低电压带隙基准电路(2)的输出信号端口；启动电路(1)用于保证低电压带隙基准电路(2)正常工作；
低电压带隙基准电路(2)能够产生低温漂系数的参考基准电压，非线性补偿电路(3)能够产生非线性补偿电流，温度曲率补偿电路(4)能够产生温度曲率补偿电流，根据电流叠加原理，非线性补偿电路(3)产生的非线性补偿电流和温度曲率补偿电路(4)产生的温度曲率补偿电流加入到低电压带隙基准电路(2)，产生输出参考基准电压；
低电压带隙基准电路(2)包括运算放大器A1和运算放大器A2；启动电路(1)的启动信号的输出端分别接低电压带隙基准电路(2)的误差放大器A1和误差放大器A2的输出端，启动电路(1)的启动信号的输入端分别接低电压带隙基准电路(2)的误差放大器A1正向输入端和误差放大器A2正向输入端；
非线性补偿电路(3)包括：PMOS管PM4、PMOS管PM5、PNP型三极管Q3以及电阻R3；其中，PMOS管PM4的衬底与PMOS管PM5的衬底和电源VDD相连，PMOS管PM4的源极与PMOS管PM5的源极和电源VDD相连，PMOS管PM4的栅极与误差放大器A1的输出端相连，PMOS管PM5的栅极与误差放大器A2的输出端相连，PMOS管PM4的漏极与PMOS管PM5的漏极、电阻R3的一端以及PNP型三极管Q3的发射极相连，电阻R3的另一端与误差放大器A1的正输入端相连，PNP型三极管Q3的基极与PNP型三极管Q3的集电极和地线GND相连；
温度曲率补偿电路(4)包括：PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10、PMOS管PM11、PMOS管PM12、PMOS管PM13、NMOS管NM1、NMOS管NM2、NMOS管NM3以及NMOS管NM4；其中，
PMOS管PM6的衬底与PMOS管PM7的衬底、PMOS管PM8的衬底、PMOS管PM9的衬底、PMOS管PM10的衬底、PMOS管PM11的衬底、PMOS管PM12的衬底、PMOS管PM13的衬底和电源VDD相连，PMOS管PM6的源极与PMOS管PM7的源极、PMOS管PM8的源极、PMOS管PM9的源极、PMOS管PM10的源极、PMOS管PM11的源极、PMOS管PM12的源极、PMOS管PM13的源极和电源VDD相连，PMOS管PM6的栅极与PMOS管PM8的栅极以及误差放大器A1的输出端相连，PMOS管PM7的栅极与PMOS管PM9的栅极以及误差放大器A2的输出端相连，PMOS管PM6的漏极与NMOS管NM1的漏极、NMOS管NM1的栅极以及NMOS管NM2的栅极相连，PMOS管PM7的漏极与PMOS管PM10的漏极、PMOS管PM10的栅极、PMOS管PM11的栅极以及NMOS管NM2的漏极相连，PMOS管PM8的漏极与PMOS管PM13的漏极、PMOS管PM13的栅极、PMOS管PM12的栅极以及NMOS管NM3的漏极相连，PMOS管PM9的漏极与NMOS管NM4的漏极、NMOS管NM4的栅极以及NMOS管NM3的栅极相连，PMOS管PM11的漏极与PMOS管PM12的漏极、电阻R4的一端以及电阻R5的一端相连，NMOS管NM1的衬底与NMOS管NM1的源极、NMOS管NM2的衬底、NMOS管NM2的源极、NMOS管NM3的衬底、NMOS管NM3的源极、NMOS管NM4的衬底以及NMOS管NM4的源极和地线GND相连。
2.根据权利要求1所述的一种混合调整型温度补偿带隙基准电路，其特征在于，启动电路(1)包括：PMOS管PM16、PMOS管PM17、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、电容C1以及电容C2；其中：
PMOS管PM16的衬底与PMOS管PM17的衬底和电源VDD相连，PMOS管PM16的源极与PMOS管PM17的源极和电源VDD相连，PMOS管PM16的漏极与NMOS管NM5的漏极以及NMOS管NM6的栅极相连，PMOS管PM16的栅极与NMOS管NM5的栅极以及误差放大器A2的正向输入端相连，PMOS管PM17的漏极与NMOS管NM7的漏极以及NMOS管NM8的栅极相连，PMOS管PM17的栅极与NMOS管NM7的栅极以及误差放大器A1的正向输入端相连，NMOS管NM5的源极与NMOS管NM6的源极、NMOS管NM7的源极以及NMOS管NM8的源极和地线GND相连，NMOS管NM5的衬底与NMOS管NM6的衬底、NMOS管NM7的衬底以及NMOS管NM8的衬底和地线GND相连，NMOS管NM6的漏极与电容C1的一端相连，电容C1的另一端与电源VDD相连，NMOS管NM8的漏极与电容C2的一端相连，电容C2的另一端与电源VDD相连。
3.根据权利要求1所述的一种混合调整型温度补偿带隙基准电路，其特征在于，低电压带隙基准电路(2)还包括：PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM14、PMOS管PM15、电阻R1、电阻R2、电阻R4、电阻R5、三极管Q1以及三极管Q2；其中，
PMOS管PM1的源极与PMOS管PM2的源极、PMOS管PM3的源极、PMOS管PM14的源极以及PMOS管PM15的源极和电源VDD相连，PMOS管PM1的衬底与PMOS管PM2的衬底、PMOS管PM3的衬底、PMOS管PM14的衬底以及PMOS管PM15的衬底和电源VDD相连，PMOS管PM1的栅极与PMOS管PM14的栅极以及误差放大器A1的输出端相连，PMOS管PM2的栅极与PMOS管PM3的栅极、PMOS管PM15的栅极以及误差放大器A2的输出端相连，PMOS管PM1的漏极与误差放大器A1的正向输入端以及电阻R2的一端相连，PMOS管PM2的漏极与误差放大器A1的反向输入端、误差放大器A2的反向输入端以及PNP型三极管Q1的发射极相连，PMOS管PM3的漏极与误差放大器A2的正向输入端以及电阻R1的一端相连，电阻R1的另一端与PNP型三极管Q2的发射极相连，PMOS管PM14的漏极与PMOS管PM15的漏极、带隙基准输出端Vref以及电阻R4的一端相连，电阻R5的一端与电阻R4另一端相连，电阻R5的另外一端与地线GND相连，PNP型三极管Q1的基极与PNP型三极管Q1的集电极、PNP型三极管Q2的基极以及PNP型三极管Q2的集电极和地线GND相连。
4.根据权利要求3所述的一种混合调整型温度补偿带隙基准电路，其特征在于，
综合非线性补偿电路和温度曲率补偿电路后的输出参考电压为：
Figure FDA0002357310220000041
式中，R1、R2、R3、R4、R5分别为电阻R1、R2、R3、R4、R5的阻值；VEB1是PNP型三极管Q1的发射极—基极电压；
Figure FDA0002357310220000042
VT为热电压，K是玻尔兹曼常数，T是绝对温度，q是电子电荷，N是三极管Q2的发射极面积与Q1的发射极面积的比值；VNL是电阻R3两边的压差；NMOS管NM2的尺寸是NMOS管NM1的A1倍，PMOS管PM11的尺寸是PMOS晶体管PM10的A2倍；NMOS管NM3的尺寸是NMOS管NM4的B1倍，PMOS管PM12的尺寸是PMOS晶体管PM13的B2倍；通过调节R1、R2、R3、R4、R5的阻值与A1、A2、B1和B2数值的大小，调整补偿效果，实现极低温漂的输出参考电压Vref。
5.根据权利要求1所述的一种混合调整型温度补偿带隙基准电路，其特征在于，在温度范围为-40℃～120℃，所述混合调整型温度补偿带隙基准电路的输出电压达到了0.363ppm/℃的温度系数。
CN201810570003.7A 2018-06-05 2018-06-05 一种混合调整型温度补偿带隙基准电路 Expired - Fee Related CN108762367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810570003.7A CN108762367B (zh) 2018-06-05 2018-06-05 一种混合调整型温度补偿带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810570003.7A CN108762367B (zh) 2018-06-05 2018-06-05 一种混合调整型温度补偿带隙基准电路

Publications (2)

Publication Number Publication Date
CN108762367A CN108762367A (zh) 2018-11-06
CN108762367B true CN108762367B (zh) 2020-04-07

Family

ID=63999959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810570003.7A Expired - Fee Related CN108762367B (zh) 2018-06-05 2018-06-05 一种混合调整型温度补偿带隙基准电路

Country Status (1)

Country Link
CN (1) CN108762367B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111010182A (zh) * 2019-11-08 2020-04-14 芯创智（北京）微电子有限公司 一种全片内高速参考电压驱动电路
CN111427410B (zh) * 2020-04-22 2022-05-20 中国科学院微电子研究所 一种带隙基准电路
CN112034921B (zh) * 2020-09-02 2022-05-03 重庆邮电大学 一种基于跨导线性环路技术的高阶带隙基准电路
CN114020085B (zh) * 2021-10-18 2023-10-27 杭州中科微电子有限公司 一种多路输出的基准电压产生电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869868A (zh) * 2014-03-24 2014-06-18 重庆邮电大学 一种带温度补偿的带隙基准参考电路
CN105807838A (zh) * 2016-05-18 2016-07-27 重庆邮电大学 高阶温度补偿带隙基准电路
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869868A (zh) * 2014-03-24 2014-06-18 重庆邮电大学 一种带温度补偿的带隙基准参考电路
CN105807838A (zh) * 2016-05-18 2016-07-27 重庆邮电大学 高阶温度补偿带隙基准电路
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路

Also Published As

Publication number Publication date
CN108762367A (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
CN108762367B (zh) 一种混合调整型温度补偿带隙基准电路
CN102393786B (zh) 高阶温度补偿cmos带隙基准电压源
CN102981545B (zh) 一种高阶曲率补偿的带隙基准电压电路
CN102622032B (zh) 低温度系数带隙电压基准电路
CN109491440B (zh) 一种电压参考电路
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
CN110100219B (zh) 稳压器以及电源
CN202083976U (zh) 一种高精度cmos带隙基准电路
CN216719001U (zh) 一种基于Brokaw结构的低温漂带隙基准电压源
CN106873704B (zh) 基准电压源及其正温度系数电压生成电路
CN105468071A (zh) 一种带隙基准电压源电路和集成电路
CN114285396A (zh) 上电复位电路及电子设备
CN115877907A (zh) 一种带隙基准源电路
CN107425845B (zh) 一种叠加运算电路及浮动电压数模转换电路
CN111562807A (zh) 带隙基准电压源
CN114356014A (zh) 低压基准电压产生电路及芯片
CN106155171A (zh) 线性温度系数补偿的带隙电压基准电路
CN108762366A (zh) 一种带隙基准电路
CN211956253U (zh) 温度补偿带隙基准电路
CN104820460B (zh) 一种带隙基准电压源电路
CN109710013B (zh) 一种具有失调抑制和负载增强的稳压电路
KR101567843B1 (ko) 낮은 공급 전압을 제공하는 고정밀 cmos 밴드갭 기준 회로
CN216792774U (zh) 低温度漂移系数的低电源电压基准电路
CN115877903A (zh) 带隙基准电压源电路
CN115840486A (zh) 一种曲率补偿带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200407

Termination date: 20210605