CN114285396A - 上电复位电路及电子设备 - Google Patents

上电复位电路及电子设备 Download PDF

Info

Publication number
CN114285396A
CN114285396A CN202111616054.7A CN202111616054A CN114285396A CN 114285396 A CN114285396 A CN 114285396A CN 202111616054 A CN202111616054 A CN 202111616054A CN 114285396 A CN114285396 A CN 114285396A
Authority
CN
China
Prior art keywords
comparator
dividing resistor
voltage
power
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111616054.7A
Other languages
English (en)
Inventor
张煜彬
晏光亮
徐恩雨
张辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN202111616054.7A priority Critical patent/CN114285396A/zh
Publication of CN114285396A publication Critical patent/CN114285396A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种上电复位电路及电子设备，上电复位电路包括第一、第二和第三分压电阻、PNP三极管、比较器和第一反相器：第一分压电阻、比较器的供电端和第一反相器的供电端均与输入电源连接；第一分压电阻与第二、第三分压电阻和比较器的第一输入端连接；第二分压电阻与比较器的第二输入端和PNP三极管的发射极连接；第三分压电阻、PNP三极管的基极和集电极、比较器的接地端和第一反相器的接地端均接地；比较器的输出端和第一反相器的输入端连接；第一反相器的输出端输出复位信号。本发明通过类似于带隙基准的结构，可实现复位电平可变，PNP三极管不需要增加掩膜层，更易于工艺移植，从而实现低成本设计。

Description

上电复位电路及电子设备
技术领域
本发明涉及电子技术领域，特别涉及一种上电复位电路及电子设备。
背景技术
上电复位电路是集成电路中的一个重要组成部分，其主要作用是为系统提供复位信号，使得集成电路进入一个确定的状态。现有技术中的上电复位电路除了采用RC延时产生复位信号之外，主要通过检测电平的方式产生复位信号，根据带隙基准的原理，采用NPN管设计上电复位电路，从而减小工艺波动对复位电平的影响。但在该上电复位电路中，由于复位电平固定为带隙基准电压，导致复位电平不可变，同时由于NPN管需要额外增加掩膜板层次，导致电路的设计成本增加。
发明内容
本发明要解决的技术问题是为了克服现有技术中上电复位电路成本高、复位电平不可变的缺陷，提供一种上电复位电路及电子设备。
本发明是通过下述技术方案来解决上述技术问题：
根据本发明第一方面，提供一种上电复位电路，所述上电复位电路包括第一分压电阻、第二分压电阻、第三分压电阻、PNP三极管、比较器和第一反相器：
所述第一分压电阻的一端、所述比较器的供电端和所述第一反相器的供电端均与输入电源连接；所述第一分压电阻的另一端分别与所述第二分压电阻的一端、所述第三分压电阻的一端和所述比较器的第一输入端连接；所述第二分压电阻的另一端分别与所述比较器的第二输入端和所述PNP三极管的发射极连接；
所述第三分压电阻的另一端、所述PNP三极管的基极和集电极、所述比较器的接地端和所述第一反相器的接地端均接地；
所述比较器的输出端和所述第一反相器的输入端连接；所述第一反相器的输出端用于输出复位信号。
较佳地，所述比较器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管：
所述第一PMOS管的源极和所述第二PMOS管的源极连接，形成所述比较器的供电端；
所述第二NMOS管的栅极与所述第一分压电阻的另一端连接，形成所述比较器的第一输入端；
所述第一NMOS管的栅极与所述第二分压电阻的另一端连接，形成所述比较器的第二输入端；
所述第二PMOS管的漏极与所述第二NMOS管的漏极连接，形成所述比较器的输出端；
所述第一NMOS管的源极和所述第二NMOS管的源极连接，形成所述比较器的接地端；
所述第一PMOS管的漏极分别与所述第一PMOS管的栅极、所述第二PMOS管的栅极、所述第一NMOS管的漏极连接。
较佳地，所述上电复位电路包括限流电阻：
所述比较器的接地端通过所述限流电阻接地。
较佳地，所述第一反相器包括第三PMOS管和第三NMOS管：
所述第三PMOS管的源极与所述第一分压电阻的一端连接，形成所述第一反相器的供电端；
所述第三PMOS管的栅极与所述第三NMOS管的栅极连接，形成所述第一反相器的输入端；
所述第三PMOS管的漏极与所述第三NMOS管的漏极连接，形成所述第一反相器的输出端；
所述第三NMOS管的源极与所述第三分压电阻的另一端连接，形成所述第一反相器的接地端。
较佳地，所述上电复位电路还包括滤波电路：
所述滤波电路的输入端与所述第一反相器的输出端连接，所述滤波电路的输出端用于输出复位信号。
较佳地，所述上电复位电路还包括驱动电路：
所述驱动电路的供电端与所述输入电源连接；所述驱动电路的接地端接地；
所述驱动电路的输入端与所述滤波电路的输出端连接；
所述驱动电路的输出端用于输出复位信号。
较佳地，所述驱动电路包括第四PMOS管、第五PMOS管、第四NMOS管和第五NMOS管：
所述第四PMOS管的栅极与所述第四NMOS管的栅极连接，形成所述驱动电路的输入端；
所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，形成所述驱动电路的输出端；
所述第四PMOS管的源极与所述第五PMOS管的源极连接，形成所述驱动电路的供电端；
所述第四NMOS管的源极与所述第五NMOS管的源极连接，形成所述驱动电路的接地端；
所述第四PMOS管的漏极分别与所述第四NMOS管的漏极、所述第五PMOS管的栅极、所述第五NMOS管的栅极连接。
根据本发明第二方面，提供一种电子设备，所述电子设备包括集成电路和本发明的上电复位电路，所述上电复位电路输出的复位信号用于对所述集成电路进行上电复位。
本发明的积极进步效果在于：
通过类似于带隙基准的结构，不仅减小复位电平随工艺的波动，还可通过改变电阻的比值调节复位电平，实现复位电平可变。另外，本发明主要采用MOS管和PNP三极管设计上电复位电路，PNP三极管不需要增加掩膜层，更易于工艺移植，从而实现低成本设计。
附图说明
图1为本发明实施例1提供的一种上电复位电路的电路结构示意图。
图2为本发明实施例1提供的另一种上电复位电路的电路结构示意图。
图3为本发明实施例2提供的一种上电复位电路的电路结构示意图。
图4为本发明实施例3提供的一种上电复位电路的电路结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种上电复位电路，如图1所示，包括第一分压电阻R1、第二分压电阻R2、第三分压电阻R3、PNP三极管Q、比较器CM和第一反相器F1：
第一分压电阻R1的一端、比较器CM的供电端和第一反相器F1的供电端均与输入电源VDD连接；第一分压电阻R1的另一端分别与第二分压电阻R2的一端、第三分压电阻R3的一端和比较器F1的第一输入端连接；第二分压电阻R2的另一端分别与比较器CM的第二输入端和PNP三极管Q的发射极连接；第三分压电阻R3的另一端、PNP三极管Q的基极和集电极、比较器CM的接地端和第一反相器F1的接地端均接地VSS；比较器CM的输出端和第一反相器F1的输入端连接；第一反相器F1的输出端用于输出复位信号RST1。
作为可选的一种实施方式，比较器包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2：
第一PMOS管PM1的源极和第二PMOS管PM2的源极连接，形成比较器CM的供电端；第二NMOS管NM2的栅极与第一分压电阻R1的另一端连接，形成比较器CM的第一输入端；第一NMOS管NM1的栅极与第二分压电阻R2的另一端连接，形成比较器CM的第二输入端；第二PMOS管PM2的漏极与第二NMOS管NM2的漏极连接，形成比较器CM的输出端；第一NMOS管NM1的源极和第二NMOS管NM2的源极连接，形成比较器CM的接地端；第一PMOS管PM1的漏极分别与第一PMOS管PM1的栅极、第二PMOS管PM2的栅极、第一NMOS管NM1的漏极连接。
作为可选的一种实施方式，如图2所示，上电复位电路包括限流电阻R4，比较器CM的接地端通过限流电阻R4接地，限流电阻R4用于限制比较器的功耗。
作为可选的一种实施方式，如图2所示，第一反相器F1包括第三PMOS管PM1和第三NMOS管NM2：
第三PMOS管PM3的源极与第一分压电阻R1的一端连接，形成第一反相器F1的供电端；第三PMOS管PM3的栅极与第三NMOS管NM3的栅极连接，形成第一反相器F1的输入端；第三PMOS管PM3的漏极与第三NMOS管NM3的漏极连接，形成第一反相器F1的输出端；第三NMOS管NM3的源极与第三分压电阻R3的另一端连接，形成第一反相器F1的接地端。
根据本实施例的电路进行分析，在刚开始上电时，输入电源的供电电压VDD较小，流经第二分压电阻R2的电流很小，此时A点和B点的电压差近似为零，通过设置第一NMOS管NM1大于第二NMOS管NM2，确保第一NMOS管NM1优先导通，第二NMOS管NM2后导通，流经第一NMOS管NM1的电流将大于第二NMOS管NM2的电流，使得比较器CM的输出端VOUT输出的电压接近供电电压。在供电电压逐步上升的阶段，A点和B点的电压差逐渐变大，从而流经第一NMOS管NM1的电流和第二NMOS管NM2的电流之间的电流差逐渐变小。其中，第一PMOS管PM1和第二PMOS管PM2用于构成电流镜结构，分别对流经第一NMOS管NM1的电流和流经第二NMOS管NM2的电流进行1:1的复制。
当供电电压上升到一定程度时，流经第一NMOS管NM1的电流和第二NMOS管NM2的电流相等，此时，输入电源的供电电压VDD等于复位电平，比较器的输出端VOUT输出的电压接近接地端电压VSS，通过第一反相器F1进行电平转换，反相器F1输出端输出低电平到高电平的复位信号RST1。
当输入电源的供电电压VDD上升到复位电平时，第一分压电阻R1、第二分压电阻R2、第三分压电阻R3、第一NMOS管NM1、第二NMOS管NM2、PNP三极管Q实际上为带隙基准结构。其中，第一NMOS管NM1、第二NMOS管NM2和第二分压电阻R2用于实现正温度系数PTAT电流；PNP三极管Q用于实现负温度系数电压VBE；而第三分压电阻R3则用于改变复位电平，实现复位电平可变。设定复位电平为VRST，基于上述电路原理的分析，其复位电平为VRST的公式如下：
Figure BDA0003436760790000061
其中，VBE为PNP三极管Q的基极和发射极的电压差，该电压差为负温度系数；
Figure BDA0003436760790000062
为正温度系数，其中K为玻尔茨曼常数，T为热力学温度，q为电子负荷，ζn为MOS管的工艺参数，N为第一NMOS管NM1与第二NMOS管NM2的宽长比比值，作为可选的一种实施方式，设置N≥2。
在上述的公式中，基于带隙基准的原理，通过调整第一分压电阻R1、第二分压电阻R2和第三分压电阻R3的比值，来对正温度系数进行调节，使负温度系数电压VBE和正温度系数电压
Figure BDA0003436760790000063
之间进行相互补偿，从而减小复位电平随工艺的波动；并且通过调整第一分压电阻R1和第三分压电阻R3的比例，调节复位电平VRST，实现复位电平可变。
在本实施例中，通过类似于带隙基准的结构，不仅减小复位电平随工艺的波动，还可通过改变电阻的比值调节复位电平，实现复位电平可变。另外，本实施例主要采用MOS管和PNP三极管设计上电复位电路，PNP三极管不需要增加掩膜层，更易于工艺移植，从而实现低成本设计。
实施例2
本实施例是对实施例1的进一步改进，如图3所示，为了提高整个上电复位电路的可靠性，在第一反相器的输出端后增加滤波电路，滤波电路用于滤除复位信号RST1可能存在的毛刺信号，然后输出复位信号RST2。
实施例3
本实施例是对实施例2的进一步改进，如图4所示，在滤波电路的输出端后增加驱动电路F2，驱动电路F2用于提高复位信号RST2驱动能力以驱动后续数字电路，并输出最终的复位信号RST3。
作为可选的一种实施方式，如图3所示，驱动电路F2包括第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和第五NMOS管NM5：
第四PMOS管PM4的栅极与第四NMOS管NM4的栅极连接，形成驱动电路F2的输入端；第五PMOS管PM5的漏极与第五NMOS管NM5的漏极连接，形成驱动电路F2的输出端；第四PMOS管PM4的源极与第五PMOS管PM5的源极连接，形成驱动电路F2的供电端；第四NMOS管NM4的源极与第五NMOS管NM5的源极连接，形成驱动电路F2的接地端；第四PMOS管PM4的漏极分别与第四NMOS管NM4的漏极、第五PMOS管PM5的栅极、第五NMOS管NM5的栅极连接。
实施例4
本实施例提供一种电子设备，该电子设备包括集成电路和实施例1、实施例2或实施例3中的上电复位电路，通过实施例1、实施例2或实施例3中的上电复位电路输出的复位信号对集成电路进行上电复位，可根据实际电子设备的成本等需求进行选择。
鉴于实施例1、实施例2和实施例3中的上电复位电路具有复位电平可变、低成本、低功耗，体积小等优点，使得电子设备只需提供较小的版图面积给上电复位电路，就可具有上电复位功能，不仅保证了电子设备的高可靠性，还降低了整个电子设备的电路设计成本。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (8)

1.一种上电复位电路，其特征在于，所述上电复位电路包括第一分压电阻、第二分压电阻、第三分压电阻、PNP三极管、比较器和第一反相器：
所述第一分压电阻的一端、所述比较器的供电端和所述第一反相器的供电端均与输入电源连接；所述第一分压电阻的另一端分别与所述第二分压电阻的一端、所述第三分压电阻的一端和所述比较器的第一输入端连接；所述第二分压电阻的另一端分别与所述比较器的第二输入端和所述PNP三极管的发射极连接；
所述第三分压电阻的另一端、所述PNP三极管的基极和集电极、所述比较器的接地端和所述第一反相器的接地端均接地；
所述比较器的输出端和所述第一反相器的输入端连接；所述第一反相器的输出端用于输出复位信号。
2.根据权利要求1所述的上电复位电路，其特征在于，所述比较器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管：
所述第一PMOS管的源极和所述第二PMOS管的源极连接，形成所述比较器的供电端；
所述第二NMOS管的栅极与所述第一分压电阻的另一端连接，形成所述比较器的第一输入端；
所述第一NMOS管的栅极与所述第二分压电阻的另一端连接，形成所述比较器的第二输入端；
所述第二PMOS管的漏极与所述第二NMOS管的漏极连接，形成所述比较器的输出端；
所述第一NMOS管的源极和所述第二NMOS管的源极连接，形成所述比较器的接地端；
所述第一PMOS管的漏极分别与所述第一PMOS管的栅极、所述第二PMOS管的栅极、所述第一NMOS管的漏极连接。
3.根据权利要求1所述的上电复位电路，其特征在于，所述上电复位电路包括限流电阻：
所述比较器的接地端通过所述限流电阻接地。
4.根据权利要求1所述的上电复位电路，其特征在于，所述第一反相器包括第三PMOS管和第三NMOS管：
所述第三PMOS管的源极与所述第一分压电阻的一端连接，形成所述第一反相器的供电端；
所述第三PMOS管的栅极与所述第三NMOS管的栅极连接，形成所述第一反相器的输入端；
所述第三PMOS管的漏极与所述第三NMOS管的漏极连接，形成所述第一反相器的输出端；
所述第三NMOS管的源极与所述第三分压电阻的另一端连接，形成所述第一反相器的接地端。
5.根据权利要求1所述的上电复位电路，其特征在于，所述上电复位电路还包括滤波电路：
所述滤波电路的输入端与所述第一反相器的输出端连接，所述滤波电路的输出端用于输出复位信号。
6.根据权利要求5所述的上电复位电路，其特征在于，所述上电复位电路还包括驱动电路：
所述驱动电路的供电端与所述输入电源连接；所述驱动电路的接地端接地；
所述驱动电路的输入端与所述滤波电路的输出端连接；
所述驱动电路的输出端用于输出复位信号。
7.根据权利要求6所述的上电复位电路，其特征在于，所述驱动电路包括第四PMOS管、第五PMOS管、第四NMOS管和第五NMOS管：
所述第四PMOS管的栅极与所述第四NMOS管的栅极连接，形成所述驱动电路的输入端；
所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，形成所述驱动电路的输出端；
所述第四PMOS管的源极与所述第五PMOS管的源极连接，形成所述驱动电路的供电端；
所述第四NMOS管的源极与所述第五NMOS管的源极连接，形成所述驱动电路的接地端；
所述第四PMOS管的漏极分别与所述第四NMOS管的漏极、所述第五PMOS管的栅极、所述第五NMOS管的栅极连接。
8.一种电子设备，其特征在于，所述电子设备包括集成电路和如权利要求1-7中任一项所述的上电复位电路，所述上电复位电路输出的复位信号用于对所述集成电路进行上电复位。
CN202111616054.7A 2021-12-27 2021-12-27 上电复位电路及电子设备 Pending CN114285396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111616054.7A CN114285396A (zh) 2021-12-27 2021-12-27 上电复位电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111616054.7A CN114285396A (zh) 2021-12-27 2021-12-27 上电复位电路及电子设备

Publications (1)

Publication Number Publication Date
CN114285396A true CN114285396A (zh) 2022-04-05

Family

ID=80876480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111616054.7A Pending CN114285396A (zh) 2021-12-27 2021-12-27 上电复位电路及电子设备

Country Status (1)

Country Link
CN (1) CN114285396A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115913196A (zh) * 2022-12-30 2023-04-04 广州慧智微电子股份有限公司 一种上电复位电路
CN116054797A (zh) * 2022-12-28 2023-05-02 无锡迈尔斯通集成电路有限公司 一种带电压回差的低功耗复位电路
CN117459044A (zh) * 2023-11-17 2024-01-26 无锡芯霖华科技有限公司 一种低压复位电路及复位方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116054797A (zh) * 2022-12-28 2023-05-02 无锡迈尔斯通集成电路有限公司 一种带电压回差的低功耗复位电路
CN115913196A (zh) * 2022-12-30 2023-04-04 广州慧智微电子股份有限公司 一种上电复位电路
CN115913196B (zh) * 2022-12-30 2024-02-02 广州慧智微电子股份有限公司 一种上电复位电路
CN117459044A (zh) * 2023-11-17 2024-01-26 无锡芯霖华科技有限公司 一种低压复位电路及复位方法

Similar Documents

Publication Publication Date Title
CN114285396A (zh) 上电复位电路及电子设备
CN110212902B (zh) 一种上电复位电路
TWI434166B (zh) 類比低壓差穩壓器中過衝及下衝錯誤改正方法及裝置
KR101585958B1 (ko) 기준전압 발생회로
US7692481B2 (en) Band-gap reference voltage generator for low-voltage operation and high precision
WO2018076683A1 (zh) 一种温度检测电路和方法
US9678526B2 (en) Current generation circuit, and bandgap reference circuit and semiconductor device including the same
EP3584667B1 (en) Low temperature drift reference voltage circuit
CN112987836B (zh) 一种高性能的带隙基准电路
CN108052154A (zh) 一种无运放高阶低温漂带隙基准电路
CN101881985A (zh) 参考电压产生电路
JP2010078583A (ja) ２端子型半導体温度センサ
CN108762367B (zh) 一种混合调整型温度补偿带隙基准电路
WO2012083781A1 (en) Voltage comparator
CN112181036B (zh) 一种用于抗辐射场景的电压和电流基准电路
EP3514653A1 (en) Signal-generation circuitry
CN113504806B (zh) 电流基准电路、芯片及电子设备
CN111665897B (zh) 负温度系数的稳压源电路
US9304528B2 (en) Reference voltage generator with op-amp buffer
CN113885639B (zh) 基准电路、集成电路及电子设备
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
TWI442707B (zh) 時脈產生裝置
CN104820460A (zh) 一种带隙基准电压源电路
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
CN113126688B (zh) 一种抑制过冲的基准产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination