CN115913196B - 一种上电复位电路 - Google Patents

Abstract

本申请提供的一种上电复位电路，上电复位电路包括：电流镜像电路、第一电阻和补偿复位电压电路，其中，电流镜像电路的第一输入端和第二输入端均连接电源端；电流镜像电路的第一输出端通过第一电阻接地，电流镜像电路的第二输出端通过补偿复位电压电路接地，且第二输出端作为上电复位电压输出端。

Description

一种上电复位电路

技术领域

本申请涉及电子电路技术领域，涉及但不限于一种上电复位电路。

背景技术

随着工艺技术的发展，片上系统(System On Chip，SOC)集成了超大规模集成电路，MOS(metal-oxide semiconductor，金属氧化物半导体)管的数量达到亿级，SOC功能大幅度增加，但是在上电过程中，SOC的初始状态难以预料，给SOC带来了隐患。

SOC内部包含大量的模拟电路和数字电路，模拟电路和数字电路在上电之后是未知态，指令或数据都是错误的，上电复位电路(Power On Reset，POR)便是在上电过程中，为SOC提供复位信号，使得SOC所有电路均有确定的初始状态。参照图1所示，在电源电压Vdd上升到SOC可正常工作的电压阈值，即复位信号的最高电压Vrst,max之前，POR持续输出有效复位信号；当电源电压超过该电压阈值Vrst,max时，POR输出信号Vrst翻转为无效，复位无效，SOC开始正常工作。

在实际应用中，上电复位电路中包括一对电流镜，即包括晶体管M1和晶体管M2，用于处理产生的电流信号。在处理电流信号的过程中，晶体管M1和晶体管M2的导通电压Vsg会随着温度的升高和/或工艺的变化而减小，从而导致复位信号的最高电平Vrst,max减小，可能导致电路复位不成功，进而导致SOC失效。

发明内容

本申请的实施例提供一种上电复位电路，解决相关技术中晶体管M1和晶体管M2的导通电压Vsg会随着温度的升高和/或工艺的变化而减小，从而导致复位信号的最高电平Vrst,max减小，可能导致电路复位不成功的问题。

本申请的技术方案是这样实现的：

本申请实施例提供了一种上电复位电路，所述上电复位电路包括：电流镜像电路、第一电阻和补偿复位电压电路，其中，

所述电流镜像电路的第一输入端和第二输入端均连接电源端；

所述电流镜像电路的第一输出端通过所述第一电阻接地，所述电流镜像电路的第二输出端通过所述补偿复位电压电路接地，且所述第二输出端作为上电复位电压输出端。

上述方案中，所述补偿复位电压电路包括串联在所述第二输出端与地之间的第二电阻和第一晶体管。

上述方案中，所述第二输出端连接所述第二电阻的一端，所述第二电阻的另一端连接所述第一晶体管的第一端，所述第一晶体管的第二端和所述第一晶体管的第三端短接后接地。

上述方案中，所述第二输出端连接所述第一晶体管的第一端，所述第一晶体管的第二端和所述第一晶体管的第三端短接后连接所述第二电阻的一端，所述第二电阻的另一端接地。

上述方案中，所述电流镜像电路包括第二晶体管和第三晶体管，其中，所述第二晶体管的第一端和所述第三晶体管的第一端中的其中一个为所述第一输入端，另一个为所述第二输入端；所述第二晶体管的第二端连接所述第三晶体管的第二端连接，且所述第二晶体管的第二端连接所述第二晶体管的第三端，并作为所述第一输出端；所述第三晶体管的第三端作为所述第二输出端。

上述方案中，所述补偿复位电压电路包括第一晶体管，所述第一晶体管、所述第二晶体管和所述第三晶体管均为PMOS管，所述第一端为源端，所述第二端为栅端，所述第三端为漏端。

上述方案中，所述补偿复位电压电路包括第一晶体管，所述第一晶体管、所述第二晶体管和所述第三晶体管均为NMOS管，所述第一端为漏端，所述第二端为栅端，所述第三端为源端。

上述方案中，所述第三晶体管作为电流镜负载，其镜像电流来自所述第二晶体管。

上述方案中，所述第三晶体管的面积大于所述第二晶体管的面积。

上述方案中，所述上电复位电路还包括：施密特触发器和反相器，其中，所述施密特触发器的输入端连接所述上电复位电压输出端，所述施密特触发器的输出端连接所述反相器的输入端；所述反相器的输出端用于接集成电路内部电路；所述反相器用于完成反向功能，使输出信号恢复到逻辑电平值。

本申请提供的一种上电复位电路，电流镜像电路、第一电阻和补偿复位电压电路，其中，电流镜像电路的第一输入端和第二输入端均连接电源端；电流镜像电路的第一输出端通过第一电阻接地，电流镜像电路的第二输出端通过补偿复位电压电路接地，且第二输出端作为上电复位电压输出端，该电路通过设置补偿复位电压电路进行温度补偿，避免随温度和工艺变化时，上电复位电路输出的最高电平太低而导致芯片失效，同时，减小上电复位电压输出端输出的电压信号随温度变化和工艺变化的偏差，温度补偿效果好，上电复位电压偏差小，功耗低。

附图说明

图1为相关技术中提供的上电复位电路的电压复位的过程示意图；

图2为本申请实施例提供的上电复位电路的一种可选的电路图；

图3为本申请实施例提供的上电复位电路的另一种可选的电路图；

图4为本申请实施例提供的上电复位电路的又一种可选的电路图；

图5为本申请另一实施例提供的上电复位电路的一种可选的电路图；

图6为本申请另一实施例提供的上电复位电路的另一种可选的电路图；

图7为本申请另一实施例提供的上电复位电路的又一种可选的电路图；

图8为本申请又一实施例提供的上电复位电路的一种可选的电路图

图9为本申请又一实施例提供的上电复位电路的另一种可选的电路图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请实施例提供一种上电复位电路，参照图2所示，图2示出的是一种上电复位电路的结构示意图，该上电复位电路100包括：电流镜像电路11、第一电阻12和补偿复位电压电路13，其中，

电流镜像电路11的第一输入端IN1和第二输入端IN2均连接电源端Vdd；

电流镜像电路11的第一输出端OUT1通过第一电阻12接地，电流镜像电路11的第二输出端OUT2通过补偿复位电压电路13接地，且第二输出端OUT2作为上电复位电压输出端Vout。

本申请实施例中，电流镜像电路11用于处理产生的电流信号。这里，电流镜像电路11可以是两个晶体管组成的一对电流镜的电路，当然，电流镜像电路11也可以是多个晶体管组成的电路，对此，本申请不做具体限制。

本申请实施例中，补偿复位电压电路13用于对输出的复位信号的电压进行补偿。

本申请实施例中，通过设置补偿复位电压电路进行温度和工艺补偿，避免随温度和工艺变化时，上电复位电路输出的最高电平太低而导致芯片失效，同时，减小上电复位电压输出端输出的电压信号随温度变化和工艺变化的偏差，温度补偿效果好，上电复位电压偏差小，功耗低。

本申请其他实施例中，电流镜像电路11包括第二晶体管和第三晶体管，其中，第二晶体管的第一端和第三晶体管的第一端中的其中一个为第一输入端，另一个为第二输入端；

第二晶体管的第二端连接第三晶体管的第二端连接，且第二晶体管的第二端连接第二晶体管的第三端，并作为第一输出端；

第三晶体管的第三端作为第二输出端。

本申请实施例中，晶体管包括第一端、第二端和第三端。第二晶体管和第三晶体管组成一对电流镜，即第二晶体管和第三晶体管为同类型的晶体管，且第二晶体管与第三晶体管的导通电压相同。这里，第二晶体管和第三晶体管可以是NMOS管，第二晶体管和第三晶体管也可以是PMOS管，当然，第二晶体管和第三晶体管还可以是增强型NMOS管或PMOS管，第二晶体管和第三晶体管仍可以是基本型NMOS管或PMOS管。若第二晶体管和第三晶体管是PMOS管，第一端为源端，第二端为栅端，第三端为漏端；若第二晶体管和第三晶体管是NMOS管，第一端为漏端，第二端为栅端，第三端为源端。

本申请其他实施例中，补偿复位电压电路包括第二电阻和第一晶体管，其中，第二电阻和第一晶体管串联在第二输出端与地之间。

本申请实施例中，晶体管包括第一端、第二端和第三端。第一晶体管可以是NMOS管，第一晶体管也可以是PMOS管，当然，第一晶体管还可以是增强型NMOS管或PMOS管，第一晶体管仍可以是基本型NMOS管或PMOS管。若第一晶体管是PMOS管，第一端为源端，第二端为栅端，第三端为漏端；若第一晶体管是NMOS管，第一端为漏端，第二端为栅端，第三端为源端。需要说明的是，第一晶体管的导通电压与第二晶体管的导通电压可以相同，也可以不同。

需要强调的是，第一晶体管、第二晶体管和第三晶体管为同类型的晶体管；也就是说，第一晶体管、第二晶体管和第三晶体管可以是NMOS管，第一晶体管、第二晶体管和第三晶体管也可以是PMOS管，当然，第一晶体管、第二晶体管和第三晶体管还可以是增强型NMOS管或PMOS管，第一晶体管、第二晶体管和第三晶体管仍可以是基本型NMOS管或PMOS管。

这里，以晶体管是PMOS管为例，参照图3所示，在第二输出端与地之间的第二电阻131和第一晶体管132之间的连接关系存在如下两种情况：

第一种为图3中的左图，第二输出端OUT2连接第二电阻131的一端，第二电阻131的另一端连接第一晶体管132的第一端，第一晶体管132的第二端和第一晶体管132的第三端短接后接地。

第二种为图3中的右图，第二输出端OUT2连接第一晶体管132的第一端，第一晶体管132的第二端和第一晶体管132的第三端短接后连接第二电阻131的一端，第二电阻131的另一端接地。

本申请其他实施例中，第一晶体管可以为一个或多个，若第一晶体管为多个，则多个第一晶体管之间串接。

参照图4所示，图4为补偿复位电压电路中包括2个第一晶体管的电路图。

这里，以第一晶体管、第二晶体管和第三晶体管均为PMOS管为例，参照图5所示，补偿复位电路包括的第二电阻131和第一晶体管132串联在第二输出端OUT2和地之间，第二晶体管111的源端和第三晶体管112的源端中的其中一个为第一输入端IN1，另一个为第二输入端IN2；第二晶体管111的栅端连接第三晶体管112的栅端，且第二晶体管111的栅端连接第二晶体管111的漏端，并作为第一输出端OUT1；第三晶体管112的漏端作为第二输出端OUT2。

这里，以第一晶体管、第二晶体管和第三晶体管均为NMOS管为例，上电复位电路还可以包括：电流镜像电路、第一电阻和补偿复位电压电路，其中，第一电阻的一端和补偿复位电压电路的一端均连接电源端；第一电阻的另一端连接电流镜像电路的第一输入端，电流镜像电路的第一输出端接地；补偿复位电压电路另一端连接电流镜像电路的第二输入端，电流镜像电路的第二输出端接地，且第一输入端作为上电复位电压输出端。参照图6所示，电流镜像电路11包括第二晶体管111和第三晶体管112，补偿复位电路包括的第二电阻131和第一晶体管132串联在电源端和第三晶体管112的漏端，第一电阻12设置在电源端和第二晶体管111的漏端之间，第二晶体管111的栅端连接第三晶体管112的栅端，且第二晶体管111的栅端连接第二晶体管111的漏端，第二晶体管111的源端和第三晶体管112的源端分别接地，且第三晶体管112的第一输入端IN2作为上电复位电压输出端Vout。

由上述可知，在补偿复位电压电路中设置与第二晶体管、第三晶体管相同类型的晶体管进行温度补偿，且第一晶体管和第三晶体管的导通电压具有相同变化趋势，但第一晶体管和第三晶体管的导通电压对上电复位电压输出端Vout输出的第一电压信号的影响相反。当温度和工艺变化时，补偿复位电压电路可以起到一定的温度和工艺补偿作用，从而稳定复位电压信号的最高电压Vrst,max。

本申请其他实施例中，第三晶体管作为电流镜负载，其镜像电流来自第二晶体管。

本申请实施例中，第三晶体管的面积大于第二晶体管的面积，且第三晶体管的面积大小是第二晶体管的面积大小的整数倍，从而使得经过第三晶体管的景象电流为经过第二晶体管电流的整数倍，如K倍，其中，K为大于或等于1的正整数。

本申请其他实施例中，参照图7所示，图7示出的是一种可选的上电复位电路的结构示意图，该上电复位电路100还包括施密特触发器14和反相器15，其中，

施密特触发器14的输入端连接上电复位电压输出端，施密特触发器14的输出端连接反相器15的输入端；

反相器15的输出端用于接集成电路内部电路；

反相器15用于完成反向功能，使输出信号恢复到逻辑电平值。

本申请实施例中，施密特触发器14和反相器15用于信号整形，滤除干扰和提高驱动能力。

在一种可实现的应用场景中，参照图8所示，图8示出的是一种可选的上电复位电路的结构示意图，该上电复位电路100包括第一PMOS管M3、第二PMOS管M1、第三PMOS管M2、第一电阻R1、第二电阻R2、施密特触发器S1和反相器I1。其中，施密特触发器S1和反相器I1用于信号整形，滤除干扰和提高驱动能力。

这里，假设复位电压信号Vrst输出的最高电压Vrst,max为第一PMOS管M3、第二PMOS管M1和第三PMOS管M2的电压阈值，当电源电压信号Vdd刚开始上升时，第二PMOS管M1和第三PMOS管M2没有导通，上电复位电压输出端输出的电压信号Va为低电平，复位电压信号Vrst为高电平。当电源电压信号Vdd上升至大于第一PMOS管M3、第二PMOS管M1和第三PMOS管M2的电压阈值Vrst,max时，第一PMOS管M3、第二PMOS管M1和第三PMOS管M2开始有电流流过，此时上电复位电压输出端输出的电压信号Va开始上升。电压信号Va会随着电源电压信号Vdd的增大而一直增大，当电压信号Va增大至施密特触发器S1的正向阈值电压时，施密特触发器S1输出变为高，并通过反相器I1将复位电压信号Vrst翻转为低电平，复位结束。

这里，第二PMOS管M1和第三PMOS管M2的导通电压相同均为Vsg1，第一PMOS管M3的导通电压为Vsg2。第二PMOS管M1和第三PMOS管M2组成一对电流镜，且流过第三PMOS管M2的电流为流过第二PMOS管M1电流的k倍，施密特触发器S1的正向阈值电压为Vth,p。在复位电路翻转瞬间，复位电压信号Vrst输出的最高电平Vrst,max等于电源信号Vdd，可以得到如下公式(1)，

对公式(1)进行变换，得到复位电压信号Vrst输出的最高电压Vrst,max，最高电压Vrst,max可以通过公式(2)表示，

由上述可知，通过补偿复位电压电路中的与电流镜晶体管同类型的晶体管进行温度补偿，由于第一PMOS管和第三PMOS管的导通电压具有相同变化趋势，当温度变化时，第二项温度变化可以对第一项同电阻相关的温度变化在一定程度上进行抵消，减小上电复位电压输出端输出的电压信号Vout随温度变化和工艺变化的偏差，温度补偿效果好，上电复位电压偏差小，功耗低。

在另一种可实现的应用场景中，参照图9所示，图9示出的是一种可选的上电复位电路的结构示意图，该上电复位电路100包括第一NMOS管M3、第二NMOS管M1、第三NMOS管M2、第一电阻R1、第二电阻R2、施密特触发器S1和反相器I1。其中，施密特触发器S1和反相器I1用于信号整形，滤除干扰和提高驱动能力。这里，在复位电路翻转瞬间，复位电压信号Vrst输出的最高电平Vrst,max等于电源信号Vdd，可以得到如下公式(3)，

对公式(3)进行变换，得到复位电压信号Vrst输出的最高电压Vrst,max，最高电压Vrst,max可以通过公式(4)表示，

由上述可知，通过补偿复位电压电路中的与电流镜晶体管同类型的晶体管进行温度补偿和工艺补偿，由于第一NMOS管和第三NMOS管的导通电压具有相同变化趋势，当温度变化时，第二项温度变化可以对第一项同电阻相关的温度变化在一定程度上进行抵消，减小上电复位电压输出端输出的电压信号Vout随温度变化和工艺变化的偏差，温度补偿效果好，上电复位电压偏差小，功耗低。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (8)

1.一种上电复位电路，其特征在于，所述上电复位电路包括：电流镜像电路、第一电阻和补偿复位电压电路，其中，

所述电流镜像电路的第一输入端和第二输入端均连接电源端；

所述电流镜像电路的第一输出端通过所述第一电阻接地，所述电流镜像电路的第二输出端通过所述补偿复位电压电路接地，且所述第二输出端作为上电复位电压输出端；

所述补偿复位电压电路包括串联在所述第二输出端与地之间的第二电阻和第一晶体管，其中，所述第一晶体管为常开状态；

所述电流镜像电路包括第二晶体管和第三晶体管，其中，

所述第二晶体管的第一端和所述第三晶体管的第一端中的其中一个为所述第一输入端，另一个为所述第二输入端；

所述第二晶体管的第二端连接所述第三晶体管的第二端连接，且所述第二晶体管的第二端连接所述第二晶体管的第三端，并作为所述第一输出端；

所述第三晶体管的第三端作为所述第二输出端；

其中，所述第一晶体管的导通电压和所述第二晶体管的导通电压用于通过电压抵消方式稳定所述上电复位电路中的复位信号的最高电压。

2.根据权利要求1所述的上电复位电路，其特征在于，所述第二输出端连接所述第二电阻的一端，所述第二电阻的另一端连接所述第一晶体管的第一端，所述第一晶体管的第二端和所述第一晶体管的第三端短接后接地。

3.根据权利要求1所述的上电复位电路，其特征在于，所述第二输出端连接所述第一晶体管的第一端，所述第一晶体管的第二端和所述第一晶体管的第三端短接后连接所述第二电阻的一端，所述第二电阻的另一端接地。

4.根据权利要求1所述的上电复位电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为PMOS管，所述第一端为源端，所述第二端为栅端，所述第三端为漏端。

5.根据权利要求1所述的上电复位电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为NMOS管，所述第一端为漏端，所述第二端为栅端，所述第三端为源端。

6.根据权利要求1所述的上电复位电路，其特征在于，所述第三晶体管作为电流镜负载，其镜像电流来自所述第二晶体管。

7.根据权利要求1所述的上电复位电路，其特征在于，所述第三晶体管的面积大于所述第二晶体管的面积。

8.根据权利要求1至7任一项所述的上电复位电路，其特征在于，所述上电复位电路还包括：施密特触发器和反相器，其中，

所述施密特触发器的输入端连接所述上电复位电压输出端，所述施密特触发器的输出端连接所述反相器的输入端；

所述反相器的输出端用于接集成电路内部电路；

所述反相器用于完成反向功能，使输出信号恢复到逻辑电平值。