CN114172500A - 集成电路上电复位电路 - Google Patents
集成电路上电复位电路 Download PDFInfo
- Publication number
- CN114172500A CN114172500A CN202111457691.4A CN202111457691A CN114172500A CN 114172500 A CN114172500 A CN 114172500A CN 202111457691 A CN202111457691 A CN 202111457691A CN 114172500 A CN114172500 A CN 114172500A
- Authority
- CN
- China
- Prior art keywords
- nmos
- power
- tube
- integrated circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种集成电路上电复位电路,第一电阻、第二电阻串接在工作电源同第一NMOS管的漏端之间;第一NMOS管的栅端及第三NMOS管的栅端均接第一电阻同第二电阻的串接点;第一NMOS管、第二NMOS管及第三NMOS管的源端均接地;第一PMOS管漏端、栅端及第二PMOS管的栅端同接第三NMOS管的漏端;第一PMOS管源端及第二PMOS管源端均接工作电源;第二NMOS管的漏端接第二PMOS管的漏端,并作为上电复位电压输出端。本发明的集成电路上电复位电路,减小了上电复位电压随温度变化的偏差,温度补偿效果好,上电复位电压偏差小,功耗低。
Description
技术领域
本发明涉及半导体电路技术,特别是涉及一种集成电路上电复位电路。
背景技术
许多集成电路都包含上电复位电路,其作用是保证在施加电源后,模拟和数字模块初始化至已知状态。基本上电复位(POR)功能会产生一个内部复位脉冲以避免"竞争"现象,并使器件保持静态,直至电源电压达到一个能保证正常工作的阈值。在超低功耗的上电复位电路中,上电及下电的电压点会受工艺角及温度变化影响,严重影响到芯片的良率。
现有的一种集成电路上电复位电路如图1所示,集成电路在不同的工艺角下,NMOS管M1温度系数的绝对值会有较大的差别,NMOS管M1较大的温度系数差别,会使上电复位电压V2偏差增加显著,导致施加到集成电路内部电路的内部复位脉冲RSTB因温度影响偏差较大,影响集成电路的正常复位。
发明内容
本发明要解决的技术问题是提供一种集成电路上电复位电路,减小了上电复位电压VPOR1随温度变化的偏差,温度补偿效果好,上电复位电压偏差小,功耗低。
为解决上述技术问题,本发明提供的集成电路上电复位电路,其包括第一电阻R1、第二电阻R2、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第一PMOS管P1及第二PMOS管P2;
第一电阻R1、第二电阻R2串接在工作电源VDD同第一NMOS管M1的漏端之间;
第一NMOS管M1的栅端及第三NMOS管M3的栅端均接第一电阻R1同第二电阻R2的串接点;
第一NMOS管M1、第二NMOS管M2及第三NMOS管M3的源端均接地;
第一PMOS管P1漏端、栅端及第二PMOS管P2的栅端同接第三NMOS管M3的漏端;
第一PMOS管P1源端及第二PMOS管P2源端均接工作电源VDD;
第二NMOS管M2的漏端接第二PMOS管P2的漏端,并作为上电复位电压输出端por1。
较佳的,第一NMOS管M1由M个结构相同的基本NMOS管并联组成;
第二NMOS管M2由N个结构相同的基本NMOS管并联组成;
各基本NMOS管的宽长比相同;
N大于M,N、M均为正整数。
较佳的,N=K*M,K为大于1的整数。
较佳的,K为5~10。
较佳的,第三NMOS管M3由S个结构相同的基本NMOS管并联组成,S为正整数。
较佳的,S=J*M,J为大于1的整数。
较佳的,J为3~15。
较佳的,第一电阻R1的阻值为0.1MΩ~100MΩ;
第二电阻R2的阻值为0.1MΩ~100MΩ。
较佳的,第一NMOS管M1、第二NMOS管M2、第三NMOS管M3为增强型NMOS;
第一PMOS管P1、第二PMOS管P2为增强型PMOS;
第一PMOS管P1、第二PMOS管P2的宽长比相同。
较佳的,集成电路上电复位电路还包括一施密特触发器及一反相器;
所述施密特触发器,其输入端接上电复位电压输出端por1,其输出端接反相器的输入端;
所述反相器的输出端用于接集成电路内部电路。
附图说明
为了更清楚地说明本发明的技术方案,下面对本发明所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有一种集成电路上电复位电路;
图2是本发明的集成电路上电复位电路一实施例电路图。
具体实施方式
下面将结合附图,对本发明中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
实施例一
如图2所示,集成电路上电复位电路包括第一电阻R1、第二电阻R2、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第一PMOS管P1及第二PMOS管P2;
第一电阻R1、第二电阻R2串接在工作电源VDD同第一NMOS管M1的漏端之间;
第一NMOS管M1的栅端及第三NMOS管M3的栅端均接第一电阻R1同第二电阻R2的串接点;
第一NMOS管M1、第二NMOS管M2及第三NMOS管M3的源端均接地;
第一PMOS管P1漏端、栅端及第二PMOS管P2的栅端同接第三NMOS管M3的漏端;
第一PMOS管P1源端及第二PMOS管P2源端均接工作电源VDD;
第二NMOS管M2的漏端接第二PMOS管P2的漏端,并作为上电复位电压输出端por1。
实施例一的集成电路上电复位电路,通过同一类型NMOS管(M2,M1)进行温度补偿,上电复位电压VGS1为第一NMOS管M1的栅源电压,VGS2为第二NMOS管M2的栅源电压,当第一NMOS管M1、第二NMOS管M2有相同的温度系数,温度变化时,第一项同电阻相关的温度系数基本抵消,只有第一NMOS管M1一种栅源电压温度系数,能避免使用多种类型的MOSFET温度补偿在不同工艺中的不确定性,减小了上电复位电压Vpor1随温度变化的偏差,温度补偿效果好,上电复位电压偏差小,功耗低。
实施例二
基于实施一的集成电路上电复位电路,第一NMOS管M1由M个结构相同的基本NMOS管并联组成;
第二NMOS管M2由N个结构相同的基本NMOS管并联组成;
各基本NMOS管的宽长比相同;
N大于M,N、M均为正整数。
较佳的,N=K*M,K为大于1的整数。
较佳的,K为5~10。
较佳的,第三NMOS管M3由S个结构相同的基本NMOS管并联组成,S为正整数。
较佳的,S=J*M,J为大于1的整数。
较佳的,K为3~15。
较佳的,第一电阻R1的阻值为0.1MΩ~100MΩ;
第二电阻R2的阻值为0.1MΩ~100MΩ。
较佳的,第一NMOS管M1、第二NMOS管M2、第三NMOS管M3为增强型NMOS。
较佳的,第一PMOS管P1、第二PMOS管P2的宽长比相同。
较佳的,第一PMOS管P1、第二PMOS管P2为增强型PMOS。
实施例三
基于实施一或二,集成电路上电复位电路还包括一施密特触发器及一反相器;
所述施密特触发器,其输入端接上电复位电压输出端por1,其输出端接反相器的输入端;
所述反相器的输出端用于接集成电路内部电路。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (10)
1.一种集成电路上电复位电路,其特征在于,其包括第一电阻(R1)、第二电阻(R2)、第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第一PMOS管(P1)及第二PMOS管(P2);
第一电阻(R1)、第二电阻(R2)串接在工作电源(VDD)同第一NMOS管(M1)的漏端之间;
第一NMOS管(M1)的栅端及第三NMOS管(M3)的栅端均接第一电阻(R1)同第二电阻(R2)的串接点;
第一NMOS管(M1)、第二NMOS管(M2)及第三NMOS管(M3)的源端均接地;
第一PMOS管(P1)漏端、栅端及第二PMOS管(P2)的栅端同接第三NMOS管(M3)的漏端;
第一PMOS管(P1)源端及第二PMOS管(P2)源端均接工作电源(VDD);
第二NMOS管(M2)的漏端接第二PMOS管(P2)的漏端,并作为上电复位电压输出端(por1)。
2.根据权利要求1所述的集成电路上电复位电路,其特征在于,
第一NMOS管(M1)由M个结构相同的基本NMOS管并联组成;
第二NMOS管(M2)由N个结构相同的基本NMOS管并联组成;
各基本NMOS管的宽长比相同;
N大于M,N、M均为正整数。
3.根据权利要求2所述的集成电路上电复位电路,其特征在于,
N=K*M,K为大于1的整数。
4.根据权利要求3所述的集成电路上电复位电路,其特征在于,
K为5~10。
5.根据权利要求2所述的集成电路上电复位电路,其特征在于,
第三NMOS管(M3)由S个结构相同的基本NMOS管并联组成,S为正整数。
6.根据权利要求5所述的集成电路上电复位电路,其特征在于,
S=J*M,J为大于1的整数。
7.根据权利要求6所述的集成电路上电复位电路,其特征在于,
J为3~15。
8.根据权利要求1所述的集成电路上电复位电路,其特征在于,
第一电阻(R1)的阻值为0.1MΩ~100MΩ;
第二电阻(R2)的阻值为0.1MΩ~100MΩ。
9.根据权利要求1所述的集成电路上电复位电路,其特征在于,
第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)为增强型NMOS;
第一PMOS管(P1)、第二PMOS管(P2)为增强型PMOS;
第一PMOS管(P1)、第二PMOS管(P2)的宽长比相同。
10.根据权利要求1所述的集成电路上电复位电路,其特征在于,
集成电路上电复位电路还包括一施密特触发器及一反相器;
所述施密特触发器,其输入端接上电复位电压输出端(por1),其输出端接反相器的输入端;
所述反相器的输出端用于接集成电路内部电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111457691.4A CN114172500A (zh) | 2021-12-02 | 2021-12-02 | 集成电路上电复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111457691.4A CN114172500A (zh) | 2021-12-02 | 2021-12-02 | 集成电路上电复位电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114172500A true CN114172500A (zh) | 2022-03-11 |
Family
ID=80482252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111457691.4A Pending CN114172500A (zh) | 2021-12-02 | 2021-12-02 | 集成电路上电复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114172500A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115913196A (zh) * | 2022-12-30 | 2023-04-04 | 广州慧智微电子股份有限公司 | 一种上电复位电路 |
-
2021
- 2021-12-02 CN CN202111457691.4A patent/CN114172500A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115913196A (zh) * | 2022-12-30 | 2023-04-04 | 广州慧智微电子股份有限公司 | 一种上电复位电路 |
CN115913196B (zh) * | 2022-12-30 | 2024-02-02 | 广州慧智微电子股份有限公司 | 一种上电复位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
CN107707232B (zh) | 复位阈值电平可变的上电复位电路 | |
KR20090009293A (ko) | 보상 회로 및 보상 방법 | |
EP0405319B1 (en) | Delay circuit having stable delay time | |
JPH04304708A (ja) | リング発振器,リング発振器の補償回路及びリング発振器の補償方法 | |
CN101557215A (zh) | 一种电压比较器 | |
CN114172500A (zh) | 集成电路上电复位电路 | |
KR20080061208A (ko) | 파워-온-리셋 회로 | |
CN114184832B (zh) | 一种低压检测电路 | |
KR19990066745A (ko) | 집적회로에서의 용량성 구조체 | |
CN109660234B (zh) | 一种利用1.8v耐压器件实现的耐5v电平偏移电路 | |
CN112650351B (zh) | 一种亚阈值电压基准电路 | |
CN115955226A (zh) | 上电复位电路 | |
CN110739943A (zh) | 一种带温度补偿的复位电路 | |
CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
CN113285706B (zh) | 一种电压电平转换电路 | |
CN108649927B (zh) | 一种低功耗d触发器 | |
CN108628379B (zh) | 偏压电路 | |
CN111224644A (zh) | 一种低功耗的d触发器 | |
KR20080024411A (ko) | 반도체 메모리 장치의 데이터 출력 드라이버 | |
CN109062305B (zh) | 基准电压源电路 | |
CN115913196B (zh) | 一种上电复位电路 | |
CN111669175B (zh) | 一种二分频电路及一种芯片 | |
CN116346103B (zh) | 检测电源信号的复位电路及电路复位系统 | |
CN213585703U (zh) | 一种cmos振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |