CN117459044A - 一种低压复位电路及复位方法 - Google Patents

一种低压复位电路及复位方法 Download PDF

Info

Publication number
CN117459044A
CN117459044A CN202311537911.3A CN202311537911A CN117459044A CN 117459044 A CN117459044 A CN 117459044A CN 202311537911 A CN202311537911 A CN 202311537911A CN 117459044 A CN117459044 A CN 117459044A
Authority
CN
China
Prior art keywords
low
voltage
circuit
voltage reset
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311537911.3A
Other languages
English (en)
Inventor
唐建伟
陈虎
钱晓浩
沙绍栋
黄铭
林日兴
张辉霞
刘琳
潘维
朱明�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Core Lin Hua Technology Co ltd
Original Assignee
Wuxi Core Lin Hua Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Core Lin Hua Technology Co ltd filed Critical Wuxi Core Lin Hua Technology Co ltd
Priority to CN202311537911.3A priority Critical patent/CN117459044A/zh
Publication of CN117459044A publication Critical patent/CN117459044A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明属于电路连接技术领域，公开了一种低压复位电路，包括：基准电压产生电路及复位方法，基准电压产生电路的输出端与反相器的输入端相连，反相器输出端作为低压复位信号输出端。本发明利用MOS管匹配原理，使基准产生电路的MN0的W/L值与CMOS反相器的MN0的W/L一致，使两者随温度变化VTH变化的特性趋于一致，则整体低压复位电压阈值电压所温度变化的影响得到一定的补偿。本发明相对传统的低压复位电路来说，具有结构简单，成本低的优点，适用于各类成本敏感的MCU设计中，另一种低压复位电路在原基础上提高低压复位阈值电压的温度特性，其温度特性接近传统的低压复位电路，具有成本低，功耗低，性能好的优点。

Description

一种低压复位电路及复位方法
技术领域
本发明属于电路连接技术领域，尤其涉及一种低压复位电路及复位方法。
背景技术
目前，低压复位电路的作用是当电源电压下降到一定阈值时，触发并产生复位信号，以保护电路不会因为电源电压的下降而受到损害。这种低压复位功能有利于加强MCU(微控制器)的功能完整性，同时也可以简化外部应用电路的设计和成本，其低压复位电路阈值电压对于MCU(微控制器)在低电源电压情况的工作稳定性有着重要的作用，同时低压复位电路在MCU(微控制器)中一般来说处于常开的工作状态，在MCU(微控制器)的功耗要求越来越低的背景下，对低压复位电路的工作功耗也有着比较严格的要求。
现有技术主要采用带隙基准电压产生电路加电压比较器的结构，将带隙基准电压产生电路产生的带隙基准电压信号与电源的分压电路，通过一个电压比较器来得到低压复位信号。
传统的低压复位电路常采用简单的RC延时电路结合开关MOS管实现复位功能。在该技术中，当电路上电或需要复位时，一个电阻(R)和电容(C)组合的RC延时电路开始充电。当电容上的电压达到MOS管的开启电压时，MOS管导通，从而产生一个复位信号。这种方法的优点是简单、便宜，且不需要复杂的控制逻辑。
现有技术存在的技术问题：
1.响应时间不稳定：由于环境条件(如温度、湿度)或供电电压的变化，RC延时电路的延时时间会有所变化，导致复位信号的产生时间不可预测。
2.电源耗能：在RC延时电路充电的过程中，会有一部分能量消耗为热，尤其是在大电阻和大电容值的情况下，这会导致较高的静态功耗。
3.不适应快速变化的工作环境：在高速或大数据处理的应用中，需要更快速和准确的复位信号。传统的RC延时复位电路无法满足这些要求。
4.对噪声敏感：简单的RC延时复位电路对外部噪声非常敏感，这会导致误复位或复位不完全。
发明内容
针对现有技术存在的问题，本发明提供了一种低压复位电路。
本发明是这样实现的，一种低压复位电路，所述低压复位电路包括：基准电压产生电路，基准电压产生电路的输出端与反相器的输入端相连，反相器输出端作为低压复位信号输出端。
进一步，所述反相器由的连接关系：MP0、MP1、……、MPn n-1个PMOS形成串联连接关系，CMOS开关K0、K1、……、Kn与对应的MP0、MP1、……、MPn形成并联连接关系。
进一步，所述低压复位电路的n-1个NMOS形成并联连接关系，NMOS开关KN0、KN1、……、KNn与对应的MN0、MN1、……、MNn形成串联连接关系。
进一步，所述基准电压产生电路连接关系：NMOS管MN1与电阻形成串联关系，MN0的栅端与R0的负端及MN1的漏端相接。
进一步，所述的MP0的漏端和栅端相连，且与MN0的漏端相连，电阻R0的正端与PMOSMP1的漏端相连。
进一步，所述基准电压产生电路的连接关系：
运放的输出端与PMOS管MP0、MP1、MP2、MP3的栅端相连；运放的负输入端与MP4的源端和MP0的漏端相连；运放的正输入端与MP2的源端和MP5的漏端相连；NMOS管M0的栅端与漏端相连，并与MP1的漏端相连；电阻R0的正端与MP3的漏端相连，负端与地相连。
本发明的另一目的在于提供一种低压复位方法，所述方法包括以下步骤：
a)利用基准电压产生电路产生一个稳定的基准电压；
b)将所述稳定的基准电压送至反相器的输入端，确保低噪声传输；
c)通过反相器快速输出低压复位信号，确保系统的即时响应。
进一步，所述方法的反相器采用高电导率的MP0、MP1、……、MPn的n-1个PMOS进行串联连接，以保证低电阻路径；并使用低漏电流的CMOS开关K0、K1、……、Kn与对应的MP0、MP1、……、MPn形成并联连接，以进行高效的复位操作。
进一步，所述方法在复位过程中使用低电阻的n-1个NMOS进行并联连接，提供更快的响应速度；其中NMOS开关KN0、KN1、……、KNn与对应的MN0、MN1、……、MNn形成低电容的串联连接关系，减少信号延迟。
进一步，所述方法中的基准电压产生电路采用NMOS管MN1与高稳定性电阻形成串联关系，保证基准电压的稳定性和准确性；其中MN0的栅端与R0的负端及MN1的漏端相接，形成低噪声的反馈路径，确保准确和稳定的基准电压输出。
本发明的另一目的在于提供一种低压复位方法，所述方法包括以下步骤：
a)利用基准电压产生电路产生一个稳定的基准电压；
b)将所述稳定的基准电压送至反相器的输入端，确保低噪声传输；
c)通过反相器快速输出低压复位信号，确保系统的即时响应。
进一步，所述方法的反相器采用高电导率的MP0、MP1、……、MPn的n-1个PMOS进行串联连接，以保证低电阻路径；并使用低漏电流的CMOS开关K0、K1、……、Kn与对应的MP0、MP1、……、MPn形成并联连接，以进行高效的复位操作。
进一步，所述方法在复位过程中使用低电阻的n-1个NMOS进行并联连接，提供更快的响应速度；其中NMOS开关KN0、KN1、……、KNn与对应的MN0、MN1、……、MNn形成低电容的串联连接关系，减少信号延迟。
进一步，所述方法中的基准电压产生电路采用NMOS管MN1与高稳定性电阻形成串联关系，保证基准电压的稳定性和准确性；其中MN0的栅端与R0的负端及MN1的漏端相接，形成低噪声的反馈路径，确保准确和稳定的基准电压输出。
结合上述的技术方案和解决的技术问题，本发明所要保护的技术方案所具备的优点及积极效果为：
第一、本发明所描述的低压复位电路相对传统的低压复位电路来说，具有结构简单，成本低的优点，适用于各类成本敏感的MCU设计中，所描述的另一种低压复位电路在原基础上进一步提高了低压复位阈值电压的温度特性，其温度特性接近传统的低压复位电路，具有成本低，功耗低，性能好的优点。
本发明采用更为简单的结构来实现低压复位功能，在保持较低功耗的情况下得到成本更低的低压复位电路。
1)低电压运行：该电路设计能够在低电压环境下稳定地运行。这是一个重要的进步，因为低电压设备在节能和减少能源消耗方面具有潜力。
2)基准电压产生电路：该电路设计包括一个基准电压产生电路，它能保证即使在电源电压波动的情况下，也可以产生稳定的基准电压。
3)优化的CMOS反相器设计：电路中的CMOS反相器的设计也是一个重要的技术进步。通过优化的串联连接和并联连接关系，可以改善电路的性能和可靠性。
4)增强的稳定性：通过运用特殊的连接方式，例如运放的输出端与PMOS管的栅端相连，运放的负输入端与源端和漏端相连等，电路的稳定性得到了提升。
以上所述的技术进步都有提高电路的性能和可靠性，从而改善设备的总体性能。
第二，本发明的技术方案转化后的预期收益和商业价值为：根据相关数据显示，2021年全球MCU整体出货量达到309亿颗，销售额达到196亿美元。作为MCU的必不可少的功能性模块，可靠并成本低廉的低压复位电路有助于降低MCU的整体成本，在当今竞争激烈的市场环境下提高性价比和竞争优势。因此，该发明的方案转化后有着巨大的市场价值。
第三，针对本发明提供的低压复位电路和其相关方法，以下是其具体取得的显著的技术进步：
1)提高了复位速度：通过采用高电导率的PMOS和NMOS的特定连接方式，该低压复位电路确保了低电阻路径，从而大大提高了复位信号的响应速度。快速的复位速度可以为其他电路组件提供更准确的时间同步，从而提高整体系统性能。
2)增强了电路的稳定性：使用高稳定性电阻与特定的MOS管进行串联，确保了基准电压的稳定输出。稳定的基准电压能够确保电路在不同的工作条件下都能够提供一致和可靠的复位操作。
3)降低了信号噪声：通过优化反馈路径和使用低噪声的基准电压产生电路，该复位电路减少了不必要的信号干扰，从而提供了更加清晰和准确的复位信号输出。
4)提高了电路的节能效果：采用低电容的串联和并联连接关系，在不牺牲性能的前提下，实现了电路的低功耗。这对于便携设备或任何对电池寿命敏感的应用都是至关重要的。
5)增强了电路的兼容性和适应性：由于设计上的灵活性，该电路可以很容易地与其他电路组件集成，或根据特定应用进行调整。这使得电路更具适应性，可以满足各种不同的应用需求。
本发明提供的低压复位电路及其相关方法在速度、稳定性、噪声控制、节能和兼容性等多个方面都取得了显著的技术进步，使其在各种应用中都表现出卓越的性能。
附图说明
图1是本发明实施例提供的低压复位电路的结构示意图；
图2是本发明实施例提供的CMOS反相器结构图；
图3是本发明实施例提供的基准电压产生电路示意图；
图4是本发明实施例提供的一种基准电压产生电路示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明实施例提供的低压复位电路，包括：基准电压产生电路，基准电压产生电路的输出端与反相器的输入端相连，反相器输出端作为低压复位信号输出端。
在本发明的实施例中，CMOS反相器是由PMOS和NMOS组成的将输入电压信号转换为反相的电压输出信号的电路，其中阈值电压为与VDD相关的电压值，即：
VTH＝K×VDD(0<K<1)
K的值由PMOS和NMOS的相对驱动能力来决定。当VIN<VTH时，
VOUT＝VDD，当VIN>VTH时，VOUT＝0V。
其中：VTH：表示CMOS反相器阈值电压，VDD表示电源电压，VIN表示CMOS反相器输入电压，VOUT表示CMOS反相器输出电压。
基准电压产生电路产生的与VDD电源无关的基准电压VREF，当VREF<(K×VDD)时，即VDD>(VREF/K)时，VOUT＝VDD；当VREF>(K×VDD)时，即VDD<(VREF/K)时，VOUT＝0V,实现低压复位电路功能。
在本发明的实施例中，如图2所示，本发明的CMOS反相器由如下结构实现：连接关系：
MP0、MP1、……、MPn等n-1个PMOS形成串联连接关系，CMOS开关K0、K1、……、Kn与对应的MP0、MP1、……、MPn形成并联连接关系。
MN0、MN1、……、MNn等n-1个NMOS形成并联连接关系，NMOS开关KN0、KN1、……、KNn与对应的MN0、MN1、……、MNn形成串联连接关系。
本发明通过CMOS开关K0、K1、……、Kn与NMOS开关的控制，可实现PMOS和NMOS的驱动能力的灵活控制，进而控制CMOS反相器阈值电压VTH，从而得到灵活的阈值电压控制。
在本发明的实施例中，如图3所示，基准电压产生电路由如下结构实现：连接关系：NMOS管MN1与电阻形成串联关系，MN0的栅端与R0的负端及MN1的漏端相接；MP0的漏端和栅端相连，且与MN0的漏端相连。电阻R0的正端与PMOS MP1的漏端相连。
本发明实施例的电路原理说明：
假设MN0的宽长比假设MN1的宽长比/>MP1和MP2的宽长比相同，
则根据MOS管特性公式：
其中：Wx表示对应标号MOS管的沟道宽度，Lx表示对应标号MOS端的沟道长度，表示对应标号MOS管的宽长比，μ0表示载流子迁移率，COX表示单位面积的栅氧电容，VTH表示MOS管阈值电压，VGS表示MOS管栅源电压。
在本发明实施例中，如图4所示，本发明的基准电压产生电路还可以由如下结构实现：连接关系：
运放的输出端与PMOS管MP0、MP1、MP2、MP3的栅端相连；运放的负输入端与MP4的源端和MP0的漏端相连；运放的正输入端与MP2的源端和MP5的漏端相连；NMOS管M0的栅端与漏端相连，并与MP1的漏端相连；电阻R0的正端与MP3的漏端相连，负端与地相连。
电路原理说明：通过运放的闭环放大功能，使MP4的漏端和MP5的漏端电压相同。假设MP0的宽长比为MP2的宽长比为/>MP4的宽长比为/>MP5的宽长比为/>且MN0的栅端电压与R0的正端电压相同，即VREF＝VR0。流经R0的电流可以通过上述公式来确定基准产生电路的功耗。
参数意义同上。
当上述的基准电压产生模块的输出端VREF接入到图2的CMOS反相器结构的输入端VIN时，该结构可以在图3所示的基准电压产生电路的基础上，进一步提升本发明的低压复位电路的温度特性。
MOS管的I-V特性会随温度变化而变化，当图3所示的基准电压产生电路的基准电压与如图2所示的CMOS反相器结构的电压翻转点随温度变化的状态不一致时，这一变化会体现在低压复位电压值上。
MOS管的阈值电压与沟道长度和沟道宽度之间有密切的关系。沟道长度是指栅极和漏极之间的距离(L)，沟道宽度是指沟道的横向尺寸(W)。阈值电压可以用以下公式表示:
其中，VTH是MOS管阈值电压，VTH0是与MOS管结构相关的常数，γ是沟道调制系数，φF是内建电场的势垒高度，VSB是源/漏电压与基准电压之间的差值。公式中的γ项与沟道宽度有关，而这一项与沟道长度有关。
沟道宽度对阈值电压的影响主要通过γ来体现。γ的值是一个正比例常数，通常在0.3V1/2～0.4V1/2范围内。较大的沟道宽度会降低γ的值，使得阈值电压增加。这是因为增加沟道宽度会导致电场分布更加均匀，减小了电场的垂直分量，从而增加了阈值电压。
沟道长度对阈值电压的影响则体现在这一项上。较短的沟道长度会减小这一项的值，导致阈值电压降低。这是因为减小沟道长度会增加电场的垂直分量，使得阈值电压减小。
沟道长度和沟道宽度对阈值电压的影响，也会进一步影响阈值电压的温度系数。
本发明利用MOS管匹配原理，使如图4所示的基准产生电路的MN0的W/L值与如图2所示的CMOS反相器的MN0的W/L一致，可使两者随温度变化阈值电压变化的特性趋于一致，则整体低压复位电压阈值电压所温度变化的影响得到一定的补偿。
本发明实施例提供的低压复位电路的工作原理：
1)基准电压产生：
当电路上电时，基准电压产生电路开始工作。这个电路是为了在各种工作条件和环境因素下提供一个稳定且准确的基准电压。在权利要求4中提及的实施方式中，NMOS管MN1和高稳定性电阻结合，形成了一个电流源，而MN0与R0的结合形成了一个负反馈回路，确保输出的基准电压不会受到外部扰动的影响。
2)反相器操作：
基准电压被送至反相器的输入端。在权利要求2中描述的方式中，高电导率的PMOS进行串联，为信号提供了一个低电阻的路径，而低漏电流的CMOS开关则在其旁边并联，提供快速且有效的反相操作。这种结构确保了即使在低电压条件下，也能获得高性能的复位操作。
3)快速响应复位：
提到的结构通过低电阻的n-1个NMOS并联连接，实现了快速响应。这意味着当系统需要快速复位时，这些NMOS管可以迅速导通，为复位信号提供一个低电阻路径。与此同时，低电容的串联连接确保了复位信号没有额外的延迟。
4)稳定与低噪声：
通过使用高稳定性电阻和低噪声的反馈路径，电路确保了输出的基准电压既稳定又低噪声，这对于低压操作至关重要，因为在低电压下，噪声会显著影响电路的性能。
综上，这个低压复位电路通过精心设计的结构和元件选择，实现了在低电压条件下提供快速、稳定和低噪声的复位信号。其设计目标是确保即使在极端的工作条件下，也能可靠地执行复位操作，从而提高了整体系统的可靠性和性能。
实施例1：
低压复位电路可以应用于一种CMOS电路中，CMOS电路主要由一个反相器、一个或多个PMOS和NMOS开关组成。在CMOS电路中，当复位信号产生电路产生一个低电平时，CMOS反相器将该低电平信号反相，产生一个高电平信号，作为低压复位信号输出端。
1.反相器的输入端与基准电压产生电路的输出端相连，基准电压产生电路可以采用运放和电阻组成的负反馈电路来实现。
2.CMOS反相器的MP0、MP1、……、MPn n-1个PMOS形成串联连接关系，CMOS开关K0、K1、……、Kn与对应的MP0、MP1、……、MPn形成并联连接关系。
3.在上述CMOS反相器和CMOS开关的连接关系中，MP0的漏端和栅端相连，且与MN0的漏端相连，电阻R0的正端与PMOS MP1的漏端相连。
4.NMOS管MN1与电阻形成串联关系，MN0的栅端与R0的负端及MN1的漏端相接。
5.n-1个NMOS形成并联连接关系，NMOS开关KN0、KN1、……、KNn与对应的MN0、MN1、……、MNn形成串联连接关系。
实施例2：
低压复位电路还可以应用于一种基准电压产生电路中，基准电压产生电路产生一个电压值作为其他电路的运行参考值。该电路主要由一个运放、四个PMOS和一个NMOS组成。该电路能够通过正反馈的方式形成一个稳定的基准电压。
1.运放的输出端与PMOS管MP0、MP1、MP2、MP3的栅端相连；运放的负输入端与MP4的源端和MP0的漏端相连；运放的正输入端与MP2的源端和MP5的漏端相连；NMOS管M0的栅端与漏端相连，并与MP1的漏端相连；电阻R0的正端与MP3的漏端相连，负端与地相连。
2.在上述基准电压产生电路中，四个PMOS(MP0、MP1、MP2、MP3)形成串联连接关系，NMOS(MN0)与PMOS(MP4)形成并联连接关系。
3.运放的正输入端与PMOS管MP2的源端和NMOS管MN5的漏端相连，运放的负输入端与PMOS管MP4的源端和NMOS管MN6的漏端相连。
4.MN0的栅极与NMOS管MN4的漏极和PMOS管MP1的漏极相连，MN0的源极接地。
5.MN4和MN5是并联关系，其并联后的漏极与运放的输入端相连；PMOS管(MP0和MP3)和NMOS管(MN3)是并联关系，其并联后的漏极与运放的输出端相连；PMOS管(MP1和MP2)是串联关系，其串联后的漏极与NMOS管(MN2)的源极相连；PMOS管(MP4)是并联关系，其并联后的漏极与NMOS管(MN6)的源极相连。
本发明实施例在研发或者使用过程中取得了一些积极效果，和现有技术相比的确具备很大的优势，效果对比如表1所示的。
表1传统的复位电路和本发明的复位电路效果对比
基于本发明提供的低压复位电路，以下是本发明提供的两个具体的实施例及其实现方案：
应用实施例1:基于常规工艺的低压复位电路
1)基准电压产生电路：
使用一个差分对运放，其正输入端接地，负输入端通过电阻R1与输出端连接，形成一个负反馈。
运放的输出端连接到一个电容C，电容的另一端接地，形成一个低通滤波器，提供一个稳定的基准电压。
2)反相器结构：
使用常规CMOS工艺，其中MP0和MN0形成一个基本的CMOS反相器。
MP0的栅端通过电阻R2连接到基准电压，MN0的栅端直接连接到基准电压。
3)低压复位信号输出：
反相器的输出端直接作为低压复位信号输出端。
应用实施例2:基于多阈值工艺的低压复位电路
1)基准电压产生电路：
使用一个低偏置电流的差分对运放，其正输入端接地，负输入端通过电阻R3与输出端连接，形成一个负反馈。
运放的输出端连接到一个电容C1，电容的另一端接地，形成一个低通滤波器，提供一个稳定的基准电压。
2)反相器结构：
使用高阈值的PMOS管MP1和低阈值的NMOS管MN1进行实现。
MP1的栅端通过电阻R4连接到基准电压，MN1的栅端直接连接到基准电压。
3)低压复位信号输出：
反相器的输出端直接作为低压复位信号输出端。
由于使用了多阈值工艺，这种设计可以更好地工作在低压条件下，同时还保持了良好的噪声容限。
这两个实施例只是基于之前描述的低压复位电路的实现方案，实际应用中可以根据具体需求进行更多的优化和调整。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种低压复位电路，其特征在于，包括：
基准电压产生电路，基准电压产生电路的输出端与反相器的输入端相连，反相器输出端作为低压复位信号输出端。
2.如权利要求1所述的低压复位电路，其特征在于，所述反相器由的连接关系：MP0、MP1、……、MPn n-1个PMOS形成串联连接关系，CMOS开关K0、K1、……、Kn与对应的MP0、MP1、……、MPn形成并联连接关系。
3.如权利要求1所述的低压复位电路，其特征在于，所述低压复位电路的n-1个NMOS形成并联连接关系，NMOS开关KN0、KN1、……、KNn与对应的MN0、MN1、……、MNn形成串联连接关系。
4.如权利要求3所述的低压复位电路，其特征在于，所述基准电压产生电路连接关系：NMOS管MN1与电阻形成串联关系，MN0的栅端与R0的负端及MN1的漏端相接。
5.如权利要求2所述的低压复位电路，其特征在于，所述的MP0的漏端和栅端相连，且与MN0的漏端相连，电阻R0的正端与PMOS MP1的漏端相连。
6.如权利要求1所述的低压复位电路，其特征在于，所述基准电压产生电路的连接关系：
运放的输出端与PMOS管MP0、MP1、MP2、MP3的栅端相连；运放的负输入端与MP4的源端和MP0的漏端相连；运放的正输入端与MP2的源端和MP5的漏端相连；NMOS管M0的栅端与漏端相连，并与MP1的漏端相连；电阻R0的正端与MP3的漏端相连，负端与地相连。
7.一种低压复位方法，其特征在于，所述方法包括以下步骤：
a)利用基准电压产生电路产生一个稳定的基准电压；
b)将所述稳定的基准电压送至反相器的输入端，确保低噪声传输；
c)通过反相器快速输出低压复位信号，确保系统的即时响应。
8.如权利要求7所述的低压复位方法，其特征在于，所述方法的反相器采用高电导率的MP0、MP1、……、MPn的n-1个PMOS进行串联连接，以保证低电阻路径；并使用低漏电流的CMOS开关K0、K1、……、Kn与对应的MP0、MP1、……、MPn形成并联连接。
9.如权利要求7所述的低压复位方法，其特征在于，所述方法在复位过程中使用低电阻的n-1个NMOS进行并联连接，提供更快的响应速度；其中NMOS开关KN0、KN1、……、KNn与对应的MN0、MN1、……、MNn形成低电容的串联连接关系。
10.如权利要求7所述的低压复位方法，其特征在于，所述方法中的基准电压产生电路采用NMOS管MN1与高稳定性电阻形成串联关系，保证基准电压的稳定性和准确性；其中MN0的栅端与R0的负端及MN1的漏端相接，形成低噪声的反馈路径。
CN202311537911.3A 2023-11-17 2023-11-17 一种低压复位电路及复位方法 Pending CN117459044A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311537911.3A CN117459044A (zh) 2023-11-17 2023-11-17 一种低压复位电路及复位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311537911.3A CN117459044A (zh) 2023-11-17 2023-11-17 一种低压复位电路及复位方法

Publications (1)

Publication Number Publication Date
CN117459044A true CN117459044A (zh) 2024-01-26

Family

ID=89590886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311537911.3A Pending CN117459044A (zh) 2023-11-17 2023-11-17 一种低压复位电路及复位方法

Country Status (1)

Country Link
CN (1) CN117459044A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186484A (ja) * 1994-12-28 1996-07-16 Nec Ic Microcomput Syst Ltd パワーオン・リセット回路
CN1206246A (zh) * 1997-07-18 1999-01-27 三洋电机株式会社 信号输入电路
CN102291103A (zh) * 2011-07-05 2011-12-21 浙江大学 动态体偏置型c类反相器及其应用
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN109474263A (zh) * 2018-12-17 2019-03-15 上海贝岭股份有限公司 一种上电复位电路
CN209514542U (zh) * 2019-03-21 2019-10-18 天津鹏翔华夏科技有限公司 一种复位电路
CN110971218A (zh) * 2019-12-18 2020-04-07 成都海光微电子技术有限公司 上电复位电路
CN114285396A (zh) * 2021-12-27 2022-04-05 上海贝岭股份有限公司 上电复位电路及电子设备
CN116827325A (zh) * 2023-06-30 2023-09-29 南京云程半导体有限公司 复位电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186484A (ja) * 1994-12-28 1996-07-16 Nec Ic Microcomput Syst Ltd パワーオン・リセット回路
CN1206246A (zh) * 1997-07-18 1999-01-27 三洋电机株式会社 信号输入电路
CN102291103A (zh) * 2011-07-05 2011-12-21 浙江大学 动态体偏置型c类反相器及其应用
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路
CN109474263A (zh) * 2018-12-17 2019-03-15 上海贝岭股份有限公司 一种上电复位电路
CN209514542U (zh) * 2019-03-21 2019-10-18 天津鹏翔华夏科技有限公司 一种复位电路
CN110971218A (zh) * 2019-12-18 2020-04-07 成都海光微电子技术有限公司 上电复位电路
CN114285396A (zh) * 2021-12-27 2022-04-05 上海贝岭股份有限公司 上电复位电路及电子设备
CN116827325A (zh) * 2023-06-30 2023-09-29 南京云程半导体有限公司 复位电路

Similar Documents

Publication Publication Date Title
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
US7714617B2 (en) Signal driver circuit having an adjustable output voltage
US20050040883A1 (en) Semiconductor integrated circuit device
JPH06224648A (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
US8786324B1 (en) Mixed voltage driving circuit
CN108717158B (zh) 一种适用于死区时间控制的负压检测电路
WO2013042285A1 (ja) 電圧検出回路及びそれを備えた電圧レギュレータ装置
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
CN214674306U (zh) 一种低功耗芯片的欠压保护电路
JPH0766014B2 (ja) Ｃｍｏｓパワ−オン検出回路
CN112859998A (zh) 一种低功耗芯片的过温保护电路
CN210534613U (zh) 一种低压差线性稳压电路和集成电路
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN117459044A (zh) 一种低压复位电路及复位方法
CN108418573B (zh) 电源采样电路及包括其的零功耗上电复位电路
CN114442716B (zh) 一种精确高速电压跟随电路及集成电路
CN113885639B (zh) 基准电路、集成电路及电子设备
CN112595886B (zh) 一种低功耗自适应过零检测电路
CN210835777U (zh) 一种基于电压翻转跟随器结构的推挽式ldo电路
CN210534616U (zh) 一种基准电路和集成电路
CN110320953B (zh) 一种输出电压可调的基准电压源
CN110377102B (zh) 一种低压差线性稳压电路和集成电路
JP2022106004A (ja) 半導体装置
CN110022138B (zh) 一种锁存器及隔离电路
CN110545096A (zh) 一种快速启动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination