CN111010182A - 一种全片内高速参考电压驱动电路 - Google Patents
一种全片内高速参考电压驱动电路 Download PDFInfo
- Publication number
- CN111010182A CN111010182A CN201911086813.6A CN201911086813A CN111010182A CN 111010182 A CN111010182 A CN 111010182A CN 201911086813 A CN201911086813 A CN 201911086813A CN 111010182 A CN111010182 A CN 111010182A
- Authority
- CN
- China
- Prior art keywords
- output
- voltage
- circuit
- pmos
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 9
- 230000000295 complement effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及一种全片内高速参考电压驱动电路，包括：高精度电压电流产生电路和输出驱动电路，其中：所述高精度电压电流产生电路，用于产生高精度电压，作为输出驱动电路的参考电压，用于产生偏置电流，作为输出驱动电路中运算放大器的偏置电流；所述高精度电压电流产生电路，具体包括：启动电路，用于判断第一参考电平vrefpi的电平值，使电路工作在正确的启动工作点，高精度参考电压产生电路，用于产生高精度电压，所述高精度电压包括：具有零温度系数的第一参考电平vrefpi、以及第二参考电平vrefni，电流偏置电路，用于产生偏置电流。本发明，建立速度快(建立时间短)，功耗低，输出电压小于1V，无源器件少，兼容CMOS工艺，面积小，成本低。
Description
技术领域
本发明涉及集成电路技术领域，具体说是一种全片内高速参考电压驱动电路。
背景技术
近年来，通讯系统(例如卫星通讯系统、手机基站等)向着高速度、高性能、高集成度、低成本的方向不断发展，这对通讯系统各组成部分的性能提出了更高的要求。
在通讯系统中，模数转换器(ADC)作为基带处理模块，受到越来越多的关注。
随着模数转换器芯片的集成度、功耗要求的提高，为模数转换器提供参考电压的驱动电路，也需要适应更快速度的应用场合，以满足高速模数转换器的建立时间要求，模数转换器的转换速度通常用建立时间来描述，ADC建立时间是指：从理想的瞬时步进应用输入到闭环放大器的输出达到并保持在一个规定的对称性误差范围的时间，建立时间包括一个非常短暂的传播延迟时间，以及将输出转换至最终值近似值所需的时间，然后结合转换从过载条件下恢复，最后稳定在规定误差范围内。
为了提高系统的集成度，降低芯片成本，高速参考电压驱动电路，越来越倾向于无片外器件的架构发展。同时，随着工艺节点(泛指在集成电路加工过程中的“特征尺寸”，这个尺寸越小，表示工艺水平越高，常见的有90nm、65nm、45nm、32nm、22nm等等)的不断降低，芯片工作电压也随之降低，因此高速参考电压驱动电路不仅需要满足全片内集成的需求，还要同时满足速度快，功耗低，输出电压小于1V，无源器件少等多种性能要求。
现有技术中，尚无此种高速参考电压驱动电路的方案，因此有必要对此进行设计、研发。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种全片内高速参考电压驱动电路，建立速度快(建立时间短)，功耗低，输出电压小于1V，无源器件少，兼容CMOS工艺，面积小，成本低。
为实现上述目的，本发明采用的技术方案如下：
一种全片内高速参考电压驱动电路，其特征在于，包括：高精度电压电流产生电路和输出驱动电路，其中：
所述高精度电压电流产生电路，用于产生高精度电压，作为输出驱动电路的参考电压，用于产生偏置电流，作为输出驱动电路中运算放大器的偏置电流；
所述高精度电压电流产生电路，具体包括：
启动电路，用于判断第一参考电平vrefpi的电平值，使电路工作在正确的启动工作点，
高精度参考电压产生电路，用于产生高精度电压，所述高精度电压包括：具有零温度系数的第一参考电平vrefpi、以及第二参考电平vrefni，
电流偏置电路，用于产生偏置电流。
进一步，所述启动电路，具体包括：PMOS管M1-M6，反相器I1，电阻R1，
所述PMOS管M1-M5的栅极均经过电阻R1后连接第一参考电平vrefpi，
所述PMOS管M6的栅极接反相器I1的输出端，
所述PMOS管M1的源极与PMOS管M6的源极均接电源电压，
所述PMOS管M1的漏极与PMOS管M2的源极相连，
所述PMOS管M2的漏极与PMOS管M3的源极相连，
所述PMOS管M3的漏极与PMOS管M4的源极相连，
所述PMOS管M4的漏极与PMOS管M5的漏极相连，
所述PMOS管M4的漏极还与反相器I1的输入端相连，
所述PMOS管M5的源极接地，
所述PMOS管M6的漏极为启动电路的输出级，连接高精度参考电压产生电路，具体说是高精度参考电压产生电路中运算放大器A1的负极。
进一步，所述高精度参考电压产生电路，具体包括：PMOS管M7-M9，电阻R2-R6，运算放大器A1，三极管b1-b2，
PMOS管M7-M9的源级均接电源电压，
PMOS管M7-M9的栅极均接运算放大器A1的输出级，
PMOS管M7的漏极接运算放大器A1的负极，
PMOS管M8的漏极接运算放大器A1的正极，
PMOS管M9的漏极接电阻R6的一端，电阻R6的另一端接电阻R5的一端，电阻R5的另一端接地，
经过电阻R6、R5分压后，分别输出第一参考电平vrefpi、第二参考电平vrefni，
三极管b1和b2的基极和集电极均接地，
三极管b1的发射极与PMOS管M7的漏极相连，
电阻R2的一端与PMOS管M7的漏极相连，电阻R2的另一端接地，
三极管b2的发射极接电阻R4的一端，电阻R4的另一端分别与PMOS管M8的漏极、电阻R3的一端相连，电阻R3的另一端接地。
进一步，所述电流偏置电路，具体包括：PMOS管M10-M13，
所述PMOS管M10-M13的源极均接电源电压，
所述PMOS管M10-M13的栅极均接运算放大器A1的输出级，
PMOS管M10-M13的漏极分别产生偏置电流ib1-ib4，输出给输出驱动电路。
进一步，所述输出驱动电路，具体包括：运算放大器A2、A3，电平转移MOS管NM1、NM3，输出启动MOS管NM2、NM4，耦合电容C0，电流源I0、I2，
第一参考电平vrefpi连接运算放大器A2的正输入端，作为参考电平输入，
第二参考电平vrefni连接运算放大器A3的正输入端，作为参考电平输入，
运算放大器A2的另一输入端连接电平转移MOS管NM1的源极，
运算放大器A3的另一输入端连接电平转移MOS管NM3的源极，
运算放大器A2的输出端分别连接电平转移MOS管NM1的栅极、输出启动MOS管NM2的栅极，
运算放大器A3的输出端分别连接电平转移MOS管NM3的栅极、输出启动MOS管NM4的栅极，
电平转移MOS管NM1的漏极和输出启动MOS管NM2的漏极，均接电源电压VDD，
电平转移MOS管NM3的源极经过电流源I0后接地VSS，
输出启动MOS管NM4的源极经过电流源I2后接地VSS，
耦合电容C0的两端分别连接运算放大器A2、A3的输出端，
输出启动MOS管NM2的源极为高速参考电压驱动电路的第一输出电压vrefp，
输出启动MOS管NM4的源极为高速参考电压驱动电路的第二输出电压vrefn。
本发明的有益效果在于：
1、所有器件均可在片上实现，可以提高系统的集成度；
2、建立速度快(建立时间短)，建立时间小于几微秒，可达到ns(纳秒)量级，能够满足12bit分辨率、160Msps转换速率模数转换器的建立时间要求；
3、功耗低，在单通道工作时，参考电压驱动电路的电流为3mA；
4、输出电压小于1V，适用于先进深亚微米工艺；
5、无源器件少，对于性能有重要影响，可以能会影响电压驱动电路建立精度，占用较大面积的无源器件，仅有电容C0，因此可以降低芯片的成本；
6、兼容CMOS工艺，不需要任何特殊器件，面积小，电容电阻等无源器件数目有所减低，从而降低芯片的成本，
7、能够提供稳定快速的vrefp和vrefn输出，保证模数转换器的精度，
8、此结构尤其适用于差分高速参考电压驱动电路。
附图说明
图1本发明的电路框图。
图2高精度电压电流产生电路的电路原理图。
图3输出驱动电路的电路原理图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
如图1所示，本发明所述的全片内高速参考电压驱动电路，所述全片内是指不需要任何外接器件，电路具体包括：高精度电压电流产生电路和输出驱动电路，其中：
所述高精度电压电流产生电路，用于产生高精度电压，作为输出驱动电路的参考电压，用于产生偏置电流，作为输出驱动电路中运算放大器的偏置电流。
所述高精度电压电流产生电路，是指：该产生电路恢复63.2％的电平需要一个时间常数，恢复足够12bit转换器应用的电平精度需要7个时间常数。所述高精度即：在负载电流发生变化时，可以短时间内恢复到接近原本电平的电压。
本发明通过降低时间常数，可以达到在短时间将电平恢复到高精度的电平基准，可以供12bit模数转换器作为基本电平应用。
在上述技术方案的基础上，如图2所示，所述高精度电压电流产生电路，具体包括：
启动电路，用于判断第一参考电平vrefpi的电平值，使电路工作在正确的启动工作点，
高精度参考电压产生电路，用于产生高精度电压，所述高精度电压包括：具有零温度系数的第一参考电平vrefpi、以及第二参考电平vrefni，
电流偏置电路，用于产生偏置电流。
在上述技术方案的基础上，所述启动电路，具体包括：PMOS管M1-M6，反相器I1，电阻R1，
所述PMOS管M1-M5的栅极均经过电阻R1后连接第一参考电平vrefpi，
所述PMOS管M6的栅极接反相器I1的输出端，
所述PMOS管M1的源极与PMOS管M6的源极均接电源电压，
所述PMOS管M1的漏极与PMOS管M2的源极相连，
所述PMOS管M2的漏极与PMOS管M3的源极相连，
所述PMOS管M3的漏极与PMOS管M4的源极相连，
所述PMOS管M4的漏极与PMOS管M5的漏极相连，
所述PMOS管M4的漏极还与反相器I1的输入端相连，
所述PMOS管M5的源极接地，
所述PMOS管M6的漏极为启动电路的输出级，连接高精度参考电压产生电路，具体说是高精度参考电压产生电路中运算放大器A1的负极。
在上述技术方案的基础上，所述高精度参考电压产生电路，具体包括：PMOS管M7-M9，电阻R2-R6，运算放大器A1，三极管b1-b2，
PMOS管M7-M9的源级均接电源电压，
PMOS管M7-M9的栅极均接运算放大器A1的输出级，
PMOS管M7的漏极接运算放大器A1的负极，
PMOS管M8的漏极接运算放大器A1的正极，
PMOS管M9的漏极接电阻R6的一端，电阻R6的另一端接电阻R5的一端，电阻R5的另一端接地，
经过电阻R6、R5分压后，分别输出第一参考电平vrefpi、第二参考电平vrefni，
三极管b1和b2的基极和集电极均接地，
三极管b1的发射极与PMOS管M7的漏极相连，
电阻R2的一端与PMOS管M7的漏极相连，电阻R2的另一端接地，
三极管b2的发射极接电阻R4的一端，电阻R4的另一端分别与PMOS管M8的漏极、电阻R3的一端相连，电阻R3的另一端接地。
本发明所述高精度参考电压产生电路，利用三极管b1，b2以及电阻R4产生零温度系数输出电压给电阻R6、R5，经过电阻R6、R5分压后，输出第一参考电平vrefpi、第二参考电平vrefni，因此，所述第一参考电平vrefpi、第二参考电平vrefni为具有零温度系数的高精度参考电压。
在上述技术方案的基础上，所述电流偏置电路，具体包括：PMOS管M10-M13，
所述PMOS管M10-M13的源极均接电源电压，
所述PMOS管M10-M13的栅极均接运算放大器A1的输出级，
PMOS管M10-M13的漏极分别产生偏置电流ib1-ib4，输出给输出驱动电路。
在上述技术方案的基础上，如图3所示，所述输出驱动电路，具体包括：运算放大器A2、A3，电平转移MOS管NM1、NM3，输出启动MOS管NM2、NM4，耦合电容C0，电流源I0、I2，
第一参考电平vrefpi连接运算放大器A2的正输入端，作为参考电平输入，
第二参考电平vrefni连接运算放大器A3的正输入端，作为参考电平输入，
运算放大器A2的另一输入端连接电平转移MOS管NM1的源极，
运算放大器A3的另一输入端连接电平转移MOS管NM3的源极，
运算放大器A2的输出端分别连接电平转移MOS管NM1的栅极、输出启动MOS管NM2的栅极，
运算放大器A3的输出端分别连接电平转移MOS管NM3的栅极、输出启动MOS管NM4的栅极，
电平转移MOS管NM1的漏极和输出启动MOS管NM2的漏极，均接电源电压VDD，
电平转移MOS管NM3的源极经过电流源I0后接地VSS，
输出启动MOS管NM4的源极经过电流源I2后接地VSS，
耦合电容C0的两端分别连接运算放大器A2、A3的输出端，
输出启动MOS管NM2的源极为高速参考电压驱动电路的第一输出电压vrefp，
输出启动MOS管NM4的源极为高速参考电压驱动电路的第二输出电压vrefn。
本发明所述输出驱动电路，根据运算放大器的虚短特性，电平转移MOS管NM1、NM3的源级电平分别为vrefpi和vrefni，NM2和NM4的栅极复制了NM1、NM3的栅极电平，为了使第一输出电压vrefp和第二输出电压vrefn与NM2和NM4的源极电平相等，也为vrefpi，vrefni，根据如下公式，需要将NM1与NM2的尺寸(w/l)比例，NM3与NM4的尺寸(w/l)设计成与电流I0,I2相同的比例。
Ids＝Kw/l*(Vgs-Vth)2
式中各参数含义如下：
Ids为MOS管的漏源电流；
K为MOS的放大倍数；
w为MOS管的宽度，l为MOS管的长度；
Vgs为MOS管的栅源电压；
Vth为MOS管的阈值电压；
由于输出级NM2,NM4的电流波形比较大，增加了快速恢复通路C0，稳定NM2和NM4的栅极，进而加速稳定源极电压，使得参考电压的输出快速稳定在vrefpi和vrefni。采用耦合电容C0，减小电压波动，稳定NM2和NM4的栅极电压，进而加速稳定源极电压，使得参考电压的输出快速稳定在设计电压值，驱动更快的后级电路。
本发明所述全片内高速参考电压驱动电路，工作过程如下：
电路上电后，启动电路根据vrefpi的电位，判定是否正常启动，
如果vrefpi的电平为0，电路没有正常启动，反相器I1的输出为0，使M6导通，上拉电阻R2的一端，使参考电压产生电路注入电流，逐渐建立到正常的工作点；
如果参考电压产生电路上电后就正常启动，那么vrefpi为高电平，M6的栅极为高，启动电路关断，不影响参考电压产生的电路的工作状态，不增加额外的功耗。
当参考电压产生电路正常启动后，输出参考电平vrefpi和vrefni到输出驱动电路。
根据运算放大器的虚短特性，NM1的源级电压为vrefpi，NM3的源级电压为vrefni，由于电流源I0与I2的电流之比与NM1和NM2的尺寸之比，NM3与NM4的尺寸之比相同，因此NM2的栅源电压镜像NM1的栅源电压，NM4的栅源电压镜像NM3的栅源电压，由于栅极电压相同，因此vrefp＝vrefpi，vrefn＝vrefni。
当vrefp和vrefn发生较大负载电流变化的时候，电容C0可以稳定电压变化，使电压在建立时间要求内，恢复到vrefpi/vrefni。
对于22/28nm工艺，芯片的工作电压为0.9V，在一种12bit160Msps单通道逐次逼近模数转换器中采用了本发明的参考电压驱动电路，设计的vrefp和vrefn分别为0.85V和0.15V，功耗仅为3mA,面积为0.04mm2,最终达到的有效位数为11.28位,可以满足建立时间的要求。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (5)
1.一种全片内高速参考电压驱动电路，其特征在于，包括：高精度电压电流产生电路和输出驱动电路，其中：
所述高精度电压电流产生电路，用于产生高精度电压，作为输出驱动电路的参考电压，用于产生偏置电流，作为输出驱动电路中运算放大器的偏置电流；
所述高精度电压电流产生电路，具体包括：
启动电路，用于判断第一参考电平vrefpi的电平值，使电路工作在正确的启动工作点，
高精度参考电压产生电路，用于产生高精度电压，所述高精度电压包括：具有零温度系数的第一参考电平vrefpi、以及第二参考电平vrefni，
电流偏置电路，用于产生偏置电流。
2.如权利要求1所述的全片内高速参考电压驱动电路，其特征在于：所述启动电路，具体包括：PMOS管M1-M6，反相器I1，电阻R1，
所述PMOS管M1-M5的栅极均经过电阻R1后连接第一参考电平vrefpi，
所述PMOS管M6的栅极接反相器I1的输出端，
所述PMOS管M1的源极与PMOS管M6的源极均接电源电压，
所述PMOS管M1的漏极与PMOS管M2的源极相连，
所述PMOS管M2的漏极与PMOS管M3的源极相连，
所述PMOS管M3的漏极与PMOS管M4的源极相连，
所述PMOS管M4的漏极与PMOS管M5的漏极相连，
所述PMOS管M4的漏极还与反相器I1的输入端相连，
所述PMOS管M5的源极接地，
所述PMOS管M6的漏极为启动电路的输出级，连接高精度参考电压产生电路，具体说是高精度参考电压产生电路中运算放大器A1的负极。
3.如权利要求2所述的全片内高速参考电压驱动电路，其特征在于：所述高精度参考电压产生电路，具体包括：PMOS管M7-M9，电阻R2-R6，运算放大器A1，三极管b1-b2，
PMOS管M7-M9的源级均接电源电压，
PMOS管M7-M9的栅极均接运算放大器A1的输出级，
PMOS管M7的漏极接运算放大器A1的负极，
PMOS管M8的漏极接运算放大器A1的正极，
PMOS管M9的漏极接电阻R6的一端，电阻R6的另一端接电阻R5的一端，电阻R5的另一端接地，
经过电阻R6、R5分压后，分别输出第一参考电平vrefpi、第二参考电平vrefni，
三极管b1和b2的基极和集电极均接地，
三极管b1的发射极与PMOS管M7的漏极相连，
电阻R2的一端与PMOS管M7的漏极相连，电阻R2的另一端接地，
三极管b2的发射极接电阻R4的一端，电阻R4的另一端分别与PMOS管M8的漏极、电阻R3的一端相连，电阻R3的另一端接地。
4.如权利要求3所述的全片内高速参考电压驱动电路，其特征在于：所述电流偏置电路，具体包括：PMOS管M10-M13，
所述PMOS管M10-M13的源极均接电源电压，
所述PMOS管M10-M13的栅极均接运算放大器A1的输出级，
PMOS管M10-M13的漏极分别产生偏置电流ib1-ib4，输出给输出驱动电路。
5.如权利要求4所述的全片内高速参考电压驱动电路，其特征在于：所述输出驱动电路，具体包括：运算放大器A2、A3，电平转移MOS管NM1、NM3，输出启动MOS管NM2、NM4，耦合电容C0，电流源I0、I2，
第一参考电平vrefpi连接运算放大器A2的正输入端，作为参考电平输入，
第二参考电平vrefni连接运算放大器A3的正输入端，作为参考电平输入，
运算放大器A2的另一输入端连接电平转移MOS管NM1的源极，
运算放大器A3的另一输入端连接电平转移MOS管NM3的源极，
运算放大器A2的输出端分别连接电平转移MOS管NM1的栅极、输出启动MOS管NM2的栅极，
运算放大器A3的输出端分别连接电平转移MOS管NM3的栅极、输出启动MOS管NM4的栅极，
电平转移MOS管NM1的漏极和输出启动MOS管NM2的漏极，均接电源电压VDD，
电平转移MOS管NM3的源极经过电流源I0后接地VSS，
输出启动MOS管NM4的源极经过电流源I2后接地VSS，
耦合电容C0的两端分别连接运算放大器A2、A3的输出端，
输出启动MOS管NM2的源极为高速参考电压驱动电路的第一输出电压vrefp，
输出启动MOS管NM4的源极为高速参考电压驱动电路的第二输出电压vrefn。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911086813.6A CN111010182A (zh) | 2019-11-08 | 2019-11-08 | 一种全片内高速参考电压驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911086813.6A CN111010182A (zh) | 2019-11-08 | 2019-11-08 | 一种全片内高速参考电压驱动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111010182A true CN111010182A (zh) | 2020-04-14 |
Family
ID=70111019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911086813.6A Pending CN111010182A (zh) | 2019-11-08 | 2019-11-08 | 一种全片内高速参考电压驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111010182A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070075699A1 (en) * | 2005-10-05 | 2007-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sub-1V bandgap reference circuit |
| US20080290934A1 (en) * | 2008-06-24 | 2008-11-27 | Mediatek Inc. | Reference buffer circuits |
| US7675353B1 (en) * | 2005-05-02 | 2010-03-09 | Atheros Communications, Inc. | Constant current and voltage generator |
| US20120043955A1 (en) * | 2010-08-18 | 2012-02-23 | Min-Hung Hu | Bandgap Reference Circuit and Bandgap Reference Current Source |
| JP2012079254A (ja) * | 2010-10-06 | 2012-04-19 | Seiko Epson Corp | 基準電圧発生回路 |
| CN204759261U (zh) * | 2015-06-26 | 2015-11-11 | 华南理工大学 | 一种高电源抑制比的带隙基准电压源 |
| CN105824349A (zh) * | 2016-05-26 | 2016-08-03 | 上海巨微集成电路有限公司 | 自校准带隙基准电路、带隙基准电压自校准系统和方法 |
| CN108762367A (zh) * | 2018-06-05 | 2018-11-06 | 西安邮电大学 | 一种混合调整型温度补偿带隙基准电路 |
| CN109917842A (zh) * | 2019-04-16 | 2019-06-21 | 卓捷创芯科技（深圳）有限公司 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
-
2019
- 2019-11-08 CN CN201911086813.6A patent/CN111010182A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675353B1 (en) * | 2005-05-02 | 2010-03-09 | Atheros Communications, Inc. | Constant current and voltage generator |
| US20070075699A1 (en) * | 2005-10-05 | 2007-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sub-1V bandgap reference circuit |
| US20080290934A1 (en) * | 2008-06-24 | 2008-11-27 | Mediatek Inc. | Reference buffer circuits |
| US20120043955A1 (en) * | 2010-08-18 | 2012-02-23 | Min-Hung Hu | Bandgap Reference Circuit and Bandgap Reference Current Source |
| JP2012079254A (ja) * | 2010-10-06 | 2012-04-19 | Seiko Epson Corp | 基準電圧発生回路 |
| CN204759261U (zh) * | 2015-06-26 | 2015-11-11 | 华南理工大学 | 一种高电源抑制比的带隙基准电压源 |
| CN105824349A (zh) * | 2016-05-26 | 2016-08-03 | 上海巨微集成电路有限公司 | 自校准带隙基准电路、带隙基准电压自校准系统和方法 |
| CN108762367A (zh) * | 2018-06-05 | 2018-11-06 | 西安邮电大学 | 一种混合调整型温度补偿带隙基准电路 |
| CN109917842A (zh) * | 2019-04-16 | 2019-06-21 | 卓捷创芯科技（深圳）有限公司 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108574489B (zh) | 一种比较器及逐次逼近式模拟数字转换器 | |
| CN111245413B (zh) | 一种高速高线性度的栅压自举开关电路 | |
| CN111200402B (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
| CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
| CN104881071A (zh) | 低功耗基准电压源 | |
| CN105867499A (zh) | 一种实现基准电压源低压高精度的电路及方法 | |
| US20090079471A1 (en) | Low power buffer circuit | |
| CN111796624B (zh) | 一种超高电源纹波抑制比cmos电压基准电路 | |
| CN107688367B (zh) | 差分参考电压缓冲器 | |
| CN111010182A (zh) | 一种全片内高速参考电压驱动电路 | |
| CN113644901B (zh) | 一种高速比较器电路 | |
| CN109802641B (zh) | 一种输入电压范围较宽的放大器 | |
| CN111352461A (zh) | 一种基于cmos工艺的负压基准电路 | |
| WO2023240856A1 (zh) | 一种数据处理电路、方法和半导体存储器 | |
| CN112583399B (zh) | 一种高精度的模拟乘除法器 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN116232242A (zh) | Ab类输出级的偏置电路以及ab类放大器、芯片和电子设备 | |
| US6292030B1 (en) | Pre-charged high-speed comparator | |
| CN111130512B (zh) | 一种快速比较电路及电子设备 | |
| CN111510118B (zh) | 一种低功耗高速比较器 | |
| CN112003594A (zh) | 一种低功耗的动态比较器电路 | |
| CN111030680B (zh) | 一种用于延迟锁相环的电荷泵电路 | |
| CN110445482B (zh) | 一种低功耗高摆率的比较器 | |
| CN110794909B (zh) | 一种输出电压可调的超低功耗电压基准源电路 | |
| CN112436812A (zh) | 一种用于运算放大器的动态尾电流源偏置电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200414 |