CN114637363A - 一种带隙基准核心电路、带隙基准源和半导体存储器 - Google Patents

Abstract

本公开实施例公开了一种带隙基准核心电路、带隙基准源和半导体存储器，带隙基准核心电路包括：正温度系数单元、匹配单元和生成单元。其中，正温度系数单元，用于生成正温度系数电压；匹配单元分别连接正温度系数单元和生成单元，用于基于正温度系数电压生成第一初始电流，基于第一初始电流生成第二初始电流；匹配单元包括至少两个电阻；生成单元，用于基于第二初始电流生成基准电压；基准电压具有一阶零温漂系数。本公开能够减小电流镜的匹配误差，提高性能。

Description

一种带隙基准核心电路、带隙基准源和半导体存储器

技术领域

本公开涉及但不限于一种带隙基准核心电路、带隙基准源和半导体存储器。

背景技术

带隙基准(Bandgap voltage reference)，常简称为Bandgap，是利用一个具有正温度系数的电压与具有负温度系数的电压按一定比例相加，使二者温度系数相互抵消，得到与温度无关的基准电压，约为1.25V。因为该基准电压与硅的带隙电压差不多，因而称为带隙基准。

传统的带隙基准源，其输出的基准电压不可调，限制了其使用范围；并且，其电流镜存在匹配误差，影响其性能。

发明内容

有鉴于此，本公开实施例提供了一种带隙基准核心电路、带隙基准源和半导体存储器，能够减小电流镜的匹配误差，提高性能。

本公开实施例的技术方案是这样实现的：

本公开实施例提供一种带隙基准核心电路，其特征在于，所述带隙基准核心电路包括：正温度系数单元、匹配单元和生成单元；其中，

所述正温度系数单元，用于生成正温度系数电压；

所述匹配单元分别连接所述正温度系数单元和所述生成单元，用于基于所述正温度系数电压生成第一初始电流，基于所述第一初始电流生成第二初始电流；所述匹配单元包括至少两个电阻；

所述生成单元，用于基于所述第二初始电流生成基准电压，所述基准电压具有一阶零温漂系数。

上述方案中，所述至少两个电阻包括：第一电阻和第二电阻；所述第一电阻的第一端连接所述第二电阻的第一端；所述第一电阻的第二端和所述第二电阻的第二端分别连接所述正温度系数单元；其中，所述第一电阻和所述第二电阻用于基于所述正温度系数电压生成第一初始电流。

上述方案中，所述第一电阻的阻值与所述第二电阻的阻值之比为1:1。

上述方案中，所述匹配单元还包括电流镜单元；所述电流镜单元包括：第一MOS管和至少一个第二MOS管；所述第一MOS管和所述第二MOS管，用于基于所述第一初始电流生成第二初始电流。

上述方案中，所述第一MOS管的栅极连接所述第二MOS管的栅极，还连接于所述正温度系数单元；所述第一MOS管的第一源漏极和所述第二MOS管的第一源漏极分别连接电源端；所述第一电阻的第一端和所述第二电阻的第一端均连接所述第一MOS管的第二源漏极；所述第二MOS管的第二源漏极连接所述生成单元。

上述方案中，所述第一MOS管的个数与所述第二MOS管的个数之比为1:M，M大于等于1。

上述方案中，所述第二MOS管的个数为1，所述第一MOS管的沟道宽度与所述第二MOS管的沟道宽度之比为1:M，M大于等于1。

上述方案中，所述正温度系数单元包括：限压子单元和第一电压生成子单元；所述限压子单元连接所述第一电压生成子单元，用于提供第一钳位电压和第二钳位电压，使所述第一钳位电压与所述第二钳位电压相等；所述第一电压生成子单元，用于基于所述第一钳位电压和所述第二钳位电压生成所述正温度系数电压。

上述方案中，所述限压子单元包括：运算放大器；所述运算放大器的反相输入端提供所述第一钳位电压；所述运算放大器的同相输入端提供所述第二钳位电压。

上述方案中，所述第一电压生成子单元包括：第一BJT管、至少一个第二BJT管和第三电阻；所述第一BJT管和所述至少一个第二BJT管，用于基于所述第一钳位电压和所述第二钳位电压生成所述正温度系数电压；所述正温度系数电压施加于所述第三电阻的两端。

上述方案中，所述第一BJT管的第一极连接所述运算放大器的反相输入端，接收所述第一钳位电压；所述至少一个第二BJT管的第一极通过所述第三电阻连接到所述运算放大器的同相输入端，接收所述第二钳位电压；所述第一极为发射极或集电极；所述第一BJT管的基极和第二极，以及所述至少一个第二BJT管的基极和第二极均连接接地端；所述第二极为集电极或发射极。

上述方案中，所述第一BJT管的个数与所述至少一个第二BJT管的个数之比为1:N，N大于等于1。

上述方案中，所述至少一个第二BJT管的个数为1，所述第一BJT管的发射极截面积与所述至少一个第二BJT管的发射极截面积之比为1:N，N大于等于1。

上述方案中，所述生成单元包括：第二电压生成子单元和第三电压生成子单元；所述第二电压生成子单元和所述第三电压生成子单元均连接所述匹配单元，以接收所述第二初始电流；所述第二电压生成子单元和所述第三电压生成子单元还均连接接地端；其中，所述第二电压生成子单元、所述第三电压生成子单元，用于基于所述第二初始电流生成所述基准电压。

上述方案中，所述第二电压生成子单元包括：第三BJT管和第四电阻；所述第四电阻的第一端连接所述匹配单元；所述第三BJT管的第一极连接所述第四电阻的第二端；所述第一极为发射极或集电极；所述第三BJT管的基极和第二极均连接所述接地端；所述第二极为集电极或发射极；所述第三BJT管用于生成负温度系数电压。

上述方案中，所述第三电压生成子单元包括：第五电阻；所述第五电阻的第一端连接所述第四电阻的第一端，以及所述匹配单元；所述第五电阻的第二端连接所述接地端；其中，所述第五电阻和所述第四电阻接收并分流所述第二初始电流；所述基准电压生成于所述第五电阻两端。

本公开实施例还提供一种带隙基准源，所述带隙基准源包括上述方案中的带隙基准核心电路。

本公开实施例还提供一种半导体存储器，包括上述方案中的半导体结构。

上述方案中，所述半导体存储器至少包括动态随机存取存储器DRAM。

由此可见，本公开实施例提供了一种带隙基准核心电路、带隙基准源和半导体存储器，包括了：正温度系数单元、匹配单元和生成单元。其中，正温度系数单元，用于生成正温度系数电压。匹配单元分别连接正温度系数单元和生成单元，用于基于正温度系数电压生成第一初始电流；以及，基于第一初始电流生成第二初始电流；匹配单元包括至少两个电阻。生成单元，用于基于第二初始电流生成基准电压；基准电压具有一阶零温漂系数。由于电阻的结构较为简单，可以精确控制电特性，因此，采用电阻能够改善电流镜的匹配误差，提高性能。相比于传统带隙基准源，本公开实施例的匹配误差更小，性能更优。

附图说明

图1是本公开实施例提供的一种带隙基准核心电路的结构示意图一；

图2是本公开实施例提供的一种带隙基准核心电路的结构示意图二；

图3是本公开实施例提供的一种带隙基准核心电路的结构示意图三；

图4是本公开实施例提供的一种带隙基准核心电路的结构示意图四；

图5是本公开实施例提供的一种带隙基准核心电路的分析示意图一；

图6是本公开实施例提供的一种带隙基准核心电路的分析示意图二；

图7是本公开实施例提供的一种带隙基准核心电路的结构示意图五；

图8是本公开实施例提供的一种带隙基准核心电路的结构示意图六；

图9是本公开实施例提供的一种带隙基准核心电路的结构示意图七；

图10是本公开实施例提供的一种带隙基准源的结构示意图；

图11是本公开实施例提供的一种半导体存储器的结构示意图。

具体实施方式

为了使本公开的目的、技术方案和优点更加清楚，下面结合附图和实施例对本公开的技术方案进一步详细阐述，所描述的实施例不应视为对本公开的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。

传统的带隙基准源，其输出电压只能为1.2V，输入电压必须高于1.4V，其输出电压不可调，因此，不适合在需要输出低于或高于1.2V的情况下使用。同时，传统的带隙基准源的电流镜由晶体管构成，然而，晶体管的结构较为复杂，在制造过程中难以精确控制电特性，因此，传统的带隙基准源的电流镜容易存在匹配误差，影响其性能。

图1是本公开实施例提供的一种带隙基准核心电路的结构示意图，如图1所示，本公开实施例提供了一种带隙基准核心电路10，包括：正温度系数单元101、匹配单元102和生成单元103；其中：

正温度系数单元101，用于生成正温度系数电压；

匹配单元102分别连接正温度系数单元101和生成单元103，用于基于正温度系数电压生成第一初始电流I1和I2；以及，基于第一初始电流I1和I2生成第二初始电流I3；匹配单元包括至少两个电阻；

生成单元103，用于基于第二初始电流I3生成基准电压Vref；基准电压Vref具有一阶零温漂系数。

本公开实施例中，匹配单元102还连接电源端VDD，正温度系数单元101和生成单元103还连接接地端GND。

正温度系数单元101所生成的正温度系数电压与温度正相关，温度越高，其数值越大。基准电压Vref则抵消了正负温度系数，具有一阶零温漂系数，即基准电压-温度函数的一阶项系数为零。

匹配单元102包括了至少两个电阻。相比于只包含晶体管的传统带隙基准源，电阻的结构较为简单。采用电阻可以精确控制电特性，能够改善匹配误差，得到相等的电流。

可以理解的是，本申请实施例采用电阻来构成匹配单元102，可以精确控制电特性，从而能够改善传统带隙基准源中存在的匹配误差，提高性能。

在本公开的一些实施例中，如图2所示，匹配单元102包括：第一电阻R1、第二电阻R2、第一MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物-半导体场效应晶体管)M1和至少一个第二MOS管M2；第一MOS管M1和至少一个第二MOS管M2属于电流镜单元1021；其中：

第一电阻R1的第一端连接第二电阻R2的第一端；第一电阻R1的第二端和第二电阻R2的第二端分别连接正温度系数单元101；第一电阻R1和第二电阻R2用于基于正温度系数电压生成第一初始电流I1和I2。

第一MOS管M1的栅极连接第二MOS管M2的栅极，还连接于正温度系数单元101；第一MOS管M1的第一源漏极和第二MOS管M2的第一源漏极分别连接电源端VDD；第一电阻R1的第一端和第二电阻R2的第一端均连接第一MOS管M1的第二源漏极；第二MOS管M2的第二源漏极连接生成单元103。第一MOS管M1和第二MOS管M2，用于基于第一初始电流I1和I2生成第二初始电流I3。

本公开实施例中，第一电阻R1的阻值与第二电阻R2的阻值之比可以为1:1，即R1＝R2；此时，可以通过相等的阻值分压作用，使得第一电阻R1上的电流I1与第二电阻R2上的电流I2相等，即I1＝I2，也可以通过微调阻值达到确保I1＝I2，对比仅使用晶体管而言，电阻的工艺简单，易于操作。则电流I4满足：

I4＝I1+I2＝2I2 (1)。

第一MOS管M1的个数与第二MOS管M2的个数之比可以为1:M；或者，第二MOS管M2的个数为1，而第一MOS管M1的沟道宽度与第二MOS管M2的沟道宽度之比可以为1:M；其中，M大于等于1；此时，第二初始电流I3满足：

I3＝M*I4 (2)。

需要说明的是，图6示例出的第一MOS管M1和第二MOS管M2均为PMOS管，其第一源漏极连接电源端VDD，栅极电压小于第一源漏极电压(在带隙基准核心电路中，电源端VDD电压最高，其他位置均有不同程度的压降)，因此，其栅极-源极电压Vgs小于0，且能够达到PMOS管的开启电压。从而，第一MOS管M1和第二MOS管M2能够导通。

第一MOS管和第二MOS管也可以均为NMOS管，带隙基准核心电路可以进行对应的调整变换，如将PMOS管第一源漏极所连接的对象由电源端VDD调整为接地端GND。上述变换都应视为在本公开的保护范围之内。

可以理解的是，采用第一电阻R1和第二电阻R2来构成匹配单元102，可以精确控制电特性，利用相等的阻值分压作用，使得第一电阻R1上的电流I1与第二电阻R2上的电流I2相等。从而能够改善传统带隙基准源中存在的匹配误差，提高性能。

在本公开的一些实施例中，如图3所示，正温度系数单元101包括：限压子单元104和第一电压生成子单元105；

限压子单元104连接第一电压生成子单元105，用于提供第一钳位电压Va和第二钳位电压Vb，使第一钳位电压Va与第二钳位电压Vb相等；

第一电压生成子单元105，用于基于第一钳位电压Va和第二钳位电压Vb生成正温度系数电压。

本公开实施例中，限压子单元104提供固定的电压，即第一钳位电压Va和第二钳位电压Vb。第一电压生成子单元105则基于第一钳位电压Va和第二钳位电压Vb生成正温度系数电压。匹配单元102则可基于正温度系数电压得到第一初始电流I1和I2。因此，通过调整第一电压生成子单元105，可以调节第一初始电流I1和I2，乃至第二初始电流I3，进而，可以调节基准电压Vref。

可以理解的是，在限压子单元将钳位电压固定的情况下，通过调整第一电压生成子单元，可以调节输出的基准电压，使输出的基准电压不仅限于1.2V。相比于传统带隙基准源，本公开实施例扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。

在本公开的一些实施例中，如图4所示，限压子单元104包括：运算放大器A；第一电压生成子单元105包括：第一BJT管(Bipolar Junction Transistor，双极结型晶体管)Q1、至少一个第二BJT管Q2和第三电阻R3；其中：

第一BJT管Q1的发射极连接运算放大器A的反相输入端，并连接到匹配单元102，传输第一初始电流中的I1；至少一个第二BJT管Q2的发射极通过第三电阻R3连接到运算放大器A的同相输入端，并连接到匹配单元102，传输第一初始电流中的I2；第一BJT管Q1的基极和集电极，以及至少一个第二BJT管Q2的基极和集电极均连接接地端GND。

运算放大器A的反相输入端提供第一钳位电压Va，运算放大器A的同相输入端提供第二钳位电压Vb。第一BJT管Q1的发射极接收第一钳位电压Va，至少一个第二BJT管Q2的发射极接收第二钳位电压Vb。第一BJT管Q1和至少一个第二BJT管Q2，可以基于第一钳位电压Va和第二钳位电压Vb生成正温度系数电压ΔV_BE；正温度系数电压ΔV_BE施加于第三电阻R3的两端。

需要说明的是，图4示例出的第一BJT管Q1和至少一个第二BJT管Q2均为PNP型BJT管。第一BJT管和至少一个第二BJT管也可以均为NPN型BJT管，带隙基准核心电路可以进行对应的调整变换，如将PNP型BJT管发射极所连接的对象连接在NPN型BJT管的集电极，将PNP型BJT管集电极所连接的对象连接在NPN型BJT管的发射极。上述变换都应视为在本公开的保护范围之内。

需要说明的是，BJT管可以生成与温度有关的电压。以单个BJT管为例，如图5所示，BJT管Qa的发射极连接VCC，基极和集电极均接地。则对于BJT管Qa，存在下式：

上式(3)、(4)和(5)中，V_BE1为BJT管Qa的基极-发射极电压，T为环境温度，V_T为正温度系数电压，I_C为BJT管Qa的集电极电流，I_S为BJT管Qa的饱和电流，E_g＝1.12eV为BJT管Qa的禁带宽度，q为电荷量，其余各值为常数。其中，V_T为正温度系数电压，其满足：

根据不同的条件，V_BE1可以为正温度系数电压或者负温度系数电压。例如，当m＝-1.5，V_BE1＝750mV，T＝300K时，V_BE1的温度系数

约为-1.5mV/K，即，此时V_BE1为负温度系数电压。

而当多个BJT管共同作用时，如图6所示，BJT管Qb和BJT管Qc的发射极均连接VCC，基极和集电极均接地，ΔV_BE1为BJT管Qb的发射极和BJT管Qc的发射极之间的电压差。则存在下式：

上式(8)中，V_BE2和V_BE3分别为BJT管Qb和BJT管Qc的基极-发射极电压，T为环境温度，V_T为正温度系数电压，I_C2和I_C3分别为BJT管Qb和BJT管Qc的集电极电流，I_ES2和I_ES3分别为BJT管Qb和BJT管Qc的饱和电流。

则可求得，ΔV_BE1与V_T的系数α为：

由上式(9)可知，当

时，α>0，此时，ΔV_BE1为正温度系数电压。也即是说，控制BJT管Qb和BJT管Qc的电特性，可以生成正温度系数电压ΔV_BE1。

在本公开实施例中，结合上式(3)～(9)的推导过程，参考图4，控制第一BJT管Q1和至少一个第二BJT管Q2的电特性，使得其的发射极之间的电压差ΔV_BE为正温度系数电压。又由于Va＝Vb，因此，第三电阻R3两端的电压差同样是ΔV_BE，即正温度系数电压ΔV_BE施加于第三电阻R3的两端。因此，I2＝I5＝ΔV_BE/R3。

本公开实施例中，第一BJT管Q1的个数与至少一个第二BJT管Q2的个数之比可以为1:N，N大于等于1；N个至少一个第二BJT管Q2的发射极均通过第三电阻R3连接到运算放大器A的同相输入端，N个至少一个第二BJT管Q2的基极和集电极均连接接地端GND。或者，至少一个第二BJT管Q2的个数为1，而第一BJT管Q1的发射极截面积与至少一个第二BJT管Q2的发射极截面积之比为1:N，N大于等于1。这两种情况下，ΔV_BE可表示为InN*V_T，其中，V_T为正温度系数电压；则第一初始电流I2满足：

可以理解的是，通过控制第一BJT管Q1、至少一个第二BJT管Q2和第三电阻R3，可以控制正温度系数电压ΔV_BE，进而控制第一初始电流I2的大小。而第一初始电流I2影响第二初始电流I3，进而影响输出的基准电压Vref。这样，可以调节输出的基准电压，使基准电压不仅限于1.2V。相比于传统带隙基准源，本公开实施例输出的基准电压小于1.2V，扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。

在本公开的一些实施例中，如图7所示，生成单元103包括：第二电压生成子单元106和第三电压生成子单元107；其中：

第二电压生成子单元106和第三电压生成子单元107均连接匹配单元102，以接收第二初始电流I3；第二电压生成子单元106和第三电压生成子单元107还均连接接地端GND。第二电压生成子单元106、第三电压生成子单元107，用于基于第二初始电流I3生成基准电压Vref。

在本公开的一些实施例中，如图8所示，第二电压生成子单元106包括：第三BJT管Q3和第四电阻R4；第三电压生成子单元107包括：第五电阻R5。

第三BJT管Q3的发射极连接第四电阻R4的第二端，第三BJT管Q3的基极和集电极均连接接地端GND。第五电阻R5的第一端连接第四电阻R4的第一端，以及匹配单元102，以接收并分流第二初始电流I3。第五电阻R5的第二端连接接地端GND。基准电压Vref生成于第五电阻R5两端。

需要说明的是，图8示例出的第三BJT管Q3为PNP型BJT管。第三BJT管也可以为NPN型BJT管，带隙基准核心电路可以进行对应的调整变换，如将PNP型BJT管发射极所连接的对象连接在NPN型BJT管的集电极，将PNP型BJT管集电极所连接的对象连接在NPN型BJT管的发射极。上述变换都应视为在本公开的保护范围之内。

第三BJT管Q3的基极-发射极电压为V_BE，结合上式(3)～(7)的推导过程，设置Q3的参数，可使得V_BE为负温度系数电压。

第二初始电流I3被分流为电流I6和电流I7，因此，I3＝I6+I7。第五电阻R5两端的电压为基准电压Vref，即：

Vref＝I7*R5 (11)；

同时，Vref等于第三BJT管Q3的基极-发射极电压V_BE与第四电阻R4两端的电压之和，即：

Vref＝V_BE+I6*R4＝V_BE+R4(I3-I7) (12)；

由上式(11)和(12)可得：

将上式(13)代入上式(11)，可得：

可以理解的是，通过控制第二初始电流I3和第三BJT管Q3的基极-发射极电压V_BE，可以调节输出的基准电压Vref，使基准电压不仅限于1.2V。相比于传统带隙基准源，本公开实施例输出的基准电压小于1.2V，扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。

在本公开的一些实施例中，如图9所示，第一电阻R1的第二端连接运算放大器A的反相输入端，并连接到第一BJT管Q1的发射极，以传输电流I1。第二电阻R2的第二端连接运算放大器A的同相输入端，并连接到第一分压电阻R3的第一端，以传输电流I2。第二MOS管M2的第二源漏极连接第四电阻R4的第一端以及第五电阻R5的第一端，以传输电流I3。第一MOS管M1的栅极连接运算放大器A的输出端。第一电阻R1和第二电阻R2的电阻值相等。

在本公开实施例中，结合上式(1)、(2)、(10)和(14)，可得：

上式(15)中，V_T为正温度系数电压，V_BE为负温度系数电压，调节R3、R4、M和N，则可以使正负温度系数相互抵消，得到一阶零温漂系数的Vref。

本公开实施例中，通过控制第一BJT管Q1、至少一个第二BJT管Q2和第三BJT管Q3，可以调节正温度系数电压InN*V_T和负温度系数电压V_BE；通过控制第一电阻R1至第五电阻R5的阻值，则可以控制式中其他系数。这样，便完成了对基准电压Vref的调节。

可以理解的是，通过控制各个器件，将正负温度系数电压相互抵消，输出具有一阶零温漂系数的基准电压Vref。同时，通过控制各个器件，可以调节输出的基准电压，使其不仅限于1.2V。相比于传统带隙基准源，本公开实施例输出的基准电压小于1.2V，扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。

本公开实施例还提供了一种带隙基准源80，如图10所示，带隙基准源80包括了前述实施例的带隙基准核心电路10，从而输出的基准电压小于1.2V,不仅限于1.2V。带隙基准源80相比于传统带隙基准源，具有更大的使用范围，可以在需要输出低于1.2V的情况下使用。

本公开实施例还提供了一种半导体存储器90，如图11所示，半导体存储器90包括带隙基准源80。

在本公开的一些实施例中，图11示出的半导体存储器90至少包括动态随机存取存储器DRAM。

需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种带隙基准核心电路，其特征在于，所述带隙基准核心电路包括：正温度系数单元、匹配单元和生成单元；其中，

所述正温度系数单元，用于生成正温度系数电压；

所述匹配单元分别连接所述正温度系数单元和所述生成单元，用于基于所述正温度系数电压生成第一初始电流，基于所述第一初始电流生成第二初始电流；所述匹配单元包括至少两个电阻；

所述生成单元，用于基于所述第二初始电流生成基准电压，所述基准电压具有一阶零温漂系数。

2.根据权利要求1所述的带隙基准核心电路，其特征在于，所述至少两个电阻包括：第一电阻和第二电阻；

所述第一电阻的第一端连接所述第二电阻的第一端；所述第一电阻的第二端和所述第二电阻的第二端分别连接所述正温度系数单元；其中，

所述第一电阻和所述第二电阻用于基于所述正温度系数电压生成第一初始电流。

3.根据权利要求2所述的带隙基准核心电路，其特征在于，所述第一电阻的阻值与所述第二电阻的阻值之比为1:1。

4.根据权利要求2所述的带隙基准核心电路，其特征在于，所述匹配单元还包括电流镜单元；所述电流镜单元包括：第一MOS管和至少一个第二MOS管；

所述第一MOS管和所述第二MOS管，用于基于所述第一初始电流生成第二初始电流。

5.根据权利要求4所述的带隙基准核心电路，其特征在于，

所述第一MOS管的栅极连接所述第二MOS管的栅极，还连接于所述正温度系数单元；

所述第一MOS管的第一源漏极和所述第二MOS管的第一源漏极分别连接电源端；

所述第一电阻的第一端和所述第二电阻的第一端均连接所述第一MOS管的第二源漏极；

所述第二MOS管的第二源漏极连接所述生成单元。

6.根据权利要求4所述的带隙基准核心电路，其特征在于，所述第一MOS管的个数与所述第二MOS管的个数之比为1:M，M大于等于1。

7.根据权利要求4所述的带隙基准核心电路，其特征在于，所述第二MOS管的个数为1，所述第一MOS管的沟道宽度与所述第二MOS管的沟道宽度之比为1:M，M大于等于1。

8.根据权利要求1所述的带隙基准核心电路，其特征在于，所述正温度系数单元包括：限压子单元和第一电压生成子单元；

所述限压子单元连接所述第一电压生成子单元，用于提供第一钳位电压和第二钳位电压，使所述第一钳位电压与所述第二钳位电压相等；

所述第一电压生成子单元，用于基于所述第一钳位电压和所述第二钳位电压生成所述正温度系数电压。

9.根据权利要求8所述的带隙基准核心电路，其特征在于，所述限压子单元包括：运算放大器；

所述运算放大器的反相输入端提供所述第一钳位电压；

所述运算放大器的同相输入端提供所述第二钳位电压。

10.根据权利要求9所述的带隙基准核心电路，其特征在于，所述第一电压生成子单元包括：第一BJT管、至少一个第二BJT管和第三电阻；

所述第一BJT管和所述至少一个第二BJT管，用于基于所述第一钳位电压和所述第二钳位电压生成所述正温度系数电压；

所述正温度系数电压施加于所述第三电阻的两端。

11.根据权利要求10所述的带隙基准核心电路，其特征在于，

所述第一BJT管的第一极连接所述运算放大器的反相输入端，接收所述第一钳位电压；所述至少一个第二BJT管的第一极通过所述第三电阻连接到所述运算放大器的同相输入端，接收所述第二钳位电压；所述第一极为发射极或集电极；

所述第一BJT管的基极和第二极，以及所述至少一个第二BJT管的基极和第二极均连接接地端；所述第二极为集电极或发射极。

12.根据权利要求10所述的带隙基准核心电路，其特征在于，所述第一BJT管的个数与所述至少一个第二BJT管的个数之比为1:N，N大于等于1。

13.根据权利要求10所述的带隙基准核心电路，其特征在于，所述至少一个第二BJT管的个数为1，所述第一BJT管的发射极截面积与所述至少一个第二BJT管的发射极截面积之比为1:N，N大于等于1。

14.根据权利要求1所述的带隙基准核心电路，其特征在于，所述生成单元包括：第二电压生成子单元和第三电压生成子单元；

所述第二电压生成子单元和所述第三电压生成子单元均连接所述匹配单元，以接收所述第二初始电流；

所述第二电压生成子单元和所述第三电压生成子单元还均连接接地端；其中，

所述第二电压生成子单元、所述第三电压生成子单元，用于基于所述第二初始电流生成所述基准电压。

15.根据权利要求14所述的带隙基准核心电路，其特征在于，所述第二电压生成子单元包括：第三BJT管和第四电阻；

所述第四电阻的第一端连接所述匹配单元；

所述第三BJT管的第一极连接所述第四电阻的第二端；所述第一极为发射极或集电极；

所述第三BJT管的基极和第二极均连接所述接地端；所述第二极为集电极或发射极；

所述第三BJT管用于生成负温度系数电压。

16.根据权利要求15所述的带隙基准核心电路，其特征在于，所述第三电压生成子单元包括：第五电阻；

所述第五电阻的第一端连接所述第四电阻的第一端，以及所述匹配单元；

所述第五电阻的第二端连接所述接地端；其中，

所述第五电阻和所述第四电阻接收并分流所述第二初始电流；

所述基准电压生成于所述第五电阻两端。

17.一种带隙基准源，其特征在于，所述带隙基准源包括如权利要求1至16任一项所述的带隙基准核心电路。

18.一种半导体存储器，其特征在于，所述存储器包括如权利要求17所述的带隙基准源。

19.根据权利要求18所述的半导体存储器，其特征在于，所述半导体存储器至少包括动态随机存取存储器DRAM。

Images