CN114115422B

CN114115422B - 一种带隙基准电路

Info

Publication number: CN114115422B
Application number: CN202111505896.5A
Authority: CN
Inventors: 殷宁淳
Original assignee: Institute Of Integrated Circuits Henan Academy Of Sciences
Current assignee: Institute Of Integrated Circuits Henan Academy Of Sciences
Priority date: 2021-12-10
Filing date: 2021-12-10
Publication date: 2023-10-20
Anticipated expiration: 2041-12-10
Also published as: CN114115422A

Abstract

本公开的实施例提供了一种带隙基准电路，该带隙基准电路包括：基准单元，包括第一双极型晶体管和第二双极型晶体管，基准单元被配置为基于第一双极型晶体管的基极‑发射极电压与第二双极型晶体管的基极‑发射极电压之间的电压差来生成第一补偿电流；第一场效应晶体管，被配置为在其栅极和源极之间施加随温度升高的电压以在其漏极生成第二补偿电流；以及基准输出端，被配置为输出基准电位，基准电位基于一个双极型晶体管的基极‑发射极电压、第一补偿电流和第二补偿电流而被确定。本公开的方案可以使带隙基准电压相对于温度变化更加稳定，从而提高带隙基准电压的精度。

Description

一种带隙基准电路

技术领域

本公开涉及电路技术领域，更具体地，涉及用于模拟电路或集成电路的带隙基准电路。

背景技术

在电路中通常需要包含电压基准和电流基准。这种基准被要求与温度具有确定的关系，并且与电源和工艺参数基本无关。在大多数情况下，所要求的温度关系采用了三种形式，这三种形式包括与绝对温度成正比、常数Gm特性(一些晶体管的跨导保持常数)或者与温度无关。其中，与温度无关或关系很小的电压或电流基准在很多电路中是必不可少的。

目前，通常会采用“带隙”技术来产生这种与温度无关的电压或电流基准。然而，当在较大的温度范围内观察时，目前所获得的电压或电流基准仍然会随温度变化，这影响了基准的精确度。

发明内容

为了至少部分解决上述以及其他可能存在的问题，本公开的实施例提供了改进的带隙基准电路。

根据本公开的一方面，提供了一种带隙基准电路，该带隙基准电路包括：基准单元，包括第一双极型晶体管和第二双极型晶体管，基准单元被配置为基于第一双极型晶体管的基极-发射极电压与第二双极型晶体管的基极-发射极电压之间的电压差来生成第一补偿电流；第一场效应晶体管，被配置为在其栅极和源极之间施加随温度升高的电压以在其漏极生成第二补偿电流；以及基准输出端，被配置为输出基准电位，基准电位基于一个双极型晶体管的基极-发射极电压、第一补偿电流和第二补偿电流而被确定。

在本公开的一些实施例中，基准单元还包括运算放大器，第一双极型晶体管在第一节点处耦合到运算放大器的一个输入端，并且第二双极型晶体管经由第一电阻在第二节点处耦合到运算放大器的另一输入端，第一电阻被施加电压差而生成第一补偿电流。

在本公开的一些实施例中，带隙基准电路还包括：第一调制单元，耦合在第一节点和第二节点与运算放大器的两个输入端之间，并且被配置为基于时钟信号将第一节点交替耦合到两个输入端、并将第二节点相对于第一节点互补地交替耦合到两个输入端；第二调制单元，被设置在运算放大器内部，并且被配置为基于时钟信号将运算放大器的输出端交替耦合到构成差动对的两个支路；以及滤波单元，耦合到运算放大器的输出端，并且被配置为对运算放大器的输出进行滤波。

在本公开的一些实施例中，第一场效应晶体管包括N型场效应晶体管。

在本公开的一些实施例中，第一场效应晶体管的源极耦合到地电位，第一场效应晶体管的栅极经由第二电阻耦合到地电位，以及第一场效应晶体管的漏极耦合到第三节点，其中第三节点还经由第三电阻和第四电阻分别耦合到第一节点和第二节点，并经由第五电阻耦合到基准输出端，以使第一补偿电流和第二补偿电流流过包括第一电阻、第三电阻、第四电阻和第五电阻的电路支路，并且一个双极型晶体管的基极-发射极电压为第一双极型晶体管或第二双极型晶体管的基极-发射极电压。

在本公开的一些实施例中，第二电阻和第五电阻中的至少一个电阻为可调电阻。

在本公开的一些实施例中，带隙基准电路还包括：第二场效应晶体管，其栅极和漏极分别耦合到运算放大器的输出端和基准输出端，以在其漏极生成与第一补偿电流相关联的第一电流；以及第三场效应晶体管，与第二场效应晶体管共栅，以在第三场效应晶体管的漏极生成与第一电流成比例的第二电流，其中第三场效应晶体管的漏极被耦合到第二电阻，以使第二电流流过第二电阻而生成施加在第一场效应晶体管的栅极和源极之间的随温度升高的电压。

在本公开的一些实施例中，第一场效应晶体管包括P型场效应晶体管。

在本公开的一些实施例中，带隙基准电路还包括：第四场效应晶体管，其栅极和漏极分别耦合到运算放大器的输出端和第四节点，第四节点经由第六电阻和第七电阻分别耦合到第一节点和第二节点，以使在第四场效应晶体管的漏极生成与第一补偿电流相关联的第三电流；第五场效应晶体管，与第四场效应晶体管共栅，以在第五场效应晶体管的漏极生成与第三电流成比例的第四电流；以及第三双极型晶体管，经由第八电阻耦合到第五节点，其中第一场效应晶体管的源极耦合到电源电位，以及第一场效应晶体管的栅极经由第九电阻耦合到电源电位，并且其中第一场效应晶体管的漏极耦合到第五节点，第五节点还经由第十电阻耦合到第五场效应晶体管的漏极和基准输出端，以使与第一补偿电流相关联的第四电流、以及第二补偿电流流过包括第八电阻和第十电阻的电路支路，并且一个双极型晶体管的基极-发射极电压为第三双极型晶体管的基极-发射极电压。

在本公开的一些实施例中，第八电阻和第九电阻中的至少一个电阻为可调电阻。

在本公开的一些实施例中，带隙基准电路还包括：第六场效应晶体管，与第四场效应晶体管共栅，以在第六场效应晶体管的漏极生成与第三电流成比例的第五电流；以及电流镜单元，耦合到第六场效应晶体管的漏极以及第九电阻，以使与第五电流成比例的镜像电流流过第九电阻而生成施加在第一场效应晶体管的栅极和源极之间的随温度升高的电压。

在本公开的一些实施例中，第一调制单元、第二调制单元和滤波单元各自包括多个开关器件，并且滤波单元还包括多个滤波电容。

提供发明内容部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或主要特征，也无意限制本公开的范围。

附图说明

通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中在本公开示例性实施例中，相同的参考标号通常代表相同部件。

图1示出了带隙基准电路的电路图。

图2示出了带隙基准电路中的各个电参数的温度曲线图。

图3示出了根据本公开的实施例的带隙基准电路的示例性电路图。

图4示出了根据本公开的实施例的第一场效应晶体管的电路连接的局部放大示意图。

图5示出了根据本公开的实施例的时钟信号、以及运算放大器的未滤波输出和滤波输出的波形图。

图6示出了两种带隙基准电路的对比温度曲线图。

图7示出了根据本公开的另一实施例的带隙基准电路的示例性电路图。

图8示出了根据本公开的另一实施例的第一场效应晶体管的电路连接的局部放大示意图。

图9示出了根据本公开的又一实施例的带隙基准电路的示例性电路图。

具体实施方式

下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。本领域的技术人员可以在不偏离本公开精神和保护范围的基础上从下述描述得到选替技术方案。

在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。下文还可能包括其他明确的和隐含的定义。

可以利用“带隙”技术来产生与温度无关的电压基准或电流基准。在这种技术中，可以将具有正温度系数的电压与具有负温度系数的电压分别以适当的权重相加，由于两者相互抵消，从而获得一个与温度无关的基准电压。

图1示出了带隙基准电路100’的电路图。如图1所示，电阻R2’和双极型晶体管Q1’组成一个支路，并且电阻R1’、R3’和双极型晶体管Q2’组成另一支路。两个支路并联耦合在基准电位V_BG’与地电位之间，并且运算放大器A’的两个输入端分别耦合到两个支路，而运算放大器A’输出端耦合到基准电位输出端V_BG’。由于运算放大器A’的两个输入端可以视为等电位，因此双极型晶体管Q1’的基极-发射极电压V_BE1与双极型晶体管Q2’的基极-发射极电压V_BE2之间电压差ΔV_BE实际被施加到电阻R1’上。

图2示出了带隙基准电路100’中的各个电参数的曲线图。如图2所示，双极型晶体管Q1’的基极-发射极电压V_BE1随着温度的增加而逐渐减小，因此可以用作负温度系数的电压。此外，双极型晶体管Q1’的基极-发射极电压V_BE1与双极型晶体管Q2’的基极-发射极电压V_BE2之间电压差ΔV_BE随着温度的增加而逐渐增大，因此可以用作正温度系数电压。

电压差ΔV_BE可以通过以下等式来计算：

ΔV_BE＝V_TlnN (1)

其中热电压V_T＝kT/q(k表示玻尔兹曼常量，T表示单位为开尔文的环境绝对温度,以及q表示单电子所带电荷量)，以及lnN中的N指代在晶体管Q1’由1个晶体管单元组成的情况下，晶体管Q2’由N个并列的晶体管单元。由此，带隙基准电路100’的基准电位V_BG’可以通过以下等式来计算：

V_BG’＝V_BE1+α*ΔV_BE＝V_BE1+(R3’/R1’)*V_TlnN (2)

如图2所示，基准电位V_BG’得到了一阶近似补偿，因此能在一定程度上相对于温度变化保持不变。然而，如果温度较高并继续升高，基准电位V_BG’仍然会随着温度增加而减小，这影响了带隙基准电压的精度。

此外，运算放大器A’可能会存在偏移或失调电压，其主要由于运算放大器A’内部的差分对电路中的晶体管特性不一致造成。假设运算放大器A’具有偏移或失调电压Vos，则等式(2)可以用以下等式替代：

V_BG＝V_BE1+(R3’/R1’)*V_TlnN+(R3’/R1’+1)*Vos (3)

由此可见，V_BG中还存在由运算放大器A’的偏移或失调电压Vos所导致的分量，其同样影响了带隙基准电压的精度。

本公开的实施例提出了一种改进的带隙基准电路。在改进电路中，除了由电压差ΔV_BE提供的正温度系数电压补偿之外，通过向场效应晶体管的栅极施加随温度增大的电压进一步提供了补偿电流，该补偿电流可以向带隙基准电路的基准电位提供高阶补偿，从而在更大温度范围内稳定基准电位，这提高了带隙基准电压的精度。此外，本公开的方案还可以对运算放大器的偏移进行补偿，从而消除或最大程度降低了运算放大器的偏移对带隙基准电路的基准电位的影响。

图3示出了根据本公开的实施例的带隙基准电路100的示例性电路图。如图3所示，带隙基准电路100包括基准单元110，基准单元110包括第一双极型晶体管Q1和第二双极型晶体管Q2，基准单元110被配置为基于第一双极型晶体管Q1的基极-发射极电压与第二双极型晶体管Q2的基极-发射极电压之间的电压差来生成第一补偿电流Ic1。具体而言，两个双极型晶体管Q1和Q2的基极-发射极电压之间的电压差ΔV_BE是具有正温度系数的电压，因此利用该电压差ΔV_BE来生成的补偿电流Ic1也具有随温度增大的特性。作为示例，可以假设第一双极型晶体管Q1由1个晶体管单元构成，而第一双极型晶体管Q2由N个晶体管单元构成，并且例如可以通过等式(1)来计算电压差ΔV_BE。

在本公开的一些实施例中，基准单元110包括运算放大器111，第一双极型晶体管Q1在第一节点N1处耦合到运算放大器111的一个输入端，并且第二双极型晶体管Q2经由第一电阻R1在第二节点N2处耦合到运算放大器111的另一输入端，第一电阻R1被施加电压差ΔV_BE而生成第一补偿电流Ic1。

作为示例，第一双极型晶体管Q1和第二双极型晶体管可以为PNP型双极型晶体管。第一双极型晶体管Q1的发射极E可以在第一节点N1处耦合到运算放大器111的一个输入端POS或NEG(即正输入端或负输入端)，而第二双极型晶体管Q2的发射极E可以经由第一电阻R1在第二节点N2处耦合到运算放大器111的另一输入端NEG或POS。此外，第一双极型晶体管Q1的基极B和集电极C被短接在一起，第二双极型晶体管Q2的基极B和集电极C被短接在一起，并且双极型晶体管Q1和Q2的集电极C均被耦合到地电位。由此，第一双极型晶体管Q1的发射极E处的电位大小对应于晶体管Q1的基极-发射极电压，以及第二双极型晶体管Q2的发射极E处的电位大小对应于晶体管Q2的基极-发射极电压。由于运算放大器111的两个输入端POS与NEG之间的电位相等，并且第一节点N1和第二节点N2分别耦合到两个输入端POS与NEG，因此第二节点N2的电位等于第一节点N1的电位，并且与第一双极型晶体管Q1的发射极E处的电位相同。可以看出，第一电阻R1的一端耦合到第二节点N2，其电位大小等于第一双极型晶体管Q1的基极-发射极电压，而第一电阻R1的另一端耦合到第二双极型晶体管Q2的发射极E，其电位大小等于第二双极型晶体管Q2的基极-发射极电压。通过这种方式，两个双极型晶体管Q1和Q2的基极-发射极电压之间的电压差ΔV_BE被施加到第一电阻R1上，并且因此生成了第一补偿电流Ic1。

可以理解的是，第一双极型晶体管Q1和/或第二双极型晶体管Q2也可以为NPN型双极型晶体管，这同样可以实现本公开的方案。例如，在第一双极型晶体管Q1为NPN型双极型晶体管的情况下，可以将NPN型双极型晶体管的发射极耦合到地电位，而将第一双极型晶体管Q1的集电极耦合到第一节点N1并与其基极短接。

根据本公开的实施例，带隙基准电路100包括第一场效应晶体管M1，第一场效应晶体管M1被配置为在其栅极和源极之间施加随温度升高的电压以在其漏极生成第二补偿电流Ic2。具体而言，除了利用电压差ΔV_BE来为带隙基准电路100提供一阶补偿之外，还可以利用由第一场效应晶体管M1构造的电压温度曲率矫正电路来对带隙基准电路100提供高阶补偿。第一场效应晶体管M1的栅极和源极之间可以被施加随温度升高的电压V_GS，从而在第一场效应晶体管M1的漏极处生成第二补偿电流Ic2，第二补偿电流Ic2可以通过以下等式来计算：

Ic2＝0 V_GS<<V_TH (4)

其中V_TH表示阈值电压，V_DS表示漏极-源极电压，V_T表示热电压(参见等式(1)的描述)，L表示有效沟道长度，W表示沟道宽度，C_OX表示单位面积的栅氧化层电容，u_p表示电子迁移率，以及λ表示沟道长度调制系数。此外，等式(5)中的I_t和n是与场效应晶体管中的杂质浓度分布有关的参数，它们可以通过已有方式确定，其中n可以用于衡量晶体管的关断速度，并且n越大关断越慢，而I_t用于衡量漏电流，并且在相同的W/L、V_GS、V_DS和温度的条件下，I_t越大漏电流越大。

在等式(4)中，V_GS<<V_TH，其表示截止区的第二补偿电流Ic2。在等式(5)中，V_GS<V_TH，其表示亚阈值区的第二补偿电流Ic2。在等式(6)中，V_GS>V_TH，其表示饱和区的第二补偿电流Ic2。考虑到需要生成镜像电流，因此第一场效应晶体管M1通常工作在饱和区。当第一场效应晶体管M1被施加随温度升高而增大的电压V_GS时，第二补偿电流Ic2也将随温度升高而增大。

根据本公开的实施例，带隙基准电路100包括基准输出端V_BG，被配置为输出基准电位，该基准电位基于一个双极型晶体管的基极-发射极电压、第一补偿电流Ic1和第二补偿电流Ic2而被确定。作为示例，一个双极型晶体管的基极-发射极电压可以提供负温度系数电压。同时，第一补偿电流Ic1和第二补偿电流Ic2均为具有正温度系数的电流，并且第一补偿电流Ic1适于对负温度系数电压进行一阶补偿，而第二补偿电流Ic2适于对负温度系数电压进行高阶补偿。因此，在第一补偿电流Ic1和第二补偿电流Ic2所生成的补偿电压被叠加在一个双极型晶体管的基极-发射极电压的情况下，可以获得更加稳定和更高精度的带隙基准电压，即，经过高阶补偿的这种带隙基准电压在更大的温度范围内可以保持基本与温度无关。

图4示出了图3中的第一场效应晶体管M1的电路连接的局部放大示意图。在图3和图4中，第一场效应晶体管M1可以包括N型场效应晶体管。在本公开的一些实施例中，第一场效应晶体管M1的源极S耦合到地电位，第一场效应晶体管M1的栅极G经由第二电阻R2耦合到地电位，以及第一场效应晶体管M1的漏极D耦合到第三节点N3，其中第三节点N3还经由第三电阻R3和第四电阻R4分别耦合到第一节点N1和第二节点N2，并经由第五电阻R5耦合到基准输出端V_BG，以使第一补偿电流Ic1和第二补偿电流Ic2流过包括第一电阻R1、第三电阻R3、第四电阻R4和第五电阻R5的电路支路。作为负温度系数电压的一个双极型晶体管的基极-发射极电压为第一双极型晶体管Q1或第二双极型晶体管Q2的基极-发射极电压。作为示例，第一补偿电流Ic1流过第四电阻R4和第五电阻R5(相同大小的电流流过第三电阻R3)，从而在这些电阻上产生补偿电压，并叠加到作为负温度系数电压的第一双极型晶体管Q1的基极-发射极电压上，或者也可以认为第一补偿电流Ic1流过第一电阻R1、第四电阻R4以及第五电阻R5，从而在这些电阻上产生补偿电压，并叠加到作为负温度系数电压的第二双极型晶体管Q2的基极-发射极电压上。由于第一补偿电流Ic1与两个双极型晶体管Q1和Q2的基极-发射极电压之间的电压差ΔV_BE相关联并具有正温度系数，因此其流过电阻所生成的补偿电压也具有正温度系数，并且对第一双极型晶体管Q1或第二双极型晶体管Q2的基极-发射极电压进行一阶补偿。除了一阶补偿之外，本公开的方案还将第二补偿电流Ic2流过第五电阻R5所生成的补偿电压叠加到第一双极型晶体管Q1的基极-发射极电压上，从而实现了对基准电位V_BG的高阶补偿。基准电位V_BG可以通过以下等式来获得：

V_BG＝V_BE1+(R4/R1)*ΔV_BE+R5*(2*ΔV_BE/R1+Ic2)

＝V_BE1+(R4+2*R5)*ΔV_BE/R1+R5*Ic2

＝V_BE1+(R4+2*R5)*Ic1+R5*Ic2 (6)

经过第二补偿电流Ic2进行高阶补偿后的基准电位V_BG在更大温度范围内具有与温度无关的输出，因此具有更高的精度。

在本公开的一些实施例中，第二电阻R2和第五电阻R5中的至少一个电阻为可调电阻。选择可调电阻作为第二电阻R2和/或第五电阻R5是有利的。例如，可以根据需要对第二电阻R2进行设置和调节，从而直接对施加在第一场效应晶体管M1的栅极G和源极S之间的电压V_GS进行调节，并因此可以改变和设置第二补偿电流Ic2。此外，如等式(6)所示，用于对负温度系数电压V_BE1进行补偿的正温度系数电压分量为(R4+2*R5)*Ic1和R5*Ic2，它们的系数均涉及电阻R5，因此调节第五电阻R5可以对这些系数进行改变。由此可见，在第二电阻R2和/或第五电阻R5是可调电阻的情况下，可以通过调节第二电阻R2和/或第五电阻R5的大小来改变带隙基准电路100中的正温度系数电压。由此，在带隙基准电路100制造完成之后，还可以根据需要来调节电路的参数以获得最优的补偿效果。

在本公开的一些实施例中，带隙基准电路100还包括第二场效应晶体管M2和第三场效应晶体管M3。第二场效应晶体管M2的栅极(直接或间接)耦合到运算放大器111的输出端Vi，第二场效应晶体管M2的漏极耦合到基准输出端V_BG，由此可以在第二场效应晶体管M2的漏极处生成与第一补偿电流Ic1相关联的第一电流Ip1。第三场效应晶体管M3与第二场效应晶体管M2共栅，以在第三场效应晶体管M3的漏极生成与第一电流Ip1成比例的第二电流Ip2，其中第三场效应晶体管M3的漏极被耦合到第二电阻R2，以使第二电流Ip2流过第二电阻R2而生成施加在第一场效应晶体管M1的栅极和源极之间的随温度升高的电压。

具体而言，运算放大器111的输出电压通过第二场效应晶体管M2生成了第一电流Ip1，其流过电阻R5和第三节点N3。显然，第一电流Ip1与耦合到节点N3的第一补偿电流Ic1直接相关联，并将随着第一补偿电流Ic1的变化而变化。由于第一补偿电流Ic1是随着温度升高而增大的电流，因此第一电流Ip1以及与第一电流Ip1成比例的第二电流Ip2也将随温度升高而增大。如图所示，第二电流Ip2将被注入到与第二电阻R2和第一场效应晶体管M1的栅极耦合的节点，并因此流过第二电阻R2而生成随温度增大的栅极-源极电压V_GS。被施加了电压V_GS的第一场效应晶体管M1可以生成具有正温度特性的第二补偿电流Ic2。通过这种方式，可以提供期望的第二补偿电流Ic2来对基准电位V_BG进行高阶补偿，以获得高精度基准。在一个实施例中，第二场效应晶体管M2和第三场效应晶体管M3可以是P型场效应晶体管，并且第二场效应晶体管M2的源极和第三场效应晶体管M3的源极均耦合到电源电位，从而利用源极和栅极之间的电压来获得第一电流Ip1。

在本公开的一些实施例中，带隙基准电路100还包括第一调制单元120、第二调制单元130和滤波单元140。第一调制单元120，耦合在第一节点N1和第二节点N2与运算放大器111的两个输入端POS、NEG之间，并且被配置为基于时钟信号clk将第一节点N1交替耦合到两个输入端POS、NEG、并将第二节点N2相对于第一节点N1互补地交替耦合到两个输入端POS、NEG。第二调制单元130被设置在运算放大器111内部，并且被配置为基于时钟信号clk将运算放大器111的输出端Vi交替耦合到构成差动对的两个支路。滤波单元140耦合到运算放大器111的输出端Vi，并且被配置为对运算放大器111的输出进行滤波。

作为示例，第一调制单元120可以包括多个开关器件，其中第一节点N1与运算放大器111的两个输入端POS、NEG之间可以各自设有开关器件，并且第二节点N2与两个输入端POS、NEG之间可以各自设有开关器件。这些开关器件由时钟信号clk和clkf来控制，其中时钟信号clkf是与时钟信号clk互补的信号，并因此可以通过对时钟信号clk进行取反来获得。时钟信号clk可以被施加到第一节点N与输入端POS之间的开关器件以及第二节点N2与输入端NEG之间的开关器件，而时钟信号clkf可以被施加到第一节点N与输入端NEG之间的开关器件以及第二节点N2与输入端POS之间的开关器件。通过这种方式，第一节点N1和第二节点N2交替耦合到运算放大器111的输入端POS和NEG，并且在第一节点N1耦合到输入端POS时，第二节点N2耦合到输出端NEG，而在第一节点N1耦合到输入端NEG时，第二节点N2耦合到输出端POS。第二调制单元130具有与第一调制单元120类似的电路结构，其位于运算放大器111的内部，并根据时钟信号clk和clkf来将运算放大器111的输出端Vi交替地耦合到差动对电路的两个支路，同时差动对电路的上部开关管对的互连栅极互补地交替耦合到这两个支路，即运算放大器111的输出端Vi耦合到左侧支路时，互连栅极耦合到右侧支路，而运算放大器111的输出端Vi耦合到右侧支路时，互连栅极耦合到左侧支路。通过第一调制单元120和第二调制单元130，运算放大器110的正负输入端和输出端在时钟信号clk和clkf的控制下交替改变，使得运算放大器110的偏移或失调电压Vos在正偏移量和负偏移量之间周期性变化。换言之，第一调制单元120和第二调制单元130将运算放大器111的偏移或失调电压Vos从直流偏移量改变为正负交变的交流量。

此外，滤波单元140耦合到运算放大器111的输出端Vi并将滤波后的信号提供到输出端Vo。滤波单元140可以实现陷波滤波器的操作。例如，滤波单元140包括两个并联支路，每个支路包括两个串联的开关器件，并且每个支路的两个开关器件之间的节点经由一个滤波电容耦合到地电位。滤波单元140的开关器件可以根据时钟信号clks和clksf来接通和关断，其中时钟信号clksf是与时钟信号clks互补的信号，并因此可以通过对时钟信号clks进行取反来获得。由此，滤波电容可以叠加交变信号的上升和下降，从而实现滤波。借助于滤波单元140提供的滤波功能，已改变成为交流量的偏移或失调电压Vos可以基本被滤除。

图5示出了根据本公开的实施例的时钟信号clk和clks、以及运算放大器111的未滤波输出Vi和滤波输出Vo的波形图。如图所示，借助于时钟信号clk控制下的第一调制单元120和第二调制单元130，运算放大器111的未滤波输出Vi在正负偏移或失调电压之间交变，并且呈现为类似三角波的交流波形。借助于时钟信号clks控制下的滤波单元140，类似三角波的交流信号基本被滤除，从而消除了运算放大器111的偏移或失调电压Vos，因此避免或极大降低了运算放大器111的偏移或失调电压Vos对带隙基准电路100的影响。

图6示出了带隙基准电路100和带隙基准电路100’的对比曲线图。如图所示，带隙基准电路100’的基准电位V_BG’在温度继续升高的情况下，将不再能够维持稳定，而是随着温度升高明显降低。与此不同，在第二补偿电流Ic2的高阶补偿下，带隙基准电路100的基准电位V_BG在较高温度下的降低被抑制并且基本维持稳定，从而提高了基准精度。此外，由于运算放大器111的偏移或失调电压Vos被消除，基准电位V_BG的基准精度获得了进一步的提升。

图7示出了根据本公开的另一实施例的带隙基准电路100的示例性电路图。相比于图3，图7中的带隙基准电路100的基准单元110维持不变，因此不再赘述。图7的实施例的首要改变在于，取代N型场效应晶体管，第一场效应晶体管M1可以是P型场效应晶体管。图8进一步示出了图7中的第一场效应晶体管M1的电路连接的局部放大示意图。第一场效应晶体管M1的源极S被耦合到电源电位，第一场效应晶体管M1的栅极G经由第九电阻R9耦合到电源电位，第二补偿电流Ic2从漏极D流出。由于第一场效应晶体管M1作为P型场效应晶体管的连接方式相比于N型场效应晶体管发生了较大改变，因此带隙基准电路100的其他电路部分也需要进行相应调整。

如图7所示，带隙基准电路100可以包括第四场效应晶体管M4和第五场效应晶体管M5。第四场效应晶体管M4的栅极(间接或直接)耦合到运算放大器111的输出端Vi，其漏极耦合到第四节点N4，第四节点N4经由第六电阻R6和第七电阻R7分别耦合到第一节点N1和第二节点N2，以使在第四场效应晶体管M4的漏极生成与第一补偿电流Ic1相关联的第三电流Ip3。第五场效应晶体管M5与第四场效应晶体管M4共栅，以在第五场效应晶体管M5的漏极生成与第三电流Ip3成比例的第四电流Ip4。在一个实施例中，第四场效应晶体管M4和第五场效应晶体管M5可以是P型场效应晶体管，并且第四场效应晶体管M4的源极和第五场效应晶体管M5的源极均耦合到电源电位。

带隙基准电路100还可以包括第三双极型晶体管Q3，第三双极型晶体管Q3经由第八电阻R8耦合到第五节点N5。此外，第一场效应晶体管M1的漏极耦合到第五节点N5，第五节点N5还经由第十电阻R10耦合到第五场效应晶体管M5的漏极和基准输出端V_BG，以使与第一补偿电流Ic1相关联的第四电流Ip4、以及第二补偿电流Ic2流过包括第八电阻R8和第十电阻R10的电路支路。例如，第四电流Ip4将流过第八电阻R8和第十电阻R10并在第八电阻R8和第十电阻R10上产生补偿电压，而第二补偿电流Ic2将流过第八电阻R8并在第八电阻R8产生补偿电压。由于第四电流Ip4与第一补偿电流Ic1相关联，并且第一补偿电流Ic1和第二补偿电流Ic2均具有正温度特性，因此第四电流Ip4和第二补偿电流Ic2流过电阻所产生的补偿电压具有正温度特性。这里，用于提供负温度系数电压的、双极型晶体管的基极-发射极电压是第三双极型晶体管Q3的基极-发射极电压。具有正温度特性的补偿电压与第三双极型晶体管Q3的基极-发射极电压在基准输出端V_BG处叠加，从而输出经过高阶补偿的、与温度无关的基准电位。假设Ip4＝Ip3，那么Ip4＝2ΔV_BE/R1，并且图7中的基准电位V_BG可以通过以下等式来获得：

V_BG＝V_BE3+(R8+R10)*2ΔV_BE/R1+R8*Ic2

＝V_BE3+(R8+R10)*2Ic1+R8*Ic2 (7)

经过第二补偿电流Ic2进一步补偿后的基准电位V_BG将具有更高的精度。

在本公开的一些实施例中，第八电阻R8和第九电阻R9中的至少一个电阻为可调电阻。第九电阻R9的大小决定了施加在P型场效应晶体管M1的栅极-源极电压V_GS的大小，并因此可以改变第二补偿电流Ic2。此外，如等式(7)所示，改变第八电阻R8可以改变项(R8+R10)*2Ic1和项R8*Ic2的大小。因此，在第八电阻R8和/或第九电阻R9是可调电阻的情况下，可以通过调节第八电阻R8和/或第九电阻R9的大小来改变带隙基准电路100中的正温度系数电压。由此，在带隙基准电路100制造完成之后，还可以根据需要来调节电路的参数以获得最优的补偿效果。

在本公开的一些实施例中，带隙基准电路100包括第六场效应晶体管M6和电流镜单元150。第六场效应晶体管M6与第四场效应晶体管M4共栅，以在第六场效应晶体管M6的漏极生成与第三电流Ip3成比例的第五电流Ip5。在一个实施例中，第六场效应晶体管M6与第四场效应晶体管M4可以为P型场效应晶体管，并且第六场效应晶体管M6的源极和第四场效应晶体管M4的源极均耦合到电源电位。电流镜单元150耦合到第六场效应晶体管M6的漏极以及第九电阻R9，以使与第五电流Ip5成比例的镜像电流Ip5m流过第九电阻R9而生成施加在第一场效应晶体管M1的栅极G和源极S之间的随温度升高的电压。通过这种方式，可以直接利用第一补偿电流Ic1(具有正温度特性)来获得具有正温度特性的电压施加到第一场效应晶体管M1的栅极G与源极S之间，从而获得同样具有正温度特性的第二补偿电流Ic2。

此外，类似于图3，图7的带隙基准电路100也可以设置有第一调制单元120、第二调制电源130和滤波单元140，以消除运算放大器111的偏移或失调电压。可以看出，与图3的实施例相同，由于对基准电位进行高阶补偿并且消除了运算放大器111的偏移或失调电压，带隙基准电路100所生成的带隙基准电压相对于温度变化具有更好的稳定性和更高的精度。

图9示出了根据本公开的又一实施例的带隙基准电路100的示例性电路图。与图3的不同之处在于，图9所示的带隙基准电路100移除了第一场效应晶体管M1、第二电阻R2、第五电阻R5以及第三场效应晶体管M3。换言之，在该实施例中，带隙基准电路100不再提供与第二补偿电流Ic2有关的高阶补偿。然而，通过设置第一调制单元120、第二调制单元130和滤波单元140仍然可以消除运算放大器111的偏移或失调电压Vos，从而提高了带隙基准电路100的基准精度。

通过以上描述和相关附图中所给出的教导，这里所给出的本公开的许多修改形式和其它实施方式将被本公开相关领域的技术人员所意识到。因此，所要理解的是，本公开的实施方式并不局限于所公开的具体实施方式，并且修改形式和其它实施方式意在包括在本公开的范围之内。此外，虽然以上描述和相关附图在部件和/或功能的某些示例组合形式的背景下对示例实施方式进行了描述，但是应当意识到的是，可以由备选实施方式提供部件和/或功能的不同组合形式而并不背离本公开的范围。就这点而言，例如，与以上明确描述的有所不同的部件和/或功能的其它组合形式也被预期处于本公开的范围之内。虽然这里采用了具体术语，但是它们仅以一般且描述性的含义所使用而并非意在进行限制。

Claims

1.一种带隙基准电路(100)，包括：

基准单元(110)，包括第一双极型晶体管(Q1)和第二双极型晶体管(Q2)，所述基准单元(110)被配置为基于第一双极型晶体管(Q1)的基极-发射极电压与所述第二双极型晶体管(Q2)的基极-发射极电压之间的电压差来生成第一补偿电流(Ic1)；

第一场效应晶体管(M1)，被配置为在其栅极和源极之间施加随温度升高的电压以在其漏极生成第二补偿电流(Ic2)，所述第一场效应晶体管(M1)的所述栅极和所述源极之间施加的电压与所述第一补偿电流(Ic1)相关联并且正相关，其中所述基准单元(110)还包括运算放大器(111)，所述运算放大器(111)的输出端耦合到两个晶体管(M2、M3或M4、M6)的栅极，其中所述两个晶体管中的一个晶体管的漏极耦合到所述基准单元(110)的生成所述第一补偿电流(Ic1)的支路，并且所述两个晶体管中的另一晶体管的漏极耦合到所述第一场效应晶体管(M1)的栅极；以及

基准输出端(V_BG)，被配置为输出基准电位，所述基准电位基于一个双极型晶体管的基极-发射极电压、所述第一补偿电流(Ic1)和所述第二补偿电流(Ic2)而被确定。

2.根据权利要求1所述的带隙基准电路(100)，其中所述基准单元(110)还包括运算放大器(111)，所述第一双极型晶体管(Q1)在第一节点(N1)处耦合到所述运算放大器(111)的一个输入端，并且所述第二双极型晶体管(Q2)经由第一电阻(R1)在第二节点(N2)处耦合到所述运算放大器(111)的另一输入端，所述第一电阻(R1)被施加所述电压差而生成所述第一补偿电流(Ic1)。

3.根据权利要求2所述的带隙基准电路(100)，还包括：

第一调制单元(120)，耦合在所述第一节点(N1)和所述第二节点(N2)与所述运算放大器(111)的两个输入端(POS、NEG)之间，并且被配置为基于时钟信号(clk)将所述第一节点(N1)交替耦合到所述两个输入端(POS、NEG)、以及将所述第二节点(N2)相对于所述第一节点(N1)互补地交替耦合到所述两个输入端(POS、NEG)；

第二调制单元(130)，被设置在所述运算放大器(111)内部，并且被配置为基于所述时钟信号(clk)将所述运算放大器(111)的输出端(Vi)交替耦合到构成差动对的两个支路；以及

滤波单元(140)，耦合到所述运算放大器(111)的输出端(Vi)，并且被配置为对所述运算放大器(111)的输出进行滤波。

4.根据权利要求2或3所述的带隙基准电路(100)，其中所述第一场效应晶体管(M1)包括N型场效应晶体管。

5.根据权利要求4所述的带隙基准电路(100)，其中所述第一场效应晶体管(M1)的源极耦合到地电位，所述第一场效应晶体管(M1)的栅极经由第二电阻(R2)耦合到所述地电位，以及所述第一场效应晶体管(M1)的漏极耦合到第三节点(N3)，

其中所述第三节点(N3)还经由第三电阻(R3)和第四电阻(R4)分别耦合到所述第一节点(N1)和所述第二节点(N2)，并经由第五电阻(R5)耦合到所述基准输出端(V_BG)，以使所述第一补偿电流(Ic1)和所述第二补偿电流(Ic2)流过包括第一电阻(R1)、第三电阻(R3)、第四电阻(R4)和第五电阻(R5)的电路支路，并且所述一个双极型晶体管的所述基极-发射极电压为所述第一双极型晶体管(Q1)或所述第二双极型晶体管(Q2)的基极-发射极电压。

6.根据权利要求5所述的带隙基准电路(100)，其中所述第二电阻(R2)和所述第五电阻(R5)中的至少一个电阻为可调电阻。

7.根据权利要求5所述的带隙基准电路(100)，还包括：

第二场效应晶体管(M2)，其栅极和漏极分别耦合到所述运算放大器(111)的所述输出端(Vi)和所述基准输出端(V_BG)，以在其漏极生成与所述第一补偿电流(Ic1)相关联的第一电流(Ip1)；以及

第三场效应晶体管(M3)，与所述第二场效应晶体管(M2)共栅，以在所述第三场效应晶体管(M3)的漏极生成与所述第一电流(Ip1)成比例的第二电流(Ip2)，其中所述第三场效应晶体管(M3)的漏极被耦合到所述第二电阻(R2)，以使所述第二电流(Ip2)流过所述第二电阻(R2)而生成施加在所述第一场效应晶体管(M1)的栅极和源极之间的所述随温度升高的电压。

8.根据权利要求2或3所述的带隙基准电路(100)，其中所述第一场效应晶体管(M1)包括P型场效应晶体管。

9.根据权利要求8所述的带隙基准电路(100)，还包括：

第四场效应晶体管(M4)，其栅极和漏极分别耦合到所述运算放大器(111)的所述输出端(Vi)和第四节点(N4)，所述第四节点(N4)经由第六电阻(R6)和第七电阻(R7)分别耦合到所述第一节点(N1)和所述第二节点(N2)，以使在所述第四场效应晶体管(M4)的漏极生成与所述第一补偿电流(Ic1)相关联的第三电流(Ip3)；

第五场效应晶体管(M5)，与所述第四场效应晶体管(M4)共栅，以在所述第五场效应晶体管(M5)的漏极生成与所述第三电流(Ip3)成比例的第四电流(Ip4)；以及

第三双极型晶体管(Q3)，经由第八电阻(R8)耦合到第五节点(N5)，

其中所述第一场效应晶体管(M1)的源极耦合到电源电位，以及所述第一场效应晶体管(M1)的栅极经由第九电阻(R9)耦合到所述电源电位，并且

其中所述第一场效应晶体管(M1)的漏极耦合到所述第五节点(N5)，所述第五节点(N5)还经由第十电阻(R10)耦合到所述第五场效应晶体管(M5)的所述漏极和所述基准输出端(V_BG)，以使与所述第一补偿电流(Ic1)相关联的所述第四电流(Ip4)、以及所述第二补偿电流(Ic2)流过包括第八电阻(R8)和第十电阻(R10)的电路支路，并且所述一个双极型晶体管的所述基极-发射极电压为所述第三双极型晶体管(Q3)的基极-发射极电压。

10.根据权利要求9所述的带隙基准电路(100)，其中所述第八电阻(R8)和所述第九电阻(R9)中的至少一个电阻为可调电阻。

11.根据权利要求9所述的带隙基准电路(100)，还包括：

第六场效应晶体管(M6)，与所述第四场效应晶体管(M4)共栅，以在所述第六场效应晶体管(M6)的漏极生成与所述第三电流(Ip3)成比例的第五电流(Ip5)；以及

电流镜单元(150)，耦合到所述第六场效应晶体管(M6)的所述漏极以及所述第九电阻(R9)，以使与所述第五电流(Ip5)成比例的镜像电流(Ip5m)流过所述第九电阻(R9)而生成施加在所述第一场效应晶体管(M1)的栅极和源极之间的所述随温度升高的电压。

12.根据权利要求3所述的带隙基准电路(100)，其中所述第一调制单元(120)、所述第二调制单元(130)和所述滤波单元(140)各自包括多个开关器件，并且所述滤波单元(140)还包括多个滤波电容。