CN115309219A - 启动完成指示信号电路、信号形成方法和芯片 - Google Patents
启动完成指示信号电路、信号形成方法和芯片 Download PDFInfo
- Publication number
- CN115309219A CN115309219A CN202210927750.8A CN202210927750A CN115309219A CN 115309219 A CN115309219 A CN 115309219A CN 202210927750 A CN202210927750 A CN 202210927750A CN 115309219 A CN115309219 A CN 115309219A
- Authority
- CN
- China
- Prior art keywords
- signal
- reference voltage
- resistor
- completion indication
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000004913 activation Effects 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 9
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
Abstract
本申请公开一种启动完成指示信号电路、信号形成方法和芯片,能够保证现启动完成指示信号有效时,基准电压也达到预设电压。所述启动完成指示信号电路,用于根据基准电压的大小产生启动完成指示信号,包括:第一模块,用于接收所述基准电压,并比较所述基准电压与第一预设阈值,并根据比较结果产生第一预备信号;第二模块,用于接收所述基准电压,并比较所述基准电压与第二预设阈值,并根据比较结果产生第二预备信号;所述第一预设阈值低于第二预设阈值;控制模块,连接至所述第一模块以及第二模块,用于根据所述第一预备信号和第二预备信号输出对应的启动完成指示信号,并在基准电压高于所述第二预设阈值时输出有效的所述启动完成指示信号。
Description
技术领域
本申请涉及电源领域,具体涉及一种启动完成指示信号电路、信号形成方法和芯片。
背景技术
现有技术中,经常用到基准电压,也会提供一些带隙基准模块,来产生基准电压供比较器等使用。并且,与基准电压一起提供给外接器件的,还有启动完成指示信号电路提供的启动完成指示信号,启动完成指示信号BG_OK信号是指示基准电压已经建立完成的逻辑信号,该信号可以用来使能后续使用基准电压的电路如比较器等。
如果BG_OK信号有效时,VBG电压却不是最终设定值,那么最后输出的信号或者逻辑就不是电路的设计值。比如说,当供电电源很低的情况下,欠压锁定电路的逻辑输出会因为较低的参考电压值而输出电源有效信号。这会使得电路存在异常工作的状况,尤其在电池供电的电路中会过度消耗电池能量,造成电池损坏。
发明内容
鉴于此,本申请提供一种启动完成指示信号电路、信号形成方法和芯片,能够保证现启动完成指示信号给到时,基准电压也达到预设电压。
本申请提供的一种启动完成指示信号电路,用于根据基准电压的大小产生启动完成指示信号,包括:第一模块,用于接收所述基准电压,并比较所述基准电压与第一预设阈值,并根据比较结果产生第一预备信号;第二模块,用于接收所述基准电压,并比较所述基准电压与第二预设阈值,并根据比较结果产生第二预备信号;所述第一预设阈值低于第二预设阈值;控制模块,连接至所述第一模块以及第二模块,用于至少根据所述第一预备信号和第二预备信号输出对应的启动完成指示信号。
可选的,所述第一模块包括第一开关单元和第一输出单元,其中:所述第一开关单元用于接收所述基准电压,并根据所述基准电压与所述第一预设阈值的大小关系切换通断状态,所述第一开关单元还用于接收电源电压,并在导通时将所述电源电压传输至所述第一输出单元;所述第一输出单元连接至所述第一开关单元,用于根据获取到的电压输出对应的所述第一预备信号。
可选的,所述第一输出单元包括:第一施密特反相触发器,连接至所述第一开关单元,用于在所述第一开关单元导通时输出对应的第一预备信号。
可选的,所述第二模块包括第一分压单元、第二开关单元以及第二输出单元,其中:所述第一分压单元用于接收所述基准电压,并输出所述基准电压被分压后的第一分压;第二开关单元,连接至所述第一分压单元以及所述电源电压,用于根据所述第一分压的大小切换通断状态,并在所述第二开关单元导通时将所述电源电压输送至所述第二输出单元;所述第二输出单元连接至所述第二开关单元,用于根据获取到的电压输出对应的第二预备信号。
可选的,所述第一分压单元包括:依次连接的第一电阻和第二电阻,且所述第一电阻的另一端接收所述基准电压,所述第二电阻的另一端接地;所述第二开关单元包括:第一PMOS管,栅极连接至所述第一电阻和第二电阻的连接点,源极用于接收所述电源电压,漏极通过电阻接地;所述第二输出单元包括:第二施密特反相触发器,连接至所述第一PMOS管的源极,并根据所述第一PMOS管的导通状态输出中间信号;反相器,连接至所述第二施密特反相触发器的输出端,用于对所述中间信号做反相处理,且所述反相器的输出结果作为所述第二预备信号。
可选的,所述第二模块还包括:第二PMOS管,栅极用于接收所述基准电压源的使能信号的反相信号,源极连接至所述第二开关单元,漏极连接至所述第二输出单元,用于根据所述反相信号关断所述第二模块。
可选的,所述控制模块包括:第一与门,具有第一输入端和第二输入端,分别连接所述第一模块的输出端以及所述第二模块的输出端,用于对所述第一预备信号和第二预备信号进行逻辑与处理;第一延时单元,连接至所述第一与门的输出端,用于对所述第一与门输出的信号进行延时,并将延时信号作为所述启动完成指示信号输出至外接设备。
可选的,所述第一与门还具有第三输入端,所述第三输入端连接至所述基准电压源的使能信号输入端,用于获取所述基准电压源的使能信号,所述第一与门用于对所述第一预备信号、第二预备信号以及所述使能信号进行逻辑与处理。
可选的,所述第二模块单元包括:第二分压单元,用于接收所述基准电压,并输出所述基准电压被分压后的第二分压;第四开关单元,连接至所述第二分压单元,用于根据所述第二分压导通或关断;第三输出单元,连接至所述第四开关单元,用于根据所述第四开关单元的导通或关断输出所述第二预备信号。
可选的,所述第二分压单元包括:依次连接的第三电阻和第四电阻,且所述第三电阻一端连接至所述第四电阻,一端用于接收所述基准电压,所述第四电阻一端连接至所述第三电阻,一端接地;所述第四开关单元包括:第三PMOS管,栅极连接至所述第三电阻和第四电阻的连接点,源极用于接收所述电源电压,漏极通过电阻连接至所述第一开关单元;所述第三输出单元包括:第三施密特反相触发器,连接至所述第三PMOS管的漏极,用于输出所述第二预备信号。
可选的,所述控制模块包括:异或门,具有两个输入端,分别连接所述第一模块的输出端以及所述第二模块的输出端,用于对所述第一预备信号和第二预备信号进行逻辑异或处理;第二与门,具有两个输入端,分别连接至所述异或门的输出端,以及基准电压源的使能信号输入端,用于对所述异或门的输出信号以及基准电压源的使能信号进行逻辑与处理;第二延时单元,连接至所述第二与门的输出端,用于对所述第二与门输出的信号进行延时,并将延时信号作为所述启动完成指示信号输出至外接设备。
本申请还提供了一种启动完成指示信号形成方法,包括以下步骤:获取将要输出的基准电压;比较所述基准电压与第一预设阈值,并根据比较结果输出第一预备信号;比较所述基准电压与第二预设阈值,并根据比较结果输出第二预备信号,且所述第一预设阈值小于所述第二预设阈值;根据所述第一预备信号和第二预备信号输出对应的所述启动完成指示信号。
可选的,在所述基准电压高于所述第一预设阈值时,输出有效的第一预备信号,否则输出无效的第一预备信号;在所述基准电压高于所述第二预设阈值时,输出有效的第二预备信号,否则输出无效的第二预备信号。
可选的,通过基准电压源提供所述基准电压,且所述基准电压源接收一使能信号,在所述使能信号有效时,所述基准电压源产生所述基准电压,在形成所述启动完成指示信号时,包括以下步骤:将所述第一预备信号、第二预备信号以及所述使能信号进行逻辑与处理,在所述第一预备信号、第二预备信号以及所述使能信号均有效时,输出有效的启动完成指示信号。
可选的,在所述基准电压高于所述第二预设阈值时,输出无效的第一预备信号,以及有效的第二预备信号,否则,所述第一预备信号和第二预备信号均无效。
可选的,通过基准电压源提供所述基准电压,且所述基准电压源接收一使能信号,在所述使能信号有效时,所述基准电压源产生所述基准电压,在形成所述启动完成指示信号时,包括以下步骤:对所述第一预备信号、第二预备信号进行逻辑异或处理;对所述逻辑异或处理的结果,以及所述使能信号进行逻辑与处理,在所述第一预备信号无效、第二预备信号有效、所述使能信号有效时,输出有效的启动完成指示信号。
本申请还提供一种芯片,包括上述任一项所述的启动完成指示信号电路。
本申请的启动完成指示信号电路、信号形成方法和芯片中,依据第一预备信号和第二预备信号来生成启动完成指示信号,通过设置所述第一预设阈值以及第二预设阈值,能够保证所述启动完成指示信号只有在所述基准电压达到一定程度后才能转换成有效电平,因此,可以有效保证最终输出启动完成指示信号时,基准电压也达到了所需的大小。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中的启动完成指示信号电路的结构示意图。
图2为本申请的第一实施例中所述启动完成指示信号电路的结构示意图。
图3为本申请的第二实施例中所述启动完成指示信号电路的结构示意图。
图4为本申请的第三实施例中所述启动完成指示信号电路的结构示意图。
图5为本申请的第四实施例中所述启动完成指示信号电路的结构示意图。
图6为本申请的第五实施例中所述启动完成指示信号形成方法的步骤流程示意图。
具体实施方式
研究发现,启动完成指示信号有效,但基准电压却没有达到预设电压的情况发生的原因在于:启动完成指示信号电路中使用图1中的第一NMOS管M1作为开关管,第一NMOS管M1的开关阈值只有0.8V左右,而现有技术中常用的带隙基准电压大约为1.2V,因此,只要带隙基准电压大于0.8V,就会导致图1中最终输出的启动完成指示信号BG_OK有效,给外接器件以带隙基准电压准备好的信号,即使此时所述基准电压没有达到预设目标,外接器件也会正常启动,造成电池供电的电路中过渡消耗电池能量,从而造成电池损坏。
本发明主要应对低电压启动基准电路,在电路原理上保证了基准启动完成信号有效时对应的基准电压能够达到最终输出稳定值,保证了后续电路工作时能够提供正确的参考电压,防止电路指标的偏差。
为了克服上述问题,本申请提供了能够避免上述状况的启动完成指示信号电路、信号形成方法和芯片。
以下结合附图以及实施例,对所述启动完成指示信号电路、启动完成指示信号形成方法以及芯片进行进一步的说明。
请参阅图2,为本申请第一实施例中启动完成指示信号电路的模块结构示意图。
在该实施例中,所述启动完成指示信号电路用于根据基准电压VBG的大小产生启动完成指示信号BG_OK,包括第一模块201、第二模块202以及控制模块203。
其中,所述第一模块201用于产生第一预备信号BG_OK1。具体的,所述第一模块201接收所述基准电压VBG,并比较所述基准电压VBG与第一预设阈值,根据比较结果产生第一预备信号BG_OK1。所述第一预设阈值对应于基准电压VBG的基础目标值,所述第一预备信号BG_OK1的高低电平则对应于比较结果。当基准电压VBG大于第一预设阈值时,第一预备信号BG_OK1有效。
所述第二模块202用于产生所述第二预备信号BG_OK2。具体的,所述第二模块202接收并比较所述基准电压VBG与第二预设阈值,并根据比较结果产生第二预备信号BG_OK2。在所述基准电压VBG大于所述第二预设阈值时,输出有效的第二预备信号BG_OK2。所述第一预设阈值低于第二预设阈值。所述第二预设阈值对应于基准电压VBG的稳定目标值,当高于该第二预设阈值时,认为基准电压VBG处于稳定状态。所述第二预备信号BG_OK2的高低电平则对应于比较结果。当基准电压VBG大于第二预设阈值时,第二预备信号BG_OK2有效。
所述控制模块203,连接至所述第一模块201以及第二模块202,用于至少根据所述第一预备信号BG_OK1和第二预备信号BG_OK2输出对应的启动完成指示信号。只有在两个预备信号均有效的情况下,才会输出有效的启动完成指示信号,消除电源电压较低并且基准电压未达到稳定值时,基准电路产生启动完成信号的问题。
上述启动完成指示信号电路,通过将基准电压于第一预设阈值和第二预设阈值比较,根据比较结果产生第一预备信号和第二预备信号来生成启动完成指示信号;通过设置所述第一预设阈值以及第二预设阈值,进行两次比较,能够保证所述启动完成指示信号只有在所述基准电压达到足够大小,且保持稳定后才能转换成有效的启动完成指示信号输出。因此,可以有效保证最终输出启动完成指示信号时,对应的基准电压能够达到最终输出稳定值。
在一些实施例中,所述第一开关单元用于接收所述基准电压,并根据所述基准电压与所述第一预设阈值的大小关系切换通断状态,所述第一开关单元还用于接收电源电压,并在导通时将所述电源电压传输至所述第一输出单元;所述第一输出单元连接至所述第一开关单元,用于根据获取到的电压输出对应的所述第一预备信号。
在一些实施例中,所述第二模块包括第一分压单元、第二开关单元以及第二输出单元,其中:所述第一分压单元用于接收所述基准电压,并输出所述基准电压被分压后的第一分压;第二开关单元,连接至所述第一分压单元以及所述电源电压,用于根据所述第一分压的大小切换通断状态,并在所述第二开关单元导通时将所述电源电压输送至所述第二输出单元;所述第二输出单元连接至所述第二开关单元,用于根据获取到的电压输出对应的第二预备信号。
请参阅图3,为本申请第二实施例中所述启动完成指示信号电路的电路结构示意图。
在该第二实施例中,所述第一模块201包括第一开关单元301和第一输出单元302。
所述第一开关单元301包括第一NMOS管M1,所述第一NMOS管M1的栅极接收所述基准电压VBG,源极接地,漏极用于获取电源电压VDD。所述第一NMOS管M1根据栅极连接到的基准电压VBG与自身导通阈值的大小关系,来控制自身的导通和关断。所述第一NMOS管M1的导通阈值电压为第一预设阈值Vtn,通常为0.8V,实际上,该第一预设阈值Vtn通常由选用的第一NMOS管的具体型号决定。
在本实施例中,所述电源电压VDD也是产生基准电压VBG的基准电压源的电源电压。整个基准电压源以及该启动完成指示信号电路只需要设置一个电源电压,减小了电路的复杂性。实际上,也可根据需要分别设置该电源电压VDD以及启动完成指示信号电路的电源电压。
所述第一开关单元301还包括第六电阻R6。所述第六电阻R6的一端用于获取所述电源电压VDD,另一端连接至所述第一NMOS管M1的漏极。所述第六电路R6为分压电阻,避免第一NMOS管M1的漏极电压过大。
所述第一输出单元302包括第一施密特反相触发器S1,连接至所述第一开关单元301,用于在所述第一开关单元301导通时输出对应的第一预备信号BG_OK1。
所述第一施密特反相触发器S1的输出与其输入端获取到的电压相关,也与所述第一施密特反相触发器S1的负向阈值电压和正向阈值电压相关。具体的,当所述第一施密特反相触发器S1的输入端获取到的电压高于所述正向阈值电压时,所述第一施密特反相触发器S1输出为低;当所述第一施密特反相触发器S1的输入端获取到的电压低于所述负向阈值电压时,所述第一施密特反相触发器S1输出为高。当输入端获取到的电压位于正向阈值电压与负向阈值电压之间时,所述第一施密特反相触发器S1的输出不变。只有当输入端电压发生足够的变化时,所述第一施密特反相触发器S1的输出才会变化。
在第一实施例中,在所述基准电压VBG高于所述第一预设阈值Vtn时,所述第一NMOS管M1导通,将第一施密特反相触发器S1的输入端电压拉低,使得第一施密特反相触发器S1的输入端获取到的电压低于所述负向阈值电压,因此所述第一施密特反相触发器S1输出高电平,输出有效的第一预备信号BG_OK1。
在所述基准电压VBG低于所述第一预设阈值Vtn时,所述第一NMOS管M1关断,所述电源电压VDD通过第六电阻R6直接输入至所述第一施密特反相触发器S1的输入端,所述第一施密特反相触发器S1输入端电压高于所述第一施密特反相触发器S1的正向阈值电压,因此所述第一施密特反相触发器S1输出低电平,输出无效的第一预备信号BG_OK1。
在图3所示的第二实施例中,所述第二模块202包括第一分压单元303、第二开关单元304以及第二输出单元306,其中:所述第一分压单元303用于接收所述基准电压VBG,并输出所述基准电压VBG被分压后的第一分压VB1;所述第二开关单元304连接至所述第一分压单元303以及所述电源电压VDD,并根据所述第一分压VB1的大小切换通断状态。所述第二输出单元306连接至所述第二开关单元304,用于根据获取到的电压输出对应的第二预备信号BG_OK2。
所述第一分压单元303包括依次连接的第一电阻R1和第二电阻R2,且所述第一电阻R1的一端连接至所述第二电阻R2,另一端用于接收所述基准电压VBG,所述第二电阻R2的一端连接至所述第一电阻R1,另一端接地。所述第一电阻R1和第二电阻R2的连接点作为所述第一分压单元303的输出端,输出所述第一分压VB1。
所述第一电阻R1和第二电阻R2的阻值会决定所述第一分压VB1的大小,具体的:
其中,VB1为所述第一分压VB1,VBG为所述基准电压VBG,R2为所述第二电阻R2的阻值,R1为所述第一电阻R1的阻值。
所述第一分压VB1会影响所述第二开关单元304的通断状态,在所述第二开关单元304导通时,所述第二开关单元304将所述电源电压VDD输送至所述第二输出单元306。因此,要根据具体需要来设置所述第一电阻R1和第二电阻R2的阻值。
在一些实施例中,还可以复用基准电压源电路中的电阻作为所述第一电阻R1和第二电阻R2,不会额外增加器件和功耗。
所述第二开关单元304包括第一PMOS管M2,所述第一PMOS管M2的栅极连接至所述第一电阻R1和第二电阻R2的连接点,以获取所述第一分压VB1,源极用于接收所述电源电压VDD,漏极通过电阻接地。
该实施例中,所述第二预设阈值Vtp对应至所述第一PMOS管M2的导通阈值电压的绝对值。在所述电源电压VDD与第一分压VB1的差值小于所述第一PMOS管M2的导通阈值电压的绝对值时,所述第一PMOS管M2导通。在所述电源电压VDD与第一分压VB1的差值大于或等于所述第一PMOS管M2的导通阈值电压的绝对值时,所述第一PMOS管M2关断。
所述第二输出单元306包括第二施密特反相触发器S2以及反相器INV1,其中所述第二施密特反相触发器S2的输入端连接至所述第二PMOS管M3的漏极,并根据所述第二PMOS管M3的导通状态输出中间信号,所述反相器INV1的输入端连接至所述第二施密特反相触发器S2的输出端,用于对所述中间信号做反相处理,且所述反相器INV1的输出结果作为所述第二预备信号BG_OK2。
若VDD-VB1(与VBG相关)低于所述第二预设阈值Vtp,则所述第一PMOS管M2仍关断,所述第二施密特反相触发器S2输出高电平,经反相,输出低电平作为所述第二预备信号BG_OK2。
当所述VDD-VB1高于所述第二预设阈值Vtp时,所述第一PMOS管M2导通,所述第二施密特反相触发器S2输出低电平,经反相,输出高电平作为所述第二预备信号BG_OK2,这里的高电平对应至所述第二预备信号BG_OK2有效。
在图3所述的第二实施例中,所述控制模块203连接至所述第一模块201以及第二模块202,具体的,连接至所述第一施密特反相触发器S1的输出端,以及所述反相器INV1的输出端,从而获取所述第一预备信号BG_OK1以及所述第二预备信号BG_OK2。所述控制模块203用于根据所述第一预备信号BG_OK1和第二预备信号BG_OK2输出对应的启动完成指示信号BG_OK,并在所述基准电压VBG高于所述第二预设阈值时输出有效的启动完成指示信号BG_OK。
在该实施例中,所述控制模块203包括第一与门AND1,并通过所述第一与门AND1的第一输入端和第二输入端分别连接所述第一施密特反相触发器S1的输出端以及所述反相器INV1的输出端,对所述第一预备信号BG_OK1和第二预备信号BG_OK2进行逻辑与处理。这样,只要所述第一预备信号BG_OK1和第二预备信号BG_OK2中有一个为低电平,所述第一与门AND1就输出低电平,启动完成指示信号BG_OK无效。仅所述第一预备信号BG_OK1和第二预备信号BG_OK2均有效,才能输出有效的启动完成指示信号BG_OK。
所述控制模块203还包括第一延时单元D1,连接至所述第一与门AND1的输出端,用于对所述第一与门AND1输出的信号进行延时,并将延时信号作为所述启动完成指示信号BG_OK输出至外接设备。通过设置所述第一延时单元D1,来避免所述电源电压快速上电或存在抖动时,启动完成指示信号BG_OK信号的误翻转,使得输出至外接设备的基准电压VBG更加稳定。
在其他的实施例中,也可不设置所述第一延时单元D1,而是直接将所述第一与门AND1的输出作为所述启动完成指示信号BG_OK进行输出,此时,后接的外接设备能够得到实时的启动完成指示信号BG_OK,只要所述基准电压源产生基准电压VBG的过程中当前时刻大于所述第二阈值,就立即输出有效的启动完成指示信号BG_OK。
在该实施例中,所述第一与门AND1还具有第三输入端,所述第三输入端连接至所述基准电压源的使能信号输入端,用于获取所述基准电压源的使能信号EN_BG,一旦所述使能信号EN_BG无效以关断所述基准电压源,所述第一与门AND1就输出低电平,无效所述启动完成指示信号BG_OK,防止所述基准电压源关断后,所述启动完成指示信号电路还给外接的设备提供有效的启动完成指示信号BG_OK。
在其他的实施例中,也可不设置所述第三输入端,仅由所述第一预备信号BG_OK1和第二预备信号BG_OK2决定所述启动完成指示信号BG_OK的高低,可根据实际需要进行相应选择。
请参考图4,为本申请第三实施例中所述启动完成指示信号电路的电路结构示意图。
图4与图3所示实施例具有结构相同的第一模块201,具体结构不再赘述。
在该图4所示的第三实施例中,所述第二模块202还包括第三开关单元305,所述第三开关单元305包括第二PMOS管M3,所述第二PMOS管M3的栅极用于接收所述基准电压源的使能信号EN_BG的反相信号EN_BGB,源极连接至所述第一PMOS管M2的漏极,漏极通过所述电阻接地。所述第三开关单元305用于根据所述反相信号EN_BGB关断所述第二模块202。
具体的,在所述基准电压源被使能时,所述使能信号EN_BG为高电平,所述使能信号EN_BG的反相信号EN_BGB为低电平,所述第二PMOS管M3持续导通。在所述基准电压源关断时,所述使能信号EN_BG的反相信号EN_BGB为高电平,所述第二PMOS管M3关断,从而将所述第二模块202关断,可以防止第二模块202在断电后的额外功耗,从而降低电路功耗。
在其他的实施例中,也可无需设置所述第三开关单元305,以简化所述启动完成指示信号电路。
在图4所示的实施例中,使用了三个MOS器件,使得所述启动完成指示信号电路的成本较高,但MOS器件的面积小,能够减小电路占用面积。在一些其他的实施例中,也可根据需要调整所述启动完成指示信号电路的具体结构,使用更少的MOS器件来实现一定的效果。
请参考图5,为本申请第四实施例的启动完成指示信号电路的结构示意图。
在图5所示实施例中,所述第一模块201的结构与图3所示的实施例中第一模块201的结构相同,所述第二模块202包括:第二分压单元403,用于接收所述基准电压VBG,并用于输出所述基准电压VBG被分压后的第二分压VB2;第四开关单元401,连接至所述第二分压单元403,用于根据所述第二分压VB2导通或关断;第三输出单元402,连接至所述第四开关单元401,用于根据所述第四开关单元401的导通或关断输出所述第二预备信号BG_OK2。
该实施例中,所述第二分压单元403包括依次连接的第三电阻R3和第四电阻R4,且所述第三电阻R3的一端连接所述第四电阻R4,另一端用于接收所述基准电压VBG,所述第四电阻R4一端连接所述第三电阻R3,另一端接地,并且所述第三电阻R3和第四电阻R4的连接点作为所述第二分压单元403的输出端,输出所述第二分压VB2。
所述第三电阻R3和第四电阻R4的阻值会决定所述第二分压VB2的大小,具体的:
其中,VB2为所述第二分压VB2,VBG为所述基准电压VBG,R3为所述第三电阻R3的阻值,R4为所述第四电阻R4的阻值。
所述第二分压VB2会影响所述第四开关单元401的通断状态,因此,要根据具体需要来设置所述第三电阻R3和第四电阻R4的阻值。
在一些实施例中,复用基准电压源电路中的电阻作为所述第三电阻R3和第四电阻R4,不会额外增加器件和功耗。
所述第四开关单元401包括第三PMOS管M4,所述第三PMOS管M4的栅极连接至所述第三电阻R3和第四电阻R4的连接点,以获取所述第二分压VB2;所述第三PMOS管M4的源极用于接收所述电源电压VDD,漏极通过电阻连接至所述第一模块201中的第一NMOS管的漏极。
所述第三输出单元402包括第三施密特反相触发器S3,且所述第三施密特反相触发器S3的输入端连接至所述第三PMOS管M4的漏极,所述第三施密特反相触发器S3的输出端用于输出所述第二预备信号BG_OK2。
当基准电压VBG高于第一预设阈值时,若所述第一NMOS管M1导通,但由于所述基准电压VBG的第二分压VB2仍小于所述第三PMOS管M4的导通阈值,所述第三PMOS管M4仍关断,此时,所述第一NMOS管M1的漏极电压与所述第三PMOS管M4的源极电压相等,均为0。
进一步的,该实施例中,所述控制模块203包括异或门XOR,具有两个输入端,分别连接所述第一施密特反相触发器S1的输出端,以及所述第三施密特反相触发器S3的输出端,用于获取所述第一预备信号BG_OK1以及所述第二预备信号BG_OK2,并对所述第一预备信号BG_OK1和第二预备信号BG_OK2进行逻辑异或处理,只有在所述第一预备信号BG_OK1和第二预备信号BG_OK2不相同时,才输出有效的电平,如果所述第一预备信号BG_OK1和第二预备信号BG_OK2相同,则输出无效的电平。
基准电压VBG与第一NMOS管M1的导通阈值电压比较,此时,第一NMOS管M1的导通阈值电压对应至第一预设阈值Vtn;电源电压VDD与基准电压VBG的分压差值,即VDD-VB2(与VBG相关),与第三PMOS管M4的导通阈值电压的绝对值进行比较,此时,第三PMOS管M4的导通阈值电压的绝对值对应至第二预设阈值Vtp。根据两者的比较结果,所述异或门进行对应的输出。
具体的,当基准电压VBG高于第一预设阈值Vtn,但VDD-VB2低于第二预设阈值Vtp时,第一NMOS管M1导通,第三PMOS管M4管关断,VTP、VTN电位相同,异或门XOR输出低电平;当VBG高于第一预设阈值Vtn,且VDD-VB2高于第二预设阈值Vtp时,第一NMOS管M1导通,第三PMOS管M4导通,VTP、VTN电位相反,异或门XOR输出高电平。
在图5所示的实施例中,所述控制模块203还包括第二与门AND2,所述第二与门AND2具有两个输入端,分别连接至所述异或门XOR的输出端,以及基准电压源的使能信号输入端,用于对所述异或门XOR的输出信号以及基准电压源的使能信号EN_BG进行逻辑与处理。一旦所述基准电压源关断,所述第二与门AND2就输出低电平,置低所述启动完成指示信号BG_OK,对应至所述启动完成指示信号BG_OK无效。采用该种方法能够防止在所述基准电压源关断后,还给外接的设备提供启动完成指示信号BG_OK。
在其他的实施例中,也可不设置所述第二与门AND2,仅由所述第一预备信号BG_OK1和第二预备信号BG_OK2决定所述启动完成指示信号BG_OK的高低,可根据实际需要进行相应选择。
在图5所示的实施例中,所述控制模块203还包括第二延时单元D2,所述第二延时单元D2连接至所述第二与门AND2的输出端,用于对所述第二与门AND2输出的信号进行延时,并将延时信号作为所述启动完成指示信号BG_OK输出至外接设备。这是由于,所述基准电压源在输出的基准电压VBG刚刚达到目标电压时,基准电压VBG并没有稳定在目标电压,可能会出现一些震荡,因此,通过设置所述第二延时单元D2,能够有效防止电源抖动情况产生的启动完成指示信号BG_OK信号的误翻转。
在其他的实施例中,也可不设置所述第二延时单元D2,而是直接将所述第二与门AND2或所述异或门XOR的输出值作为所述启动完成指示信号BG_OK,可以节省所述启动完成指示信号电路中所用的器件,从而节省所述启动完成指示信号电路的成本,但也有可能导致在基准电压VBG还没有完全稳定时就给出有效的启动完成指示信号BG_OK,导致外接设备虽然已经根据所述启动完成指示信号BG_OK作出相应准备,但实际上获取的基准电压VBG不稳,从而导致外接设备的损耗。
本申请的启动完成指示信号电路中,依据第一模块201产生的第一预备信号BG_OK1,以及第二模块202产生的第二预备信号BG_OK2来生成启动完成指示信号BG_OK,并且所述第一模块201与图1中描述的产生启动完成指示信号BG_OK的电路相同,因此可以在图1所述的电路的基础上,直接完成改进。
并且,本申请的启动完成指示信号电路输出有效的启动完成指示信号BG_OK时,所述基准电压VBG至少大于所述第二预设阈值,且所述第二预设阈值高于所述第一预设阈值,因此能够有效防止外接器件异常工作,并能够有效防止在有电池供电的电路中过渡消耗电池能量,造成电池损坏。
本申请的实施例中,还提供了一种启动完成指示信号形成方法。
请参阅图6,为本申请第五实施例中的启动完成指示信号形成方法的步骤流程示意图。
在该实施例中,所述启动完成指示信号BG_OK形成方法包括以下步骤:
步骤S501:获取将要输出的基准电压VBG;
步骤S502:比较所述基准电压VBG与第一预设阈值,并根据比较结果输出第一预备信号BG_OK1;
步骤S503:比较所述基准电压VBG与第二预设阈值,并根据比较结果输出第二预备信号BG_OK2,且所述第一预设阈值小于所述第二预设阈值;
步骤S504:根据所述第一预备信号BG_OK1和第二预备信号BG_OK2输出对应的所述启动完成指示信号BG_OK。
在一个实施例中,可以采用图3所示的实施例中的启动完成指示信号电路来输出所述启动完成指示信号BG_OK。所述第一预备信号BG_OK1和第二预备信号BG_OK2的产生原理如图3对应的实施例中所述。
具体的,若所述基准电压VBG高于所述第一预设阈值时,输出有效的第一预备信号BG_OK1,否则输出无效的第一预备信号BG_OK1;在所述基准电压VBG高于所述第二预设阈值时,输出有效的第二预备信号BG_OK2,否则输出无效的第二预备信号BG_OK2。在该实施例中,有效对应至至置高电平,无效对应至置低电平。实际上,也可根据需要设置有效、无效与电平之间的逻辑对应关系。
由于所述第二预设阈值高于所述第一预设阈值,因此,在所述第二预备信号BG_OK2有效时,对应至所述基准电压VBG高于所述第二预设阈值,也高于所述第一预设阈值,所述第一预备信号BG_OK1也有效。
根据所述第一预备信号BG_OK1和第二预备信号BG_OK2输出对应的所述启动完成指示信号BG_OK时,包括:在所述第一预备信号BG_OK1和第二预备信号BG_OK2均有效时,输出有效的启动完成指示信号BG_OK。
在一些实施例中,通过基准电压源提供所述基准电压VBG,且所述基准电压源接收一使能信号EN_BG,在所述使能信号EN_BG有效时,所述基准电压源产生所述基准电压VBG,在形成所述启动完成指示信号BG_OK时,进一步包括以下步骤:将所述第一预备信号BG_OK1、第二预备信号BG_OK2以及所述使能信号EN_BG进行逻辑与处理,在所述第一预备信号BG_OK1、第二预备信号BG_OK2以及所述使能信号EN_BG均有效时,输出有效的启动完成指示信号BG_OK。
在该实施例中,所述基准电压源关断时,所述使能信号EN_BG无效,就输出所述启动完成指示信号BG_OK无效,从而防止在所述基准电压源关断后,还给外接的设备提供有效的启动完成指示信号BG_OK。
在另一些实施例中,可以采用图4所示的启动完成指示信号电路来产生所述启动完成指示信号BG_OK。此时,只有在所述基准电压VBG高于所述第二预设阈值时,输出无效的第一预备信号BG_OK1,以及有效的第二预备信号BG_OK2;否则,所述第一预备信号BG_OK1和第二预备信号BG_OK2均无效。
并且,在一些实施例中,在形成所述启动完成指示信号BG_OK时,包括以下步骤:对所述第一预备信号BG_OK1、第二预备信号BG_OK2进行逻辑异或处理;对所述逻辑异或处理的结果,以及所述使能信号EN_BG进行逻辑与处理,在所述第一预备信号BG_OK1无效、第二预备信号BG_OK2有效、所述使能信号EN_BG有效时,输出有效的启动完成指示信号BG_OK。
本申请的启动完成指示信号BG_OK形成方法中,依据第一预备信号BG_OK1和第二预备信号BG_OK2来生成启动完成指示信号BG_OK,并且在所述基准电压VBG大于所述第二预设阈值时,产生有效的所述启动完成指示信号BG_OK,因此,在输出有效的启动完成指示信号BG_OK时,基准电压VBG至少达到了第二预设阈值,只要设置所述第二预设阈值大于等于所述基准电压VBG的目标电压,就可以保证所述启动完成指示信号BG_OK有效时,所述基准电压VBG至少达到了所述目标电压,从而有效防止外接器件异常工作,并能够有效防止在有电池供电的电路中过渡消耗电池能量,造成电池损坏。
本申请的实施例还提供一种芯片,所述芯片具有上述任一实施例中所述的启动完成指示信号电路,能够执行上述任一实施例中所述的启动完成指示信号的形成方法。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (17)
1.一种启动完成指示信号电路,其特征在于,用于根据基准电压的大小产生启动完成指示信号,包括:
第一模块,用于接收所述基准电压,并比较所述基准电压与第一预设阈值,并根据比较结果产生第一预备信号;
第二模块,用于接收所述基准电压,并比较所述基准电压与第二预设阈值,并根据比较结果产生第二预备信号;
所述第一预设阈值低于第二预设阈值;
控制模块,连接至所述第一模块以及第二模块,用于至少根据所述第一预备信号和第二预备信号输出对应的启动完成指示信号。
2.根据权利要求1所述的启动完成指示信号电路,其特征在于,所述第一模块包括第一开关单元和第一输出单元,其中:
所述第一开关单元用于接收所述基准电压,并根据所述基准电压与所述第一预设阈值的大小关系切换通断状态,所述第一开关单元还用于接收电源电压,并在导通时将所述电源电压传输至所述第一输出单元;
所述第一输出单元连接至所述第一开关单元,用于根据获取到的电压输出对应的所述第一预备信号。
3.根据权利要求2所述的启动完成指示信号电路,其特征在于,所述第一输出单元包括:
第一施密特反相触发器,连接至所述第一开关单元,用于在所述第一开关单元导通时输出对应的第一预备信号。
4.根据权利要求2所述的启动完成指示信号电路,其特征在于,所述第二模块包括第一分压单元、第二开关单元以及第二输出单元,其中:
所述第一分压单元用于接收所述基准电压,并输出所述基准电压被分压后的第一分压;
第二开关单元,连接至所述第一分压单元以及所述电源电压,用于根据所述第一分压的大小切换通断状态,并在所述第二开关单元导通时将所述电源电压输送至所述第二输出单元;
所述第二输出单元连接至所述第二开关单元,用于根据获取到的电压输出对应的第二预备信号。
5.根据权利要求4所述的启动完成指示信号电路,其特征在于,所述第一分压单元包括:
依次连接的第一电阻和第二电阻,且所述第一电阻的另一端接收所述基准电压,所述第二电阻的另一端接地;
所述第二开关单元包括:
第一PMOS管,栅极连接至所述第一电阻和第二电阻的连接点,源极用于接收所述电源电压,漏极通过电阻接地;
所述第二输出单元包括:
第二施密特反相触发器,连接至所述第一PMOS管的源极,并根据所述第一PMOS管的导通状态输出中间信号;
反相器,连接至所述第二施密特反相触发器的输出端,用于对所述中间信号做反相处理,且所述反相器的输出结果作为所述第二预备信号。
6.根据权利要求4所述的启动完成指示信号电路,其特征在于,所述第二模块还包括:
第二PMOS管,栅极用于接收所述基准电压源的使能信号的反相信号,源极连接至所述第二开关单元,漏极连接至所述第二输出单元,用于根据所述反相信号关断所述第二模块。
7.根据权利要求4所述的启动完成指示信号电路,其特征在于,所述控制模块包括:
第一与门,具有第一输入端和第二输入端,分别连接所述第一模块的输出端以及所述第二模块的输出端,用于对所述第一预备信号和第二预备信号进行逻辑与处理;
第一延时单元,连接至所述第一与门的输出端,用于对所述第一与门输出的信号进行延时,并将延时信号作为所述启动完成指示信号输出至外接设备。
8.根据权利要求7所述的启动完成指示信号电路,其特征在于,所述第一与门还具有第三输入端,所述第三输入端连接至所述基准电压源的使能信号输入端,用于获取所述基准电压源的使能信号,所述第一与门用于对所述第一预备信号、第二预备信号以及所述使能信号进行逻辑与处理。
9.根据权利要求2所述的启动完成指示信号电路,其特征在于,所述第二模块单元包括:
第二分压单元,用于接收所述基准电压,并输出所述基准电压被分压后的第二分压;
第四开关单元,连接至所述第二分压单元,用于根据所述第二分压导通或关断;
第三输出单元,连接至所述第四开关单元,用于根据所述第四开关单元的导通或关断输出所述第二预备信号。
10.根据权利要求9所述的启动完成指示信号电路,其特征在于,所述第二分压单元包括:
依次连接的第三电阻和第四电阻,且所述第三电阻一端连接至所述第四电阻,一端用于接收所述基准电压,所述第四电阻一端连接至所述第三电阻,一端接地;
所述第四开关单元包括:
第三PMOS管,栅极连接至所述第三电阻和第四电阻的连接点,源极用于接收所述电源电压,漏极通过电阻连接至所述第一开关单元;
所述第三输出单元包括:
第三施密特反相触发器,连接至所述第三PMOS管的漏极,用于输出所述第二预备信号。
11.根据权利要求9所述的启动完成指示信号电路,其特征在于,所述控制模块包括:
异或门,具有两个输入端,分别连接所述第一模块的输出端以及所述第二模块的输出端,用于对所述第一预备信号和第二预备信号进行逻辑异或处理;
第二与门,具有两个输入端,分别连接至所述异或门的输出端,以及基准电压源的使能信号输入端,用于对所述异或门的输出信号以及基准电压源的使能信号进行逻辑与处理;
第二延时单元,连接至所述第二与门的输出端,用于对所述第二与门输出的信号进行延时,并将延时信号作为所述启动完成指示信号输出至外接设备。
12.一种启动完成指示信号形成方法,其特征在于,包括以下步骤:
获取将要输出的基准电压;
比较所述基准电压与第一预设阈值,并根据比较结果输出第一预备信号;
比较所述基准电压与第二预设阈值,并根据比较结果输出第二预备信号,且所述第一预设阈值小于所述第二预设阈值;
根据所述第一预备信号和第二预备信号输出对应的所述启动完成指示信号。
13.根据权利要求12所述的启动完成指示信号形成方法,其特征在于,在所述基准电压高于所述第一预设阈值时,输出有效的第一预备信号,否则输出无效的第一预备信号;
在所述基准电压高于所述第二预设阈值时,输出有效的第二预备信号,否则输出无效的第二预备信号。
14.根据权利要求12所述的启动完成指示信号形成方法,其特征在于,通过基准电压源提供所述基准电压,且所述基准电压源接收一使能信号,在所述使能信号有效时,所述基准电压源产生所述基准电压;在形成所述启动完成指示信号时,进一步包括以下步骤:
将所述第一预备信号、第二预备信号以及所述使能信号进行逻辑与处理,在所述第一预备信号、第二预备信号以及所述使能信号均有效时,输出有效的启动完成指示信号。
15.根据权利要求12所述的启动完成指示信号形成方法,其特征在于,在所述基准电压高于所述第二预设阈值时,输出无效的第一预备信号,以及有效的第二预备信号,否则,所述第一预备信号和第二预备信号均无效。
16.根据权利要求15所述的启动完成指示信号形成方法,其特征在于,通过基准电压源提供所述基准电压,且所述基准电压源接收一使能信号,在所述使能信号有效时,所述基准电压源产生所述基准电压,在形成所述启动完成指示信号时,包括以下步骤:
对所述第一预备信号、第二预备信号进行逻辑异或处理;
对所述逻辑异或处理的结果,以及所述使能信号进行逻辑与处理,在所述第一预备信号无效、第二预备信号有效、所述使能信号有效时,输出有效的启动完成指示信号。
17.一种芯片,其特征在于,包括如权利要求1至11中任一项所述的启动完成指示信号电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210927750.8A CN115309219B (zh) | 2022-08-03 | 2022-08-03 | 启动完成指示信号电路、信号形成方法和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210927750.8A CN115309219B (zh) | 2022-08-03 | 2022-08-03 | 启动完成指示信号电路、信号形成方法和芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115309219A true CN115309219A (zh) | 2022-11-08 |
CN115309219B CN115309219B (zh) | 2024-02-02 |
Family
ID=83859433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210927750.8A Active CN115309219B (zh) | 2022-08-03 | 2022-08-03 | 启动完成指示信号电路、信号形成方法和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115309219B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5747978A (en) * | 1995-03-24 | 1998-05-05 | Sgs-Thomson Microelectronics S.R.L. | Circuit for generating a reference voltage and detecting an under voltage of a supply and corresponding method |
JP2003273425A (ja) * | 2002-03-15 | 2003-09-26 | Mitsubishi Electric Corp | レーザ装置、レーザ装置の給電制御方法、レーザ装置用の給電制御回路、レーザ装置用の給電制御回路の調整方法 |
US20070164722A1 (en) * | 2006-01-17 | 2007-07-19 | Rao T V Chanakya | Low power beta multiplier start-up circuit and method |
US20070268080A1 (en) * | 2006-05-17 | 2007-11-22 | Fujitsu Limited | Oscillator circuit generating oscillating signal having stable cycle |
US20160062383A1 (en) * | 2014-08-26 | 2016-03-03 | Kabushiki Kaisha Toshiba | Power supply voltage detector circuit |
CN105867499A (zh) * | 2016-04-22 | 2016-08-17 | 福州福大海矽微电子有限公司 | 一种实现基准电压源低压高精度的电路及方法 |
CN108227802A (zh) * | 2016-12-21 | 2018-06-29 | 电信科学技术研究院 | 一种自启动电路及启动方法 |
CN110021976A (zh) * | 2019-03-18 | 2019-07-16 | 深圳市稳先微电子有限公司 | 一种过充电压保护检测电路及系统 |
CN110209234A (zh) * | 2019-06-14 | 2019-09-06 | 未来(北京)黑科技有限公司 | 电压处理电路 |
CN112099561A (zh) * | 2020-11-12 | 2020-12-18 | 杭州晶华微电子有限公司 | 用于电压电源低压检测的集成电路 |
CN113721690A (zh) * | 2021-09-24 | 2021-11-30 | 上海艾为电子技术股份有限公司 | 带隙基准电路及其控制方法以及电源电路 |
-
2022
- 2022-08-03 CN CN202210927750.8A patent/CN115309219B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5747978A (en) * | 1995-03-24 | 1998-05-05 | Sgs-Thomson Microelectronics S.R.L. | Circuit for generating a reference voltage and detecting an under voltage of a supply and corresponding method |
JP2003273425A (ja) * | 2002-03-15 | 2003-09-26 | Mitsubishi Electric Corp | レーザ装置、レーザ装置の給電制御方法、レーザ装置用の給電制御回路、レーザ装置用の給電制御回路の調整方法 |
US20070164722A1 (en) * | 2006-01-17 | 2007-07-19 | Rao T V Chanakya | Low power beta multiplier start-up circuit and method |
US20070268080A1 (en) * | 2006-05-17 | 2007-11-22 | Fujitsu Limited | Oscillator circuit generating oscillating signal having stable cycle |
US20160062383A1 (en) * | 2014-08-26 | 2016-03-03 | Kabushiki Kaisha Toshiba | Power supply voltage detector circuit |
CN105867499A (zh) * | 2016-04-22 | 2016-08-17 | 福州福大海矽微电子有限公司 | 一种实现基准电压源低压高精度的电路及方法 |
CN108227802A (zh) * | 2016-12-21 | 2018-06-29 | 电信科学技术研究院 | 一种自启动电路及启动方法 |
CN110021976A (zh) * | 2019-03-18 | 2019-07-16 | 深圳市稳先微电子有限公司 | 一种过充电压保护检测电路及系统 |
CN110209234A (zh) * | 2019-06-14 | 2019-09-06 | 未来(北京)黑科技有限公司 | 电压处理电路 |
CN112099561A (zh) * | 2020-11-12 | 2020-12-18 | 杭州晶华微电子有限公司 | 用于电压电源低压检测的集成电路 |
CN113721690A (zh) * | 2021-09-24 | 2021-11-30 | 上海艾为电子技术股份有限公司 | 带隙基准电路及其控制方法以及电源电路 |
Non-Patent Citations (2)
Title |
---|
FABIÁN OLIVERA , ET AL.: "Adjustable Output CMOS Voltage Reference Design", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》, vol. 67, no. 10, XP011810700, DOI: 10.1109/TCSII.2019.2943303 * |
黄淑燕等: "一种低压高精度基准电压源的设计", 《东莞理工学院学报》, vol. 28, no. 03 * |
Also Published As
Publication number | Publication date |
---|---|
CN115309219B (zh) | 2024-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9647469B2 (en) | Charge and discharge control circuit, charge and discharge control unit, and battery device | |
JP2772522B2 (ja) | パワーオン信号発生回路 | |
KR20120122983A (ko) | 파워 온 리셋 회로 및 리셋 방법 | |
CN109302766B (zh) | 一种低功耗的引脚复用控制系统及其控制方法 | |
US20200014386A1 (en) | Level shifting circuit and method | |
US10498230B1 (en) | Voltage control device | |
US8201003B2 (en) | Circuit for preventing computer power down sequence failure | |
US7944769B1 (en) | System for power-on detection | |
CN115309219A (zh) | 启动完成指示信号电路、信号形成方法和芯片 | |
US11557963B2 (en) | Charge-pump control circuit and battery control circuit | |
US20030090250A1 (en) | Voltage regulator | |
US10969815B2 (en) | Constant current circuit | |
CN110580096B (zh) | 一种可降低功耗的微控制单元及其控制方法 | |
JP2001022452A (ja) | 電源電圧降圧回路 | |
JP4115727B2 (ja) | 電源電圧検出回路 | |
CN114485980A (zh) | 温度检测电路及电源 | |
CN113098486A (zh) | 低电平逻辑转高电平逻辑的高频levelshift电路与电路系统 | |
JP2000148268A (ja) | 自動解消式起動パルス発生器 | |
US11770151B2 (en) | Signal receiver and signal transceiver | |
CN109995358B (zh) | 状态保持与清除电路以及工作电路 | |
CN116577691B (zh) | 上电检测电路 | |
CN218383702U (zh) | 双控电源装置、车辆 | |
CN111786655B (zh) | 晶体振荡器使能电路 | |
CN109873624B (zh) | 重置电路 | |
US11990902B2 (en) | Open-drain bus repeater and system comprising the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |