CN111786655B - 晶体振荡器使能电路 - Google Patents
晶体振荡器使能电路 Download PDFInfo
- Publication number
- CN111786655B CN111786655B CN202010734476.3A CN202010734476A CN111786655B CN 111786655 B CN111786655 B CN 111786655B CN 202010734476 A CN202010734476 A CN 202010734476A CN 111786655 B CN111786655 B CN 111786655B
- Authority
- CN
- China
- Prior art keywords
- enabling
- crystal oscillator
- resistor
- resistance
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 72
- 239000000725 suspension Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明适用于晶体振荡器技术领域，提供了一种晶体振荡器使能电路，包括：电位控制模块和电阻控制模块；电位控制模块适于与使能端连接和使能输出控制端连接，用于当使能端接低电位时，使得使能输出控制端为高电位，或，当使能端悬空时，使得使能输出控制端为低电位；电阻控制模块，适于与使能端和使能输出控制端连接，用于当使能端为低电位时，电阻控制模块对应的阻值为第一预设阻值，或当使能端悬空时，电阻控制模块对应的阻值为第二预设阻值，第一预设阻值大于第二预设阻值。本发明能够使晶体振荡器为待机工作状态时上拉阻值为大阻值，保障晶体振荡器的节能特性，还能使得晶体振荡器为工作状态时上拉阻值为小阻值，保障晶体振荡器的抗干扰特性。
Description
技术领域
本发明属于晶体振荡器技术领域，尤其涉及一种晶体振荡器使能电路。
背景技术
晶体振荡器具有频率稳定度高、相位噪声低的特点，可作为各类系统的参考信号源，广泛应用于军民产品电子系统中。当晶体振荡器处于待机工作状态时，其节能特性是需要考虑的一个重要方面；当晶体振荡器处于开机工作状态时，其抗干扰能力是需要考虑的另一个重要方面。因此，在设计晶体振荡器使能电路时，需要综合考虑晶体振荡器的节能特性和抗干扰特性。
目前常用的使能电路是采用上拉电阻的方式，即使能端与电源之间的电阻为大阻值电阻。当使能端接低电位时，晶体振荡器处于待机工作状态，此时上拉电阻阻值越大，晶体振荡器待机电流越小，节能特性越好；当使能端悬空时，晶体振荡器处于开机工作状态，此时上拉电阻阻值越小，晶体振荡器抗干扰能力越强。因此传统的晶体振荡器使能电路设计中，需要在晶体振荡器的节能和抗干扰这两项功能中进行折中，根据电子系统的需求确定一个合适的上拉电阻阻值，但是无法保证晶体振荡器同时在节能与干扰两个方面都达到优秀的性能。
发明内容
有鉴于此，本发明提供了一种晶体振荡器使能电路，能够在提高晶体振荡器节能特性的同时，保证晶体振荡器的抗干扰能力。
本申请实施例提供了一种晶体振荡器使能电路，包括：
本发明与现有技术相比存在的有益效果是：电位控制模块和电阻控制模块；电位控制模块适于与使能端连接和使能输出控制端连接，用于当使能端接低电位时，使得使能输出控制端为高电位，或，用于当使能端悬空时，使得使能输出控制端为低电位；电阻控制模块，适于与使能端和使能输出控制端连接，用于当使能端为低电位时，电阻控制模块对应的阻值为第一预设阻值，或当使能端悬空时，电阻控制模块对应的阻值为第二预设阻值，其中，第一预设阻值大于第二预设阻值。本发明能够使晶体振荡器为待机工作状态时上拉阻值为大阻值，保障晶体振荡器的节能特性，还能够使得晶体振荡器为工作状态时上拉阻值为小阻值，保障晶体振荡器的抗干扰特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种现有的晶体振荡器使能电路的电路图；
图2是本发明实施例提供的另一种现有的晶体振荡器使能电路的电路图；
图3是本发明实施例提供的一种晶体振荡器使能电路的结构示意图；
图4是本发明实施例提供的一种晶体振荡器使能电路的电路图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
图1为一种常用使能电路的电路原理框图，采用上拉电阻的方式，当使能端VEN接低电位时，使能输出控制端VCON为低电位。此时，使能输出控制将晶体振荡器置于待机工作状态，晶体振荡器待机电流ISTB≈(VCC-VEN)/Rp，上拉电阻Rp阻值越大，晶体振荡器待机电流越小。当Rp＝1MΩ时，待机电流约为3uA；当Rp＝100kΩ时，待机电流约为30uA，增大了很多。
当使能端VEN悬空时，使能输出控制端VCON为高电位。此时，使能输出控制将晶体振荡器置于开机工作状态，上拉电阻阻值将会决定晶体振荡器抗干扰能力。
如图2所示，由于外界环境为非理想状态，通常使能端到地之间存在一个干扰的寄生电阻Rint。在实际环境中，寄生电阻Rint的阻值有可能小于或等于1MΩ，当Rp＝1MΩ时，使能输出控制端VCON会变成低电位，处于开机工作状态的晶体振荡器将发生异常，输出关断，转换为错误的待机状态；当Rp＝100kΩ时，只有寄生电阻Rint的阻值小于100kΩ时晶体振荡器才会发生异常，转换为错误的待机状态，而寄生电阻Rint的阻值小于100kΩ的情况在实际环境中出现的几率非常低。因此，更小的Rp值会使晶体振荡器拥有更强的抗干扰能力。
为了在提高晶体振荡器节能特性的同时，保证晶体振荡器的抗干扰能力，请一并参考图3和图4，本申请提供了一种晶体振荡器使能电路，包括：
电位控制模块100和电阻控制模块200；
所述电位控制模块100适于与晶体振荡器的使能端VEN连接，还与所述晶体振荡器的使能输出控制端VCON连接，用于当所述使能端VEN接低电位时，使得所述使能输出控制端VCON为高电位，或，用于当所述使能端VEN悬空时，使得所述使能输出控制端VCON为低电位；
所述电阻控制模块200，适于与所述使能端VEN连接，还与所述使能输出控制端VCON连接，用于当所述使能端VEN为低电位时，所述电阻控制模块200对应的阻值为第一预设阻值，或用于当所述使能端VEN悬空时，所述电阻控制模块200对应的阻值为第二预设阻值，其中，所述第一预设阻值大于所述第二预设阻值，当所述使能端VEN为低电位时，所述使能输出控制端VCON将所述晶体振荡器置于待机工作状态，当所述使能端VEN悬空时，所述使能输出控制端VCON将所述晶体振荡器置于开机工作状态。
可选的，所述电位控制模块100包括反相器INV，所述反相器INV的第一端与所述使能端VEN连接，所述反相器INV的第二端与所述使能输出控制端VCON连接。
可选的，所述电阻控制模块200包括第一电阻R1、第二电阻R2和开关，所述开关用于控制所述第二电阻R2的通断；
所述第一电阻R1的第一端与所述使能端VEN连接，所述第一电阻R1的第二端与供电电压VCC端连接；
所述第二电阻R2的第一端与所述使能端VEN连接，所述第二电阻R2的第二端与所述开关的第一端连接；
所述开关的第二端与所述供电电压VCC端连接，所述开关的第三端与所述使能输出控制端VCON连接。
可选的，所述开关为PMOS开关。
可选的，所述第一电阻R1大于所述第二电阻R2。
可选的，所述PMOS开关的第三端为栅极。
可选的，当所述使能输出控制端VCON为高电位时，所述PMOS开关关闭，所述第二电阻R2断开。
可选的，当所述使能输出控制端VCON为低电位时，所述PMOS开关打开，所述第二电阻R2接通。
可选的，所述第一电阻R1的阻值为1MΩ，所述第二电阻R2的阻值为100kΩ。
可选的，当所述第二电阻R2断开时，所述第一预设阻值为所述第一电阻R1的阻值，当所述第二电阻R2接通时，所述第二预设阻值为所述第一电阻R1和所述第二电阻R2并联后得到的阻值。
下面以一个具体的实例对本发明进行说明：
设R1＝1MΩ，R2＝100kΩ。
当使能端VEN接低电位时，此电位通过反相器INV后，使使能输出控制端VCON为高电位。此时，使能输出控制端将晶体振荡器置于待机工作状态。由于PMOS开关的栅极与使能输出控制端相连，PMOS开关关闭，R2支路断开，上拉电阻即为R1＝1MΩ，因此晶体振荡器待机电流ISTB≈(VCC-VEN)/R1≈3uA。
当使能端VEN悬空时，此电位通过反相器INV后，使使能输出控制端VCON为低电位。此时，使能输出控制端将晶体振荡器置于开机工作状态。由于PMOS开关的栅极与使能输出控制端相连，PMOS开关导通，R2支路连通，上拉电阻为R1与R2并联后的电阻，即为R1//R2＝1MΩ//100kΩ≈90kΩ。显然，上拉电阻由待机状态的高阻值1MΩ切换为开机状态的低阻值90kΩ，在使晶振待机电流降至5uA的同时，提升了开机状态下的抗干扰能力。
本发明提供了一种晶体振荡器使能电路，包括：电位控制模块和电阻控制模块；电位控制模块适于与使能端连接和使能输出控制端连接，用于当使能端接低电位时，使得使能输出控制端为高电位，或，用于当使能端悬空时，使得使能输出控制端为低电位；电阻控制模块，适于与使能端和使能输出控制端连接，用于当使能端为低电位时，电阻控制模块对应的阻值为第一预设阻值，或当使能端悬空时，电阻控制模块对应的阻值为第二预设阻值，其中，第一预设阻值大于第二预设阻值。本发明能够使晶体振荡器为待机工作状态时上拉阻值为大阻值，保障晶体振荡器的节能特性，还能够使得晶体振荡器为工作状态时上拉阻值为小阻值，保障晶体振荡器的抗干扰特性。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种晶体振荡器使能电路，其特征在于，包括：电位控制模块和电阻控制模块；
所述电位控制模块适于与晶体振荡器的使能端连接，还与所述晶体振荡器的使能输出控制端连接，用于当所述使能端接低电位时，使得所述使能输出控制端为高电位，或，用于当所述使能端悬空时，使得所述使能输出控制端为低电位；
所述电阻控制模块，适于与所述使能端连接，还与所述使能输出控制端连接，用于当所述使能端为低电位时，所述电阻控制模块对应的阻值为第一预设阻值，或用于当所述使能端悬空时，所述电阻控制模块对应的阻值为第二预设阻值，其中，所述第一预设阻值大于所述第二预设阻值，当所述使能端为低电位时，所述使能输出控制端将所述晶体振荡器置于待机工作状态，当所述使能端悬空时，所述使能输出控制端将所述晶体振荡器置于开机工作状态。
2.根据权利要求1所述的晶体振荡器使能电路，其特征在于，所述电位控制模块包括反相器，所述反相器的第一端与所述使能端连接，所述反相器的第二端与所述使能输出控制端连接。
3.根据权利要求1所述的晶体振荡器使能电路，其特征在于，所述电阻控制模块包括第一电阻、第二电阻和开关，所述开关用于控制所述第二电阻的通断；
所述第一电阻的第一端与所述使能端连接，所述第一电阻的第二端与供电电压端连接；
所述第二电阻的第一端与所述使能端连接，所述第二电阻的第二端与所述开关的第一端连接；
所述开关的第二端与所述供电电压端连接，所述开关的第三端与所述使能输出控制端连接。
4.根据权利要求3所述的晶体振荡器使能电路，其特征在于，所述开关为PMOS开关。
5.根据权利要求3或4所述的晶体振荡器使能电路，其特征在于，所述第一电阻大于所述第二电阻。
6.根据权利要求4所述的晶体振荡器使能电路，其特征在于，所述PMOS开关的第三端为栅极。
7.根据权利要求6所述的晶体振荡器使能电路，其特征在于，当所述使能输出控制端为高电位时，所述PMOS开关关闭，所述第二电阻断开。
8.根据权利要求6所述的晶体振荡器使能电路，其特征在于，当所述使能输出控制端为低电位时，所述PMOS开关打开，所述第二电阻接通。
9.根据权利要求3所述的晶体振荡器使能电路，其特征在于，所述第一电阻的阻值为1MΩ，所述第二电阻的阻值为100kΩ。
10.根据权利要求7或8所述的晶体振荡器使能电路，其特征在于，当所述第二电阻断开时，所述第一预设阻值为所述第一电阻的阻值，当所述第二电阻接通时，所述第二预设阻值为所述第一电阻和所述第二电阻并联后得到的阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010734476.3A CN111786655B (zh) | 2020-07-27 | 2020-07-27 | 晶体振荡器使能电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010734476.3A CN111786655B (zh) | 2020-07-27 | 2020-07-27 | 晶体振荡器使能电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111786655A CN111786655A (zh) | 2020-10-16 |
| CN111786655B true CN111786655B (zh) | 2023-06-13 |
Family
ID=72765088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010734476.3A Active CN111786655B (zh) | 2020-07-27 | 2020-07-27 | 晶体振荡器使能电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111786655B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200953542Y (zh) * | 2006-08-25 | 2007-09-26 | 百利通电子(上海)有限公司 | 一种晶体振荡器电路 |
| CN105634445A (zh) * | 2015-12-28 | 2016-06-01 | 北京时代民芯科技有限公司 | 一种应用于开关电源的频率可配置的振荡器电路 |
| CN206149153U (zh) * | 2016-09-21 | 2017-05-03 | 国网山东省电力公司青岛供电公司 | 时钟电路 |
| CN107728702A (zh) * | 2017-09-19 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种电源芯片使能电路 |
| CN109088627A (zh) * | 2018-07-27 | 2018-12-25 | 郑州云海信息技术有限公司 | 一种使能控制电路 |
| CN109375535A (zh) * | 2018-09-26 | 2019-02-22 | 科大讯飞股份有限公司 | 一种使能电路单元、时序控制系统及方法 |
| CN110502092A (zh) * | 2019-07-17 | 2019-11-26 | 闻泰科技(无锡)有限公司 | 供电电路及电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109813B2 (en) * | 2003-06-12 | 2006-09-19 | Broadcom Corporation | Fast starting on-chip crystal oscillation circuit |
| KR102591122B1 (ko) * | 2016-10-13 | 2023-10-19 | 에스케이하이닉스 주식회사 | 낮은 전력 소모를 갖는 수정 발진기 회로 |
| JP2020010207A (ja) * | 2018-07-10 | 2020-01-16 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
-
2020
- 2020-07-27 CN CN202010734476.3A patent/CN111786655B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200953542Y (zh) * | 2006-08-25 | 2007-09-26 | 百利通电子(上海)有限公司 | 一种晶体振荡器电路 |
| CN105634445A (zh) * | 2015-12-28 | 2016-06-01 | 北京时代民芯科技有限公司 | 一种应用于开关电源的频率可配置的振荡器电路 |
| CN206149153U (zh) * | 2016-09-21 | 2017-05-03 | 国网山东省电力公司青岛供电公司 | 时钟电路 |
| CN107728702A (zh) * | 2017-09-19 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种电源芯片使能电路 |
| CN109088627A (zh) * | 2018-07-27 | 2018-12-25 | 郑州云海信息技术有限公司 | 一种使能控制电路 |
| CN109375535A (zh) * | 2018-09-26 | 2019-02-22 | 科大讯飞股份有限公司 | 一种使能电路单元、时序控制系统及方法 |
| CN110502092A (zh) * | 2019-07-17 | 2019-11-26 | 闻泰科技(无锡)有限公司 | 供电电路及电子设备 |
Non-Patent Citations (2)
| Title |
|---|
| 一种低功耗CMOS晶体振荡器的设计;孙磊;;中国集成电路(第05期);全文 * |
| 低功耗低频快速起振电路的设计;赵毅强;杨栋;;北京工业大学学报(第07期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111786655A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138842B2 (en) | Flip-flop circuit having low power data retention | |
| US7765415B2 (en) | Semiconductor integrated circuit | |
| JP2007535031A (ja) | データ処理システム内における状態保持 | |
| US10389365B2 (en) | Low power crystal oscillation circuits | |
| US7710177B2 (en) | Latch device having low-power data retention | |
| US8816789B2 (en) | Oscillator and input-output device and method of controlling the same | |
| US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
| JPWO2019009087A1 (ja) | 電圧供給回路および高周波回路モジュール | |
| KR20060127039A (ko) | 웨이크-업 리셋 회로 | |
| CN110971192A (zh) | 一种快速起振的晶体振荡器电路 | |
| JP2012108087A (ja) | 温度検知装置 | |
| CN103078631A (zh) | 晶体振荡器 | |
| CN109669524B (zh) | 芯片的上电复位电路 | |
| US8947146B2 (en) | Pulse-based flip flop | |
| CN111786655B (zh) | 晶体振荡器使能电路 | |
| CN111384942B (zh) | 数据保持电路 | |
| CN110868201B (zh) | 低功耗快响应电平变换电路 | |
| CN109818411B (zh) | 一种适用于电源突变的电源开关电路、芯片及供电系统 | |
| CN211606495U (zh) | 一种快速起振的晶体振荡器电路 | |
| CN114598138A (zh) | 一种功率管栅端驱动电路 | |
| US9018976B2 (en) | Dual-port positive level sensitive reset preset data retention latch | |
| CN104935313A (zh) | 一种无静态电流的上电复位信号产生电路 | |
| KR100965054B1 (ko) | 파워 온 리셋 회로 | |
| US11784635B1 (en) | Control circuit and operation system | |
| US8907651B2 (en) | Power supply circuit for reduced wake-up time |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |