CN115421549A - 自偏置带隙基准电路及其控制方法、电源电路及电子设备 - Google Patents

Abstract

本发明公开了一种自偏置带隙基准电路及其控制方法、电源电路及电子设备，所述自偏置带隙基准电路包括：启动电路模块，用于基于输入电压、基准参考电压和使能信号，输出基准建立信号和启动标识信号；带隙基准电路模块，用于基于第一电压信号、所述使能信号、所述基准建立信号以及所述启动标识信号，产生所述基准参考电压并输出；预稳压低压差线性稳压器，用于基于欠压锁定信号、所述输入电压、所述使能信号以及所述基准参考电压，产生所述第一电压信号；欠压锁定电路模块，用于基于所述输入电压、所述基准参考电压和所述基准建立信号，输出所述欠压锁定信号。应用本发明提供的技术方案，采用自偏置结构，可以实现更高的电源抑制特性，提高电路的精度及稳定性。

Description

自偏置带隙基准电路及其控制方法、电源电路及电子设备

技术领域

本发明涉及半导体集成电路技术领域，尤其是涉及一种自偏置带隙基准电路及其控制方法、电源电路及电子设备。

背景技术

带隙基准电路是电源产品中很重要的模块，它利用一个具有正温度系数的电压和另一个具有负温度系数的电压之和，实现温度系数的相互抵消，建立一个与电源和工艺无关，具有确定温度特性的高精度参考电压，为芯片内部误差放大器以及其它模块电路提供电压基准。

随着IC技术的成熟和发展，需要在同一衬底上集成数字和模拟两种电路，而数字电路会在电源线上产生较大的纹波噪声干扰，进而会影响模拟电路的精度、稳定性等性能，此时，高电源抑制比的基准电路就显得十分重要。

发明内容

有鉴于此，本发明提供了一种自偏置带隙基准电路及其控制方法、电源电路及电子设备，采用了自偏置结构，可以实现更高的电源抑制特性，并提高电路的精度及稳定性。

为了实现上述目的，本发明提供如下技术方案：

一种自偏置带隙基准电路，所述自偏置带隙基准电路包括：

启动电路模块，用于基于输入电压、基准参考电压和使能信号，输出基准建立信号和启动标识信号；

带隙基准电路模块，用于基于第一电压信号、所述使能信号、所述基准建立信号以及所述启动标识信号，产生所述基准参考电压并输出；

预稳压低压差线性稳压器，用于基于欠压锁定信号、所述输入电压、所述使能信号以及所述基准参考电压，产生所述第一电压信号；

欠压锁定电路模块，用于基于所述输入电压、所述基准参考电压和所述基准建立信号，输出所述欠压锁定信号。

优选的，在上述自偏置带隙基准电路中，所述启动电路模块包括：

电流偏置单元，用于基于输入的所述使能信号和所述输入电压，输出偏置电流；

比较器单元，用于基于所述偏置电流、所述输入电压以及所述基准参考电压，输出所述启动标识信号。

优选的，在上述自偏置带隙基准电路中，所述电流偏置单元包括：第一PMOS、第二PMOS、预设三极管、第一NMOS和第二NMOS；

第一PMOS的栅极连接预设反相器的输出端，第一电极接入所述输入电压，第二电极通过预设电阻连接第一NMOS的第一电极；所述预设反相器的输入端接入所述使能信号；

第二PMOS的第一电极接入所述输入电压，第二电极和栅极连接且连接第一端点，所述第一端点输出所述偏置电流；

第一NMOS的栅极与第一电极连接且与第二端点连接，第二电极连接所述预设三极管的发射极；

所述预设三极管的基极与集电极均接地；

第二NMOS的栅极连接所述第二端点，第一电极连接所述第一端点，第二电极通过第一电阻接地。

优选的，在上述自偏置带隙基准电路中，所述比较器单元包括：第三PMOS、第四PMOS、第三NMOS至第五NMOS、第一反相器和第二反相器；

第三PMOS和第四PMOS的第一电极均输入所述输入电压，栅极均连接所述第一端点；第三PMOS的第二电极连接第三端点；第四PMOS的第二电极连接第四端点；所述第三端点输出所述启动标识信号；所述第四端点通过串联的所述第一反相器和所述第二反相器，输出所述基准建立信号；

第三NMOS的栅极和第一电极均连接所述第三端点，第二电极接地；

第四NMOS的栅极连接所述第三端点，第一电极连接所述第四端点，第二电极接地；

第五NMOS的栅极输入所述基准参考电压，第一电极连接所述第三端点，第二电极接地。

优选的，在上述自偏置带隙基准电路中，所述带隙基准电路模块包括：

启动单元，用于基于所述启动标识信号以及所述基准建立信号，输出启动电流，在所述基准建立信号为低电平时，输出所述启动电流，在所述基准建立信号为高电平时，关断所述启动电流；

电压钳位单元，用于基于所述启动电流、所述第一电压信号和所述使能信号，输出两个钳位电压；

基准带隙单元，用于基于两个所述钳位电压和所述第一电压信号，输出所述基准参考电压。

优选的，在上述自偏置带隙基准电路中，所述启动单元包括：第五PMOS、第六NMOS、第三反相器和第四反相器；

第五PMOS的栅极连接所述第三反相器的输出端，第一电极连接第一节点，第二电极连接所述第六NMOS的第一电极；所述第一节点输出所述启动电流；

第六NMOS的栅极输入所述启动标识信号，第二电极接地；

所述第三反相器的输入端连接所述第四反相器的输出端，所述第四反相器的输入端接入所述基准建立信号。

优选的，在上述自偏置带隙基准电路中，所述电压钳位单元包括：第六PMOS至第十三PMOS、第七NMOS至第九NMOS；

第六PMOS至第九PMOS的第一电极均接入所述第一电压信号；第六PMOS和第七PMOS的栅极均连接第二节点；第六PMOS的第二电极连接第十PMOS的第一电极；第七PMOS的第二电极连接第十一PMOS的第一电极；所述第二节点与所述第一节点之间连接有第二电阻；第八PMOS和第九PMOS的栅极均接入所述使能信号；第八PMOS的第二电极连接所述第二节点；第九PMOS的第二电极连接所述第一节点；

第十PMOS和第十一PMOS的栅极均连接所述第一节点；第十PMOS的第二电极连接第三节点；第十一PMOS的第二电极连接所述第二节点；

第十二PMOS和第十三PMOS的第一电极均连接所述第三节点；第十二PMOS的栅极连接第四节点，第二电极连接第七NMOS的第一电极和第八NMOS的栅极；所述第四节点输出一个所述钳位电压；第十三PMOS的栅极连接第五节点，第二电极连接第七NMOS的栅极和第九NMOS的栅极；所述第五节点输出另一个所述钳位电压；

第七NMOS的第二电极接地；第八NMOS第一电极连接所述第一节点，第二电极接地；第九NMOS的第一电极连接栅极，第二电极接地。

优选的，在上述自偏置带隙基准电路中，所述基准带隙单元包括：第十四PMOS、第十五PMOS、第一三极管和第二三极管；

第十四PMOS的栅极连接所述第二节点，第一电极接入所述第一电压信号，第二电极连接第十五PMOS的第一电极；第十五PMOS的栅极连接所述第一节点，第二电极连接第六节点，所述第六节点输出所述基准参考电压；

所述第一三极管的基极和集电极均接地，发射极连接所述第五节点；所述第二三极管的基极和集电极均接地，发射极通过第三电阻连接所述第四节点，所述第四节点通过第四电阻连接第七节点；所述第七节点与所述第六节点之间串联有第五电阻和第六电阻；所述第七节点和所述第五节点之间连接有第七电阻。

优选的，在上述自偏置带隙基准电路中，所述第二三极管的面积是所述第一三极管的面积的M倍，M大于1；

所述第四电阻的阻值等于所述第七电阻的阻值。

优选的，在上述自偏置带隙基准电路中，所述预稳压低压差线性稳压器包括：误差放大器、电流单元、使能单元以及第一分压单元；

所述误差放大器用于使得正相输入端与负相输入端电位相同，并输出控制信号，正相输入端接入所述基准参考电压；

所述电流单元用于基于所述控制信号以及所述输入电压，为所述第一分压单元提供电流；

所述使能单元用于基于所述使能信号和所述欠压锁定信号，使能所述误差放大器的输出端电位；

所述第一分压单元基于所述负相输入端的电压以及所述电流单元输出的电流，锁定所述第一电压信号。

优选的，在上述自偏置带隙基准电路中，所述电流单元包括第十六PMOS，第十六PMOS的第一电极接入所述输入电压，第二电极连接第五端点，栅极连接所述误差放大器的输出端；所述第五端点输出所述第一电压信号。

优选的，在上述自偏置带隙基准电路中，所述第一分压单元包括：第八电阻至第十电阻；

所述第五端点通过串联的所述第八电阻和第九电阻连接第六端点，所述第六端点与所述误差放大器的负相输入端连接；所述第六端点通过所述第十电阻接地。

优选的，在上述自偏置带隙基准电路中，所述使能单元包括：第十NMOS和第十一NMOS；

第十NMOS的栅极接入所述使能信号，第一电极连接所述误差放大器的输出端，第二电极连接第十一NMOS的第一电极；第十一NMOS的栅极接入所述欠压锁定信号，第二电极接地。

优选的，在上述自偏置带隙基准电路中，所述欠压锁定电路模块包括：

第二分压单元，用于对所述输入电压进行分压；

逻辑单元，用于基于所述第二分压单元的输出分压、所述使能信号、所述基准参考电压以及所述基准建立信号，输出所述欠压锁定信号。

优选的，在上述自偏置带隙基准电路中，所述第二分压单元包括依次连接在第七端点与接地端之间的第十一电阻至第十四电阻；所述第七端点接入所述输入信号；

所述逻辑单元包括：第五反相器、第六反相器、比较器、第十七PMOS、第十二NMOS以及三输入或非门；

所述比较器、所述第五反相器和所述第六反相器的输出端分别连接所述三输入或非门的一个输入端，所述三输入或非门的输出端输出所述欠压锁定信号；

所述第十七PMOS的第一电极接入所述输入电压，且通过第十一电阻与第二电极连接，栅极与所述比较器的输出端连接；

所述比较器的正相输入端接入所述基准参考电压，负相输入端通过第十四电阻接地，且通过串联的第十二电阻和第十三电阻与所述第十七PMOS的第二电极连接；

所述第十二NMOS的栅极连接所述第五反相器的输出端，第一电极连接所述比较器的输出端，第二电极接地；

所述第五反相器的输入端接入所述基准建立信号；所述第六反相器的输入端接入所述使能信号。

本发明还提供一种电源电路，所述电源电路包括如上述任一项所述的自偏置带隙基准电路。

本发明还提供一种自偏置带隙基准电路的控制方法，所述控制方法包括：

在所述自偏置带隙基准电路启动后，通过启动电路模块对所述带隙基准电路模块注入初始电流，使得所述带隙基准电路模块摆脱零状态；

通过所述带隙基准电路模块产生基准参考电压，作为欠压锁定电路模块以及预稳压低压差线性稳压器的输入参考电压；

在所述带隙基准电路模块产生所述基准参考电压后，通过所述启动电路模块产生基准建立信号，所述预稳压低压差线性稳压器基于所述基准参考电压产生用于抑制电源噪声的第一电压信号，所述欠压锁定电路模块将输入电压与所述基准参考电压进行比较，基于比较结果，调节所述带隙基准电路模块的供电方式。

优选的，在上述的控制方法中，基于比较结果，调节所述带隙基准电路模块的供电方式，包括：

如果所述输入电压小于N倍的所述基准参考电压，通过所述输入电压为所述带隙基准电路模块供电；

如果所述输入电压大于N倍的所述基准参考电压，通过所述第一电压信号为所述带隙基准电路模块供电。

本申请还提供了一种电子设备，所述电子设备包括上述电源电路。

通过上述描述可知，本发明技术方案提供的自偏置带隙基准电路及其控制方法、电源电路及电子设备中，启动电路模块在整个系统启动时，通过对带隙基准电路模块的节点注入电流来帮助带隙基准电路模块摆脱零状态，带隙基准电路模块产生随工艺、电压和温度变化极小的高精度基准参考电压，预稳压低压差线性稳压器基于基准参考电压产生对电源噪声有一定程度抑制的第一电压信号，该信号同时为带隙基准电路模块供电，以获取具有极高PSRR特性和良好稳定性的基准参考电压，通过欠压锁定电路模块自动调节带隙基准电路模块的供电方式，从而实现电路的快速稳定。应用本发明提供的技术方案，采用自偏置结构，可以实现更高的电源抑制特性，并提高电路的精度及稳定性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。

图1为本发明实施例提供的一种自偏置带隙基准电路的示意图；

图2为本发明实施例提供的一种启动电路模块的电路示意图；

图3为本发明实施例提供的一种带隙基准电路模块的电路示意图；

图4为本发明实施例提供的一种预稳压低压差线性稳压器的电路示意图；

图5为本发明实施例提供的一种PSRR特性曲线图；

图6为本发明实施例提供的一种欠压锁定电路模块的电路示意图；

图7为本发明实施例提供的一种自偏置带隙基准电路的控制方法流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参考图1，图1为本发明实施例提供的一种自偏置带隙基准电路的示意图，如图1所示，所述自偏置带隙基准电路包括：

启动电路模块11，用于基于输入电压VIN、基准参考电压V_BG和使能信号EN，输出基准建立信号V_{BG_OK}和启动标识信号V_START；

带隙基准电路模块12，用于基于第一电压信号LVDD、所述使能信号EN、所述基准建立信号V_{BG_OK}以及所述启动标识信号V_START，产生所述基准参考电压V_BG并输出；

预稳压低压差线性稳压器13，用于基于欠压锁定信号UVLO、所述输入电压VIN、所述使能信号EN以及所述基准参考电压V_BG，产生所述第一电压信号LVDD；

欠压锁定电路模块14，用于基于所述输入电压VIN、所述基准参考电压V_BG和所述基准建立信号V_{BG_OK}，输出所述欠压锁定信号UVLO。

本发明实施例中，带隙基准电路模块12产生随工艺、电压和温度(Process、Voltage&TeMP2034223erature，PVT)变化极小的高精度基准参考电压V_BG，该基准参考电压V_BG具有极高的电源噪声抑制特性，该基准参考电压V_BG同时作为欠压锁定电路模块14和预稳压低压差线性稳压器13的输入参考电压；启动电路模块11在整个系统启动时，通过对带隙基准电路模块12的节点注入额外的初始电流来帮助带隙基准电路模块12摆脱零状态，此外待基准参考电压V_BG建立后，会产生一个基准建立信号V_{BG_OK}；预稳压低压差线性稳压器13基于基准参考电压V_BG产生对电源噪声有一定程度抑制的第一电压信号LVDD，该信号同时为带隙基准电路模块12供电，以获取具有极高PSRR(电源抑制比)特性和良好稳定性的基准参考电压V_BG，可适应高精度的工作要求；欠压锁定电路模块14将输入电压VIN的值与基准参考电压V_BG的值进行比较，自动调节带隙基准电路模块12的供电方式，从而实现电路的快速稳定。

参考图2，图2为本发明实施例提供的一种启动电路模块的电路示意图，如图2所示，所述启动电路模块11包括：电流偏置单元T1，用于基于输入的所述使能信号和所述输入电压，输出偏置电流；比较器单元T2，用于基于所述偏置电流、所述输入电压以及所述基准参考电压，输出所述启动标识信号。

如图2所示，所述电流偏置单元T1包括：第一PMOS MP20342231、第二PMOSMP20342232、预设三极管Q0、第一NMOS MN1和第二NMOS MN2。

其中，第一PMOS MP20342231的栅极连接预设反相器INV0的输出端，第一电极接入所述输入电压VIN，第二电极通过预设电阻R0连接第一NMOS MN1的第一电极。所述预设反相器INV0的输入端接入所述使能信号EN。第二PMOS MP20342232的第一电极接入所述输入电压VIN，第二电极和栅极连接且连接第一端点D1，所述第一端点D1输出所述偏置电流。第一NMOS MN1的栅极与第一电极连接且与第二端点D2连接，第二电极连接所述预设三极管Q0的发射极，所述预设三极管Q0的基极与集电极均接地。第二NMOS MN2的栅极连接所述第二端点D2，第一电极连接所述第一端点D1，第二电极通过第一电阻R1接地。

如图2所示，所述比较器单元T2包括：第三PMOS MP20342233、第四PMOSMP20342234、第三NMOS MN3至第五NMOS MN5、第一反相器INV1和第二反相器INV2。

其中，第三PMOS MP20342233和第四PMOS MP20342234的第一电极均输入所述输入电压VIN，栅极均连接所述第一端点D1。第三PMOS MP20342233的第二电极连接第三端点D3。第四PMOS MP20342234的第二电极连接第四端点D4。所述第三端点D3输出所述启动标识信号V_START。所述第四端点D4通过串联的所述第一反相器INV1和所述第二反相器INV2，输出所述基准建立信号V_{BG_OK}。第四端点D4连接第一反相器INV1的输入端，第一反相器INV1的输出端连接第二反相器INV2的输入端，第二反相器INV2的输出端输出基准建立信号V_{BG_OK}。第三NMOS MN3的栅极和第一电极均连接所述第三端点D3，第二电极接地。第四NMOS MN4的栅极连接所述第三端点D3，第一电极连接所述第四端点D4，第二电极接地。第五NMOS MN5的栅极输入所述基准参考电压V_BG，第一电极连接所述第三端点D3，第二电极接地。

所述比较器单元T2中元件构成比较器，当基准参考电压V_BG未建立时，基准建立信号V_{BG_OK}为低电平，当基准参考电压V_BG建立后，第五NMOS MN5将启动标识信号V_START拉低，第四NMOS MN4关断，从而基准建立信号V_{BG_OK}为高电平。

需要说明的是，MOS管的第一电极和第二电极中的一者为源极，另一者为漏极，例如第一电极为源极，第二电极为漏极，可根据实际电路情况设定。

参考图3，图3为本发明实施例提供的一种带隙基准电路模块的电路示意图，如图3所示，所述带隙基准电路模块12包括：启动单元T31，用于基于所述启动标识信号V_START以及所述基准建立信号V_{BG_OK}，输出启动电流，在所述基准建立信号V_{BG_OK}为低电平时，输出所述启动电流，在所述基准建立信号V_{BG_OK}为高电平时，关断所述启动电流；电压钳位单元T32，用于基于所述启动电流、所述第一电压信号LVDD和所述使能信号EN，输出两个钳位电压；基准带隙单元T33，用于基于两个所述钳位电压和所述第一电压信号LVDD，输出所述基准参考电压V_BG。

如图3所示，所述启动单元T31包括：第五PMOS MP20342235、第六NMOS MN6、第三反相器INV3和第四反相器INV4。

其中，第五PMOS MP20342235的栅极连接所述第三反相器INV3的输出端，第一电极连接第一节点01，第二电极连接所述第六NMOS MN6的第一电极，所述第一节点01输出所述启动电流。第六NMOS MN6的栅极输入所述启动标识信号，第二电极接地。所述第三反相器INV3的输入端连接所述第四反相器INV4的输出端，所述第四反相器INV4的输入端接入所述基准建立信号V_{BG_OK}。

如图3所示，所述电压钳位单元T32包括：第六PMOS MP20342236至第十三PMOSMP203422313、第七NMOS MN7至第九NMOS MN9。

其中，第六PMOS MP20342236至第九PMOS MP20342239的第一电极均接入所述第一电压信号LVDD。第六PMOS MP20342236和第七PMOS MP20342237的栅极均连接第二节点02。第六PMOS MP20342236的第二电极连接第十PMOS MP203422310的第一电极。第七PMOSMP20342237的第二电极连接第十一PMOS MP203422311的第一电极。所述第二节点02与所述第一节点01之间连接有第二电阻R2。第八PMOS MP20342238和第九PMOS MP20342239的栅极均接入所述使能信号EN；第八PMOS MP20342238的第二电极连接所述第二节点02。第九PMOSMP20342239的第二电极连接所述第一节点01。

第十PMOS MP203422310和第十一PMOS MP203422311的栅极均连接所述第一节点01。第十PMOS MP203422310的第二电极连接第三节点03。第十一PMOS MP203422311的第二电极连接所述第二节点02。

第十二PMOS MP203422312和第十三PMOS MP203422313的第一电极均连接所述第三节点03。第十二PMOS MP203422312的栅极连接第四节点04，第二电极连接第七NMOS MN7的第一电极和第八NMOS MN8的栅极。所述第四节点04输出一个所述钳位电压。第十三PMOSMP203422313的栅极连接第五节点05，第二电极连接第七NMOS MN7的栅极和第九NMOS MN9的栅极。所述第五节点05输出另一个所述钳位电压。

第七NMOS MN7的第二电极接地。第八NMOS MN8第一电极连接所述第一节点01，第二电极接地。第九NMOS MN9的第一电极连接栅极，第二电极接地。

如图3所示，所述基准带隙单元T33包括：第十四PMOS MP203422314、第十五PMOSMP203422315、第一三极管Q1和第二三极管Q2。

其中，第十四PMOS MP203422314的栅极连接所述第二节点02，第一电极接入所述第一电压信号LVDD，第二电极连接第十五PMOS MP203422315的第一电极。第十五PMOSMP203422315的栅极连接所述第一节点01，第二电极连接第六节点06，所述第六节点06输出所述基准参考电压V_BG。

所述第一三极管Q1的基极和集电极均接地，发射极连接所述第五节点05。所述第二三极管Q2的基极和集电极均接地，发射极通过第三电阻R3连接所述第四节点04，所述第四节点04通过第四电阻R4连接第七节点07；所述第七节点07与所述第六节点06之间串联有第五电阻R5和第六电阻R6。所述第七节点07和所述第五节点05之间连接有第七电阻R7。

在所述基准建立信号V_{BG_OK}为低电平时，第五PMOS MP20342235导通，从而产生启动电流，在所述基准建立信号V_{BG_OK}为高电平时，第五PMOS MP20342235关断，启动电流退出，不影响电路正常工作。电压钳位单元T32中元件构成两级运放，能够钳位第五节点05和第四节点04电位，使得该两节点电位相等。基准带隙单元T33能够产生零温的基准参考电压V_BG。

其中，所述第二三极管Q2的面积是所述第一三极管Q1的面积的M倍，M大于1；所述第四电阻R4的阻值等于所述第七电阻R7的阻值。

本发明实施例中，基准参考电压V_BG的值由图3中的第一三极管Q1、第二三极管Q2以及第三电阻R3至第七电阻R7决定，其中第七电阻R72与第四电阻R4相同，第二三极管Q2的面积是第一三极管Q1的M倍，则：

V_BG＝V_BE+[V_TlnM(R2+2R5+R6)]/R4

上式中，V_BE为三极管发射极和基极之间的电压，V_T为热电压，V_T＝(kT)/q，其中k为玻尔兹曼常数，q为电荷常数，当T＝300K时(常温)，可求得V_T约为26mV。V_BE具有负温度系数，V_T具有正温度系数，通过调节(R2+2R5+R6)/R4的值，可以实现基准参考电压V_BG的零温。

参考图4，图4为本发明实施例提供的一种预稳压低压差线性稳压器的电路示意图，如图4所示，所述预稳压低压差线性稳压器13包括：误差放大器EA、电流单元T41、使能单元T43以及第一分压单元T42。

其中，所述误差放大器EA用于使得正相输入端与负相输入端电位相同，并输出控制信号，正相输入端接入所述基准参考电压V_BG。所述电流单元T41用于基于所述控制信号以及所述输入电压VIN，为所述第一分压单元T42提供电流。所述使能单元T43用于基于所述使能信号EN和所述欠压锁定信号UVLO，使能所述误差放大器EA的输出端电位。所述第一分压单元T42基于所述负相输入端的电压以及所述电流单元T41输出的电流，锁定所述第一电压信号LVDD。

所述电流单元T41包括第十六PMOS MP203422316的栅极。第十六PMOSMP203422316的第一电极接入所述输入电压VIN，第二电极连接第五端点D5，栅极连接所述误差放大器EA的输出端。所述第五端点D5输出所述第一电压信号LVDD。

所述第一分压单元T42包括：第八电阻R8至第十电阻R10。所述第五端点D5通过串联的第八电阻R8和第九电阻R9连接第六端点D6，所述第六端点D6与所述误差放大器EA的负相输入端连接。

所述使能单元包括：第十NMOS MN10和第十一NMOS MN11。第十NMOS MN10的栅极接入所述使能信号EN，第一电极连接所述误差放大器EA的输出端，第二电极连接第十一NMOSMN11的第一电极。第十一NMOS MN11的栅极接入所述欠压锁定信号UVLO，第二电极接地。

所述误差放大器EA能够用于钳位，使得其正相输入端与负相输入端电位相等。第十六PMOS MP203422316为功率管，为后级电路提供电流。

本发明实施例中，预稳压低压差线性稳压器13基于基准参考电压V_BG产生对电源噪声有一定程度抑制的第一电压信号LVDD，该信号同时为带隙基准电路模块12供电，以获取具有极高PSRR特性和良好稳定性的基准参考电压V_BG，可适应高精度的工作要求。

其中，电源噪声抑制是指电源中小信号波动对输出造成影响的能力，即：

PSRR＝δv_IN/δv₀＝(δv_IN/δv_LVDD)(δv_LVDD/δv₀)

预稳压低压差线性稳压器13会对电源噪声先进行一定程度的抑制，产生具有较高PSRR特性的第一电压信号LVDD，带隙基准电路模块12则对第一电压信号LVDD再做噪声抑制，产生具有极高PSRR特性的基准参考电压V_BG，且基准参考电压V_BG同时作为预稳压低压差线性稳压器13的输入参考电压，这种自偏置结构会进一步提升基准参考电压V_BG的PSRR特性。

其中，基准参考电压V_BG的PSRR特性仿真结果如图5所示，图5为本发明实施例提供的一种PSRR特性曲线图。图5所示方式中，上面的曲线是由外部电源直接供电的PSRR特性曲线，下面的曲线是采用本发明自偏置结构，由预稳压低压差线性稳压器13供电的PSRR特性曲线，不难看出，采用本发明的自偏置结构，基准参考电压V_BG的PSRR特性得到较大提升，在各频率点上PSRR大约提升30dB左右。

参考图6，图6为本发明实施例提供的一种欠压锁定电路模块的电路示意图，如图6所示，所述欠压锁定电路模块14包括：第二分压单元T61，用于对所述输入电压VIN进行分压；逻辑单元T62，用于基于所述第二分压单元T61的输出分压、所述使能信号EN、所述基准参考电压V_BG以及所述基准建立信号V_{BG_OK}，输出所述欠压锁定信号UVLO。

所述第二分压单元T61包括依次连接在第七端点D7与接地端之间的第十一电阻R11至第十四电阻R14；所述第七端点D7接入所述输入信号VIN。

所述逻辑单元T62包括：第五反相器INV5、第六反相器INV6、比较器COM、第十七PMOS MP203422317、第十二NMOS MN12以及三输入或非门NOR0。

所述比较器COM、所述第五反相器INV5和所述第六反相器INV6的输出端分别连接所述三输入或非门NOR0的一个输入端，所述三输入或非门NOR0的输出端输出所述欠压锁定信号UVLO。所述第十七PMOS MP203422317的第一电极接入所述输入电压VIN，且通过第十一电阻R11与第二电极连接，栅极与所述比较器COM的输出端连接。所述比较器COM的正相输入端接入所述基准参考电压V_BG，负相输入端通过第十四电阻R14接地，且通过串联的第十二电阻R12和第十三电阻R13与所述第十七PMOS MP203422317的第二电极连接。所述第十二NMOSMN12的栅极连接所述第五反相器INV5的输出端，第一电极连接所述比较器COM的输出端，第二电极接地。所述第五反相器INV5的输入端接入所述基准建立信号V_{BG_OK}；所述第六反相器INV6的输入端接入所述使能信号EN。

本发明实施例中，欠压锁定电路模块14将输入电压VIN的值与基准参考电压V_BG的值进行比较，自动调节带隙基准电路模块12的供电方式，从而实现电路的快速稳定。当基准参考电压V_BG完全建立好后，若输入电压VIN小于N倍的基准参考电压V_BG时，带隙基准电路模块12由外部输入电压VIN供电；若输入电压VIN大于N倍的基准参考电压V_BG时，带隙基准电路模块12由预稳压低压差线性稳压器13输出的第一电压信号LVDD供电，N为大于1的任何值。

本发明实施例中，当使能信号EN变高时，第一PMOS MP20342231导通，整个系统开始工作，初始时基准参考电压V_BG还没有建立，第五NMOS MN5关断，第四NMOS MN4的电流大于第四PMOS MP20342234的电流，使得基准建立信号V_{BG_OK}为低，因此第五PMOS MP20342235导通，第六NMOS MN6拷贝第三NMOS MN3的电流，该电流流过第七PMOS MP20342237所在的支路，带隙基准电路模块12完成启动。

当基准参考电压V_BG建立后，第五NMOS MN5导通，第四NMOS MN4的电流小于第四PMOS MP20342234的电流，使得基准建立信号V_{BG_OK}为高，因此第五PMOS MP20342235关断，启动电流不再注入第七PMOS MP20342237所在的支路，启动电路模块11退出，不干扰带隙基准电路模块12的正常工作。

此外，当系统刚开始工作时，由于基准参考电压V_BG还没有建立，导致第一电压信号LVDD无法正常为带隙基准电路模块12供电，因此使用使能信号EN、电压比较器信号V_COM和基准建立信号V_{BG_OK}共同控制，来自动调节带隙基准电路模块12的供电来源。当使能信号EN为低时，或者当外部输入电压VIN低于N倍的基准参考电压V_BG，使得电压比较器信号V_COM为高时，或者当基准参考电压V_BG没有建立，使得基准建立信号V_{BG_OK}为低时，欠压锁定信号UVLO均输出低电平，使得第十一NMOS MN11导通，将第十六PMOS MP203422316的栅极端拉到地，此时第一电压信号LVDD即为外部输入电压VIN。只有当使能信号EN为高，且基准参考电压V_BG已经建立，同时外部输入电压VIN大于N倍的基准参考电压V_BG时，带隙基准电路模块12才由预稳压低压差线性稳压器13的第一电压信号LVDD供电。

通过上述描述可知，本发明技术方案提供的自偏置带隙基准电路中，启动电路模块在整个系统启动时，通过对带隙基准电路模块的节点注入电流来帮助带隙基准电路模块摆脱零状态，带隙基准电路模块产生随工艺、电压和温度变化极小的高精度基准参考电压，预稳压低压差线性稳压器基于基准参考电压产生对电源噪声有一定程度抑制的第一电压信号，该信号同时为带隙基准电路模块供电，以获取具有极高PSRR特性和良好稳定性的基准参考电压，通过欠压锁定电路模块自动调节带隙基准电路模块的供电方式，从而实现电路的快速稳定。应用本发明提供的技术方案，采用自偏置结构，可以实现更高的电源抑制特性，并提高电路的精度及稳定性。

基于上述实施例，本发明另一实施例还提供一种电源电路，所述电源电路包括上述实施例中描述的自偏置带隙基准电路。所述电源电路采用上述实施例中提供的自偏置带隙基准电路，并采用自偏置结构，可以实现更高的电源抑制比，提高电路的精度及稳定性。

基于上述实施例，本发明另一实施例还提供一种自偏置带隙基准电路的控制方法，如图7所示，图7为本发明实施例提供的一种自偏置带隙基准电路的控制方法流程图，所述控制方法包括：

步骤S11：在所述自偏置带隙基准电路启动后，通过启动电路模块对所述带隙基准电路模块注入初始电流，使得所述带隙基准电路模块摆脱零状态；

步骤S12：通过所述带隙基准电路模块产生基准参考电压，作为欠压锁定电路模块以及预稳压低压差线性稳压器的输入参考电压；

步骤S13：在所述带隙基准电路模块产生所述基准参考电压后，通过所述启动电路模块产生基准建立信号，所述预稳压低压差线性稳压器基于所述基准参考电压产生用于抑制电源噪声的第一电压信号，所述欠压锁定电路模块将输入电压与所述基准参考电压进行比较，基于比较结果，调节所述带隙基准电路模块的供电方式。

本发明实施例中，基于比较结果，调节所述带隙基准电路模块的供电方式，包括：

如果所述输入电压小于N倍的所述基准参考电压，通过所述输入电压为所述带隙基准电路模块供电；N为大于1的任何值。

如果所述输入电压大于N倍的所述基准参考电压，通过所述第一电压信号为所述带隙基准电路模块供电。N为大于1的任何值。

本发明方案中，通过欠压锁定电路模块将输入电压的值与基准参考电压的值进行比较，自动调节带隙基准电路模块的供电方式，从而实现电路的快速稳定。

通过上述描述可知，本发明技术方案提供的自偏置带隙基准电路的控制方法中，启动电路模块在整个系统刚启动时，通过对带隙基准电路模块的某个节点注入电流来帮助带隙基准电路模块摆脱零状态，带隙基准电路模块产生随工艺、电压和温度变化极小的高精度基准参考电压，预稳压低压差线性稳压器基于基准参考电压产生对电源噪声有一定程度抑制的第一电压信号，该信号同时为带隙基准电路模块供电，以获取具有极高PSRR特性和良好稳定性的基准参考电压，通过欠压锁定电路模块自动调节带隙基准电路模块的供电方式，从而实现电路的快速稳定。应用本发明提供的技术方案，采用自偏置结构，可以实现更高的电源抑制特性，并提高电路的精度及稳定性。

基于上述实施例，本申请另一实施例还提供了一种电子设备，所述电子设备包括上述实施例所述的电源电路。该电子设备可以为手机、平板电脑、智能穿戴设备或是家用电器等。

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的电源电路、自偏置带隙基准电路的控制方法及电子设备而言，由于其与实施例公开的自偏置带隙基准电路相对应，所以描述的比较简单，相关之处参见自偏置带隙基准电路部分说明即可。

需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (19)

1.一种自偏置带隙基准电路，其特征在于，所述自偏置带隙基准电路包括：

启动电路模块，用于基于输入电压、基准参考电压和使能信号，输出基准建立信号和启动标识信号；

带隙基准电路模块，用于基于第一电压信号、所述使能信号、所述基准建立信号以及所述启动标识信号，产生所述基准参考电压并输出；

预稳压低压差线性稳压器，用于基于欠压锁定信号、所述输入电压、所述使能信号以及所述基准参考电压，产生所述第一电压信号；

欠压锁定电路模块，用于基于所述输入电压、所述基准参考电压和所述基准建立信号，输出所述欠压锁定信号。

2.根据权利要求1所述的自偏置带隙基准电路，其特征在于，所述启动电路模块包括：

电流偏置单元，用于基于输入的所述使能信号和所述输入电压，输出偏置电流；

比较器单元，用于基于所述偏置电流、所述输入电压以及所述基准参考电压，输出所述启动标识信号。

3.根据权利要求2所述的自偏置带隙基准电路，其特征在于，所述电流偏置单元包括：第一PMOS、第二PMOS、预设三极管、第一NMOS和第二NMOS；

第一PMOS的栅极连接预设反相器的输出端，第一电极接入所述输入电压，第二电极通过预设电阻连接第一NMOS的第一电极；所述预设反相器的输入端接入所述使能信号；

第二PMOS的第一电极接入所述输入电压，第二电极和栅极连接且连接第一端点，所述第一端点输出所述偏置电流；

第一NMOS的栅极与第一电极连接且与第二端点连接，第二电极连接所述预设三极管的发射极；

所述预设三极管的基极与集电极均接地；

第二NMOS的栅极连接所述第二端点，第一电极连接所述第一端点，第二电极通过第一电阻接地。

4.根据权利要求3所述的自偏置带隙基准电路，其特征在于，所述比较器单元包括：第三PMOS、第四PMOS、第三NMOS至第五NMOS、第一反相器和第二反相器；

第三PMOS和第四PMOS的第一电极均输入所述输入电压，栅极均连接所述第一端点；第三PMOS的第二电极连接第三端点；第四PMOS的第二电极连接第四端点；所述第三端点输出所述启动标识信号；所述第四端点通过串联的所述第一反相器和所述第二反相器，输出所述基准建立信号；

第三NMOS的栅极和第一电极均连接所述第三端点，第二电极接地；

第四NMOS的栅极连接所述第三端点，第一电极连接所述第四端点，第二电极接地；

第五NMOS的栅极输入所述基准参考电压，第一电极连接所述第三端点，第二电极接地。

5.根据权利要求1所述的自偏置带隙基准电路，其特征在于，所述带隙基准电路模块包括：

启动单元，用于基于所述启动标识信号以及所述基准建立信号，输出启动电流，在所述基准建立信号为低电平时，输出所述启动电流，在所述基准建立信号为高电平时，关断所述启动电流；

电压钳位单元，用于基于所述启动电流、所述第一电压信号和所述使能信号，输出两个钳位电压；

基准带隙单元，用于基于两个所述钳位电压和所述第一电压信号，输出所述基准参考电压。

6.根据权利要求5所述的自偏置带隙基准电路，其特征在于，所述启动单元包括：第五PMOS、第六NMOS、第三反相器和第四反相器；

第五PMOS的栅极连接所述第三反相器的输出端，第一电极连接第一节点，第二电极连接所述第六NMOS的第一电极；所述第一节点输出所述启动电流；

第六NMOS的栅极输入所述启动标识信号，第二电极接地；

所述第三反相器的输入端连接所述第四反相器的输出端，所述第四反相器的输入端接入所述基准建立信号。

7.根据权利要求6所述的自偏置带隙基准电路，其特征在于，所述电压钳位单元包括：第六PMOS至第十三PMOS、第七NMOS至第九NMOS；

第六PMOS至第九PMOS的第一电极均接入所述第一电压信号；第六PMOS和第七PMOS的栅极均连接第二节点；第六PMOS的第二电极连接第十PMOS的第一电极；第七PMOS的第二电极连接第十一PMOS的第一电极；所述第二节点与所述第一节点之间连接有第二电阻；第八PMOS和第九PMOS的栅极均接入所述使能信号；第八PMOS的第二电极连接所述第二节点；第九PMOS的第二电极连接所述第一节点；

第十PMOS和第十一PMOS的栅极均连接所述第一节点；第十PMOS的第二电极连接第三节点；第十一PMOS的第二电极连接所述第二节点；

第十二PMOS和第十三PMOS的第一电极均连接所述第三节点；第十二PMOS的栅极连接第四节点，第二电极连接第七NMOS的第一电极和第八NMOS的栅极；所述第四节点输出一个所述钳位电压；第十三PMOS的栅极连接第五节点，第二电极连接第七NMOS的栅极和第九NMOS的栅极；所述第五节点输出另一个所述钳位电压；

第七NMOS的第二电极接地；第八NMOS第一电极连接所述第一节点，第二电极接地；第九NMOS的第一电极连接栅极，第二电极接地。

8.根据权利要求7所述的自偏置带隙基准电路，其特征在于，所述基准带隙单元包括：第十四PMOS、第十五PMOS、第一三极管和第二三极管；

第十四PMOS的栅极连接所述第二节点，第一电极接入所述第一电压信号，第二电极连接第十五PMOS的第一电极；第十五PMOS的栅极连接所述第一节点，第二电极连接第六节点，所述第六节点输出所述基准参考电压；

所述第一三极管的基极和集电极均接地，发射极连接所述第五节点；所述第二三极管的基极和集电极均接地，发射极通过第三电阻连接所述第四节点，所述第四节点通过第四电阻连接第七节点；所述第七节点与所述第六节点之间串联有第五电阻和第六电阻；所述第七节点和所述第五节点之间连接有第七电阻。

9.根据权利要求8所述的自偏置带隙基准电路，其特征在于，所述第二三极管的面积是所述第一三极管的面积的M倍，M大于1；

所述第四电阻的阻值等于所述第七电阻的阻值。

10.根据权利要求1所述的自偏置带隙基准电路，其特征在于，所述预稳压低压差线性稳压器包括：误差放大器、电流单元、使能单元以及第一分压单元；

所述误差放大器用于使得正相输入端与负相输入端电位相同，并输出控制信号，正相输入端接入所述基准参考电压；

所述电流单元用于基于所述控制信号以及所述输入电压，为所述第一分压单元提供电流；

所述使能单元用于基于所述使能信号和所述欠压锁定信号，使能所述误差放大器的输出端电位；

所述第一分压单元基于所述负相输入端的电压以及所述电流单元输出的电流，锁定所述第一电压信号。

11.根据权利要求10所述的自偏置带隙基准电路，其特征在于，所述电流单元包括第十六PMOS，第十六PMOS的第一电极接入所述输入电压，第二电极连接第五端点，栅极连接所述误差放大器的输出端；所述第五端点输出所述第一电压信号。

12.根据权利要求11所述的自偏置带隙基准电路，其特征在于，所述第一分压单元包括：第八电阻至第十电阻；

所述第五端点通过串联的所述第八电阻和第九电阻连接第六端点，所述第六端点与所述误差放大器的负相输入端连接；所述第六端点通过所述第十电阻接地。

13.根据权利要求12所述的自偏置带隙基准电路，其特征在于，所述使能单元包括：第十NMOS和第十一NMOS；

第十NMOS的栅极接入所述使能信号，第一电极连接所述误差放大器的输出端，第二电极连接第十一NMOS的第一电极；第十一NMOS的栅极接入所述欠压锁定信号，第二电极接地。

14.根据权利要求1所述的自偏置带隙基准电路，其特征在于，所述欠压锁定电路模块包括：

第二分压单元，用于对所述输入电压进行分压；

逻辑单元，用于基于所述第二分压单元的输出分压、所述使能信号、所述基准参考电压以及所述基准建立信号，输出所述欠压锁定信号。

15.根据权利要求14所述的自偏置带隙基准电路，其特征在于，所述第二分压单元包括依次连接在第七端点与接地端之间的第十一电阻至第十四电阻；所述第七端点接入所述输入信号；

所述逻辑单元包括：第五反相器、第六反相器、比较器、第十七PMOS、第十二NMOS以及三输入或非门；

所述比较器、所述第五反相器和所述第六反相器的输出端分别连接所述三输入或非门的一个输入端，所述三输入或非门的输出端输出所述欠压锁定信号；

所述第十七PMOS的第一电极接入所述输入电压，且通过第十一电阻与第二电极连接，栅极与所述比较器的输出端连接；

所述比较器的正相输入端接入所述基准参考电压，负相输入端通过第十四电阻接地，且通过串联的第十二电阻和第十三电阻与所述第十七PMOS的第二电极连接；

所述第十二NMOS的栅极连接所述第五反相器的输出端，第一电极连接所述比较器的输出端，第二电极接地；

所述第五反相器的输入端接入所述基准建立信号；所述第六反相器的输入端接入所述使能信号。

16.一种电源电路，其特征在于，所述电源电路包括如权利要求1-15任一项所述的自偏置带隙基准电路。

17.一种如权利要求1-15任一项所述的自偏置带隙基准电路的控制方法，其特征在于，所述控制方法包括：

在所述自偏置带隙基准电路启动后，通过启动电路模块对所述带隙基准电路模块注入初始电流，使得所述带隙基准电路模块摆脱零状态；

通过所述带隙基准电路模块产生基准参考电压，作为欠压锁定电路模块以及预稳压低压差线性稳压器的输入参考电压；

在所述带隙基准电路模块产生所述基准参考电压后，通过所述启动电路模块产生基准建立信号，所述预稳压低压差线性稳压器基于所述基准参考电压产生用于抑制电源噪声的第一电压信号，所述欠压锁定电路模块将输入电压与所述基准参考电压进行比较，基于比较结果，调节所述带隙基准电路模块的供电方式。

18.根据权利要求17所述的控制方法，其特征在于，基于比较结果，调节所述带隙基准电路模块的供电方式，包括：

如果所述输入电压小于N倍的所述基准参考电压，通过所述输入电压为所述带隙基准电路模块供电；

如果所述输入电压大于N倍的所述基准参考电压，通过所述第一电压信号为所述带隙基准电路模块供电。

19.一种电子设备，其特征在于，所述电子设备包括如权利要求16所述的电源电路。

Images