CN107861557B - 一种mos管实现二极管的高阶温度补偿带隙基准电路 - Google Patents

一种mos管实现二极管的高阶温度补偿带隙基准电路 Download PDF

Info

Publication number
CN107861557B
CN107861557B CN201711057698.0A CN201711057698A CN107861557B CN 107861557 B CN107861557 B CN 107861557B CN 201711057698 A CN201711057698 A CN 201711057698A CN 107861557 B CN107861557 B CN 107861557B
Authority
CN
China
Prior art keywords
pmos tube
temperature
tube
resistance
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711057698.0A
Other languages
English (en)
Other versions
CN107861557A (zh
Inventor
周前能
徐海峰
李红娟
关晶晶
程飞鸿
郭涛
林金朝
李国权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN201711057698.0A priority Critical patent/CN107861557B/zh
Publication of CN107861557A publication Critical patent/CN107861557A/zh
Application granted granted Critical
Publication of CN107861557B publication Critical patent/CN107861557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明请求保护一种MOS管实现二极管的高阶温度补偿带隙基准电路，包括一阶带隙基准电路、高温区域温度曲率补偿电路、低温区域温度分段补偿电路以及启动电路。本发明采用源极、漏极与栅极短接的PMOS管的漏极与衬底分别构成二极管的正向端与反向端，利用源极、漏极与栅极短接的PMOS管的漏‑衬底电压产生负温度系数电压VCTAT以及两个源极、漏极与栅极短接的PMOS管的漏‑衬底电压之差产生正温度系数电压VPTAT，负温度系数电压VCTAT与正温度系数电压VPTAT进行加权获得一阶带隙基准电压，将高温区域温度曲率补偿电压VNL1以及低温区域温度分段补偿电压VNL2引入到一阶带隙基准电路，获得低温度系数的带隙基准电压，从而获得了一种MOS管实现二极管的高阶温度补偿带隙基准电路。

Description

一种MOS管实现二极管的高阶温度补偿带隙基准电路
技术领域
本发明属于微电子技术领域，具体涉及一种MOS管实现二极管的高阶温度补偿带隙基准电路。
背景技术
带隙基准电路是现代模拟集成电路、数模混合集成电路的重要模块，其性能特性直接影响整个电路的性能，这就要求提高带隙基准电路的性能特性。
图1为一种基本的CMOS带隙基准电路结构，其基本思路是利用具有负温度特性的PNP型三极管Q1发射极-基极电压VEB1与具有正温度特性的两个PNP型三极管的发射极-基极电压之差进行加权，获得零温度特性的基准电压。其中电阻R1、电阻R2以及电阻R3采用相同材料，运算放大器Aa1与运算放大器Aa2完全相同，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PMOS管M4与PMOS管M3具有相同的沟道宽长比，PMOS管M5与PMOS管M2具有相同的沟道宽长比，PNP型三极管Q2发射极面积是PNP型三极管Q1发射极面积的α倍。则，图1所示带隙基准电路的输出电压VREF1为
其中q是电子电荷，k是玻尔兹曼常数，T是绝对温度，VEB1是PNP型三极管Q1的发射-基极电压，R1是电阻R1的阻抗，R2是电阻R2的阻抗，R3是电阻R3的阻抗。通过优化电阻R1、电阻R2、电阻R3以及参数α可以使得输出电压VREF1在一定温度范围内具有零温度特性。由于VEB1具有非线性，使得传统的一阶带隙基准电路输出电压具有高温度系数的缺点，因此传统的一阶带隙基准电路在高精度系统中的应用受到了很大的限制。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种输出电压具有低温度系数的MOS管实现二极管的高阶温度补偿带隙基准电路。本发明的技术方案如下：
一种MOS管实现二极管的高阶温度补偿带隙基准电路，包括一阶带隙基准电路，所述一阶带隙基准电路中源极、漏极与栅极短接的PMOS管的漏极与衬底分别构成二极管的正向端与反向端，其还包括高温区域温度曲率补偿电路、低温区域温度分段补偿电路及启动电路，其中，所述一阶带隙基准电路的信号输出端分别电连接高温区域温度曲率补偿电路的信号输入端、低温区域温度分段补偿电路的信号输入端以及启动电路的信号输入端，所述启动电路的信号输出端电连接所述一阶带隙基准电路的启动信号输入端，所述一阶带隙基准电路产生低温度系数的带隙参考电压，所述高温区域温度曲率补偿电路与所述低温区域温度分段补偿电路对所述一阶带隙基准电路所产生的带隙参考电压进行温度补偿，所述启动电路为所述一阶带隙基准电路提供启动信号。
进一步的，所述一阶带隙基准电路采用源极、漏极与栅极短接的PMOS管来组成二极管，将源极、漏极与栅极短接的PMOS管的漏-衬底电压产生的负温度系数电压VCTAT和两个源极、漏极与栅极短接的PMOS管的漏-衬底电压之差产生的正温度系数电压VPTAT加权获得一阶带隙基准电压。
进一步的，所述一阶带隙基准电路包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、误差放大器A1以及误差放大器A2，在所述一阶带隙基准电路(1)中，PMOS管M3的源极分别与PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极以及外部电源VDD相连，PMOS管M3的漏极分别与误差放大器A1的正向输入端以及电阻R1的一端相连，电阻R1的另一端分别与PMOS管M1的栅极、PMOS管M1的源极以及PMOS管M1的漏极相连，PMOS管M1的衬底分别与PMOS管M2的衬底以及外部地线GND相连，PMOS管M3的栅极分别与误差放大器A1的输出端、PMOS管M4的栅极、PMOS管M6的栅极、PMOS管M8的栅极、PMOS管M13的栅极以及NMOS管Ms4的漏极相连，PMOS管M4的漏极分别与误差放大器A1的反向输入端、误差放大器A2的反向输入端、PMOS管M2的栅极、PMOS管M2的漏极以及PMOS管M2的源极相连，PMOS管M5的漏极分别与误差放大器A2的正向输入端以及电阻R2的一端相连，电阻R2的另一端与外部地线GND相连，PMOS管M5的栅极分别与误差放大器A2的输出端、PMOS管M7的栅极、PMOS管M12的栅极以及NMOS管Ms5的漏极相连，PMOS管M6的漏极分别与PMOS管M7的漏极、带隙基准输出端VREF、NMOS管Ms3的栅极以及电阻R3的一端相连，电阻R3的另一端分别与PMOS管M11的漏极、PMOS管M15的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地线GND相连。
进一步的，所述一阶带隙基准电路中源极、漏极与栅极短接的PMOS管M1的漏极与衬底分别构成二极管的正向端与反向端，源极、漏极与栅极短接的PMOS管M2的漏极与衬底分别构成二极管的正向端与反向端，PMOS管M1与PMOS管M2具有相同的沟道长度，PMOS管M1的沟道宽度是PMOS管M2的N倍，PMOS管M3与PMOS管M4具有相同的沟道宽长比，PMOS管M6与PMOS管M3具有相同的沟道宽长，PMOS管M6的漏极电流在电阻R3与电阻R4上产生电压VPTAT为式中，R1、R3与R4分别为电阻R1、电阻R3与电阻R4的阻值，q是电子电荷，k是玻尔兹曼常数，T是绝对温度。所有电阻采用相同材料，电压VPTAT具有正温度特性；
PMOS管M7与PMOS管M5具有相同的沟道宽长，PMOS管M7的漏极电流I7在电阻R3与电阻R4上产生电压VCTAT为式中，R2为电阻R2的阻值，VDB2为PMOS管M2的漏-衬底电压且具有负温度特性，电压VCTAT具有负温度特性。
进一步的，所述高温区域温度曲率补偿电路包括：PMOS管M8、PMOS管M10、PMOS管M11、NMOS管M9以及电阻R5，在所述高温区域温度曲率补偿电路(2)中，PMOS管M8的源极分别与PMOS管M10的源极、PMOS管M11的源极以及外部电源VDD相连，PMOS管M8的漏极分别与NMOS管M9的栅极以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M9的源极以及外部地线GND相连，PMOS管M10的漏极分别与PMOS管M10的栅极、PMOS管M11的栅极以及NMOS管M9的漏极相连。
进一步的，所述高温区域温度曲率补偿电路中PMOS管M8的沟道宽长比是PMOS管M3的β1倍，PMOS管M11的沟道宽长比是PMOS管M10的β2倍，NMOS管M9在高温时工作于亚阈值区，PMOS管M11的漏极电路I11在电阻R4上产生的电压VNL1为式中，Cox是单位面积栅氧化层电容，μn是电子迁移率，n是斜坡因子，VTH是MOS管的阈值电压，(W/L)9是NMOS管M9的沟道宽长比，R5为电阻R5的阻值。
进一步的，所述低温区域温度分段补偿电路包括：PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16以及NMOS管M17，在所述低温区域温度分段补偿电路(3)中，PMOS管M12的源极分别与PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极以及外部电源VDD相连，PMOS管M12的漏极分别与NMOS管M16的漏极、NMOS管M16的栅极以及NMOS管M17的栅极相连，NMOS管M16的源极分别与NMOS管M17的源极以及外部地线GND相连，PMOS管M13的漏极分别与PMOS管M14的漏极、PMOS管M14的栅极、PMOS管M15的栅极以及NMOS管M17的漏极相连。
进一步的，所述低温区域温度分段补偿电路中PMOS管M12的沟道宽长比是PMOS管M5的β3倍，PMOS管M13的沟道宽长比是PMOS管M3的β4倍，PMOS管M15的沟道宽长比是PMOS管M14的β5倍，NMOS管M16与NMOS管M17具有相同的沟道宽长比，PMOS管M15的漏极电路I15在电阻R4上产生的电压VNL2为式中，Tr1为参考温度，且小于室温T0。
进一步的，所述启动电路包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4以及NMOS管Ms5，在所述启动电路(4)中，PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极分别与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms3的漏极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极以及外部地线GND相连。
进一步的，所述输出电压VREF为VREF＝VCTAT+VPTAT+VNL1+VNL2，其中，VCTAT为具有负温度系数电压，VPTAT为具有正温度系数电压，VNL1为高温区具有温度曲率特性电压，VNL2为低温区具有温度分段特性电压。
本发明的优点及有益效果如下：
本发明本发明通过提供一种MOS管实现二极管的高阶温度补偿带隙基准电路，采用源极、漏极与栅极短接的PMOS管的漏极与衬底分别构成二极管的正向端与反向端(即，PMOS管M1的漏极、源极与栅极进行短接，PMOS管M2的漏极、源极与栅极进行短接)，PMOS管M2的漏-衬底电压VDB2产生负温度系数电压VCTAT，两个漏极、源极与栅极短接的PMOS管(即PMOS管M1、PMOS管M2)的漏-衬底电压之差值产生正温度系数电压VPTAT，正温度系数电压VPTAT与负温度系数电压VCTAT通过加权产生一阶带隙基准电压，高温区域温度曲率补偿电路中PMOS管M11的漏极电流在电阻R4上产生电压VNL1在高温区域对带隙基准电压进行补偿，低温区域温度分段补偿电路中PMOS管M15的漏极电流在电阻R4上产生电压VNL2在低温区域对带隙基准电压进行补偿，从而获得高阶温度补偿的带隙基准电压。
附图说明
图1是本发明传统的一阶带隙基准电路原理图；
图2为本发明提供优选实施例的一种MOS管实现二极管的高阶温度补偿带隙基准电路原理图；
图3为一阶带隙基准电压曲线图；
图4为本发明的MOS管实现二极管的高阶温度补偿带隙基准电路的输出电压曲线示意图；
图5为本发明的MOS管实现二极管的高阶温度补偿带隙基准电路的输出电压温度特性仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中一阶带隙基准利用漏极、源极与栅极短接的PMOS管的漏-衬电压产生的负温度系数电压VCTAT，利用两个漏极、源极与栅极短接的PMOS管的漏-衬电压之差产生的正温度系数电压VPTAT，将负温度系数电压VCTAT与正温度系数电压VPTAT进行加权获得一阶带隙基准电压，利用随着温度T升高而呈曲线增加的电压VNL1以及温度分段特性电压VNL2对带隙基准电压进行高阶补偿，以此有效地降低基准电压的温度系数。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种MOS管实现二极管的高阶温度补偿带隙基准电路，如图2所示，包括一阶带隙基准电路1、高温区域温度曲率补偿电路2、低温区域温度分段补偿电路3及启动电路4；
其中所述启动电路4的启动信号输出端分别接所述一阶带隙基准电路1、所述高温区域温度曲率补偿电路2以及所述低温区域温度分段补偿电路3的启动信号输入端，所述一阶带隙基准电路1的信号输出端分别接所述高温区域温度曲率补偿电路2以及所述低温区域温度分段补偿电路3的信号输入端，所述启动电路4的输入信号端接所述一阶带隙基准电路1的信号输出端；
所述启动电路4使得带隙基准参考电路正常工作并产生带隙基准电压输出，所述一阶带隙基准电路1产生正温度系数电压VPTAT和负温度系数电压VCTAT，同时将电压VPTAT和电压VCTAT加权产生低温度系数的带隙基准电压VREF，所述高温区域温度曲率补偿电路2中PMOS管M11的漏极电流在电阻R4上产生电压VNL1以及所述低温区域温度分段补偿电路3中PMOS管M15的漏极电流在电阻R4上产生电压VNL2对带隙基准电压VREF进行高阶温度补偿。
启动电路4只在带隙基准参考电路上电时发挥作用，当带隙基准参考电路启动完成后，启动电路4停止工作，避免了启动电路4对后面电路的影响。
作为一种优选的技术方案，如图2所示，所述一阶带隙基准电路1包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、误差放大器A1以及误差放大器A2，其中PMOS管M3的源极分别与PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极以及外部电源VDD相连，PMOS管M3的漏极分别与误差放大器A1的正向输入端以及电阻R1的一端相连，电阻R1的另一端分别与PMOS管M1的栅极、PMOS管M1的源极以及PMOS管M1的漏极相连，PMOS管M1的衬底分别与PMOS管M2的衬底以及外部地线GND相连，PMOS管M3的栅极分别与误差放大器A1的输出端、PMOS管M4的栅极、PMOS管M6的栅极、PMOS管M8的栅极、PMOS管M13的栅极以及NMOS管Ms4的漏极相连，PMOS管M4的漏极分别与误差放大器A1的反向输入端、误差放大器A2的反向输入端、PMOS管M2的栅极、PMOS管M2的漏极以及PMOS管M2的源极相连，PMOS管M5的漏极分别与误差放大器A2的正向输入端以及电阻R2的一端相连，电阻R2的另一端与外部地线GND相连，PMOS管M5的栅极分别与误差放大器A2的输出端、PMOS管M7的栅极、PMOS管M12的栅极以及NMOS管Ms5的漏极相连，PMOS管M6的漏极分别与PMOS管M7的漏极、带隙基准输出端VREF、NMOS管Ms3的栅极以及电阻R3的一端相连，电阻R3的另一端分别与PMOS管M11的漏极、PMOS管M15的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地线GND相连；
所述高温区域温度曲率补偿电路2包括：PMOS管M8、PMOS管M10、PMOS管M11、NMOS管M9以及电阻R5，其中PMOS管M8的源极分别与PMOS管M10的源极、PMOS管M11的源极以及外部电源VDD相连，PMOS管M8的漏极分别与NMOS管M9的栅极以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M9的源极以及外部地线GND相连，PMOS管M10的漏极分别与PMOS管M10的栅极、PMOS管M11的栅极以及NMOS管M9的漏极相连；
所述低温区域温度分段补偿电路3包括：PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16以及NMOS管M17，其中PMOS管M12的源极分别与PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极以及外部电源VDD相连，PMOS管M12的漏极分别与NMOS管M16的漏极、NMOS管M16的栅极以及NMOS管M17的栅极相连，NMOS管M16的源极分别与NMOS管M17的源极以及外部地线GND相连，PMOS管M13的漏极分别与PMOS管M14的漏极、PMOS管M14的栅极、PMOS管M15的栅极以及NMOS管M17的漏极相连；
所述启动电路4包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4以及NMOS管Ms5，其中PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极分别与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms3的漏极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极以及外部地线GND相连。
所述一阶带隙基准电路1中误差放大器A1和误差放大器A2是现有技术。
所述一阶带隙基准电路1中，PMOS管M1的漏极、源极与栅极短接使得PMOS管M1的漏极与衬底分别构成二极管的正向端与反向端，从而PMOS管M1的漏-衬底电压VDB1与PNP型三极管的基极与集电极短接时发射极-基极电压具有相似的性能特性，即PMOS管M1的漏-衬底电压VDB1具有负温度特性；相似地，PMOS管M2的漏极、源极与栅极短接使得PMOS管M2的漏极与衬底分别构成二极管的正向端与反向端，从而PMOS管M2的漏-衬底电压VDB2与PNP型三极管的基极与集电极短接时发射极-基极电压具有相似的性能特性，即PMOS管M1的漏-衬底电压VDB2具有负温度特性。
PMOS管M1与PMOS管M2具有相同的沟道长度，PMOS管M1的沟道宽度是PMOS管M2的N倍，误差放大器A1强制其正向输入端与反向输入端具有相同电压，PMOS管M3与PMOS管M4完全相同，则PMOS管M3的漏极电流I3为：
式中，R1为电阻R1的阻值，q为电子电荷，k为波尔兹曼常数，T为绝对温度。误差放大器A2强制其正向输入端及反向输入端具有相同电压，则PMOS管M5的漏极电流I5为：
式中，R2为电阻R2的阻值。PMOS管M6与PMOS管M3具有相同的沟道宽长比，则PMOS管M6的漏极电流I6在电阻R3与电阻R4上产生电压VPTAT有：
式中，R3与R4分别为电阻R3与R4的阻值，且本发明中所有电阻采用同一材料实现，则VPTAT具有正温度特性。PMOS管M7与PMOS管M5具有相同的沟道宽长比，则PMOS管M7的漏极电流I7在电阻R3与电阻R4上产生电压VCTAT有：
因而，VCTAT具有负温度特性。
本发明为补偿VDB2高温区域非线性，采用高温区域温度曲率补偿电路2。PMOS管M8的沟道宽长比是PMOS管M3的β1倍，PMOS管M11的沟道宽长比是PMOS管M10的β2倍，通过调节电阻R5，使得NMOS管M9工作于亚阈值区。事实上，当NMOS的漏源电压大于200mV时，工作在亚阈值区的NMOS管的漏极电流ID为：
式中，Cox是单位面积栅氧化层电容，μn是电子迁移率，n是斜坡因子，W是MOS管的沟道宽度，L是MOS管的沟道长度，VGS是MOS管的栅-源电压，VTH是MOS管的阈值电压。则PMOS管M11的漏极电流I11在电阻R4上产生电压VNL1为：
式中，(W/L)9为NMOS管M9的沟道宽长比，R5为电阻R5的阻值。阈值电压VTH随着温度T的增加而减少。由式(6)可得，通过优化相应参数，在低温度区域内电压VNL1具有可忽略的小，在高温区域VNL1随着温度T升高而呈曲线增加。
本发明为补偿VDB2低温区域非线性，采用低温区域温度分段补偿电路3。PMOS管M12的沟道宽长比是PMOS管M5的β3倍，PMOS管M13的沟道宽长比是PMOS管M3的β4倍，PMOS管M15的沟道宽长比是PMOS管M14的β5倍，NMOS管M16与NMOS管M17具有相同的沟道宽长比，则PMOS管M15的漏极电流I15在电阻R4上产生的电压VNL2为：
式中，Tr1为参考温度，且小于室温T0。
由式(1)-(7)可知，MOS管实现二极管的高阶温度补偿带隙基准电路输出端VREF的输出电压VREF为：
VREF＝VPTAT+VCTAT+VNL1+VNL2 (8)
由式(8)可知，MOS管实现二极管的高阶温度补偿带隙基准电路输出电压VREF包含VPTAT、VCTAT、VNL1及VNL2四个因子，其中VPTAT与VCTAT加权构成一阶带隙电压，VNL1与VNL2将补偿VDB2高阶温度非线性，如图4所示。
图5为本发明的MOS管实现二极管的高阶温度补偿带隙基准电路输出电压VREF的温度特性仿真曲线，其中横坐标为温度，纵坐标为带隙基准的输出电压。仿真结果显示，在-40℃～125℃的温度范围内，MOS管实现二极管的高阶带隙基准参考电路输出电压VREF的温度系数为1.99ppm/℃。
本申请的上述实施例中，通过提供MOS管实现二极管的高阶温度补偿带隙基准电路，包括一阶带隙基准电路、高温区域温度曲率补偿电路、低温区域温度分段补偿电路及启动电路。本申请实施例一阶带隙基准电路利用源极、漏极与栅极短接的PMOS管的漏极与衬底分别构成二极管的正向端与反向端，将源极、漏极与栅极短接的PMOS管的漏-衬底电压产生的负温度系数电压VCTAT与两个源极、漏极与栅极短接的PMOS管的漏-衬底电压之差产生的正温度系数电压VPTAT加权获得一阶带隙基准电压，并将高温区域温度曲率补偿电路中PMOS管M11的漏极电流I11在电阻R4上产生电压VNL1以及低温区域温度分段补偿电路中PMOS管M15的漏极电流I15在电阻R4上产生的电压VNL2引入到一阶带隙基准电压，进而得到高阶温度补偿的带隙基准电压VREF。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (9)

1.一种MOS管实现二极管的高阶温度补偿带隙基准电路，包括一阶带隙基准电路(1)，所述一阶带隙基准电路(1)中源极与栅极短接的PMOS管的漏极构成二极管的正向端，一阶带隙基准电路(1)中漏极与PMOS管的衬底构成二极管的反向端，其特征在于，还包括高温区域温度曲率补偿电路(2)、低温区域温度分段补偿电路(3)及启动电路(4)，其中，所述一阶带隙基准电路(1)的信号输出端分别电连接高温区域温度曲率补偿电路(2)的信号输入端、低温区域温度分段补偿电路(3)的信号输入端以及启动电路(4)的信号输入端，所述启动电路(4)的信号输出端电连接所述一阶带隙基准电路(1)的启动信号输入端，所述一阶带隙基准电路(1)产生低温度系数的带隙参考电压，所述高温区域温度曲率补偿电路(2)与所述低温区域温度分段补偿电路(3)对所述一阶带隙基准电路(1)所产生的带隙参考电压进行温度补偿，所述启动电路(4)为所述一阶带隙基准电路(1)提供启动信号；
所述一阶带隙基准电路(1)包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、误差放大器A1以及误差放大器A2，在所述一阶带隙基准电路(1)中，PMOS管M3的源极分别与PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极以及外部电源VDD相连，PMOS管M3的漏极分别与误差放大器A1的正向输入端以及电阻R1的一端相连，电阻R1的另一端分别与PMOS管M1的栅极、PMOS管M1的源极以及PMOS管M1的漏极相连，PMOS管M1的衬底分别与PMOS管M2的衬底以及外部地线GND相连，PMOS管M3的栅极分别与误差放大器A1的输出端、PMOS管M4的栅极、PMOS管M6的栅极、PMOS管M8的栅极、PMOS管M13的栅极以及NMOS管Ms4的漏极相连，PMOS管M4的漏极分别与误差放大器A1的反向输入端、误差放大器A2的反向输入端、PMOS管M2的栅极、PMOS管M2的漏极以及PMOS管M2的源极相连，PMOS管M5的漏极分别与误差放大器A2的正向输入端以及电阻R2的一端相连，电阻R2的另一端与外部地线GND相连，PMOS管M5的栅极分别与误差放大器A2的输出端、PMOS管M7的栅极、PMOS管M12的栅极以及NMOS管Ms5的漏极相连，PMOS管M6的漏极分别与PMOS管M7的漏极、带隙基准输出端VREF、NMOS管Ms3的栅极以及电阻R3的一端相连，电阻R3的另一端分别与PMOS管M11的漏极、PMOS管M15的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地线GND相连。
2.根据权利要求1所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述一阶带隙基准电路(1)采用源极、漏极与栅极短接的PMOS管来组成二极管，将源极、漏极与栅极短接的PMOS管的漏-衬底电压产生的负温度系数电压VCTAT，与源极、漏极与栅极短接的两个PMOS管的漏-衬底电压之差产生的正温度系数电压VPTAT加权获得一阶带隙基准电压。
3.根据权利要求1所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述一阶带隙基准电路(1)中源极、漏极与栅极短接的PMOS管M1的漏极与衬底分别构成二极管的正向端与反向端，源极、漏极与栅极短接的PMOS管M2的漏极与衬底分别构成二极管的正向端与反向端，PMOS管M1与PMOS管M2具有相同的沟道长度，PMOS管M1的沟道宽度是PMOS管M2的N倍，PMOS管M3与PMOS管M4具有相同的沟道宽长比，PMOS管M6与PMOS管M3具有相同的沟道宽长，PMOS管M6的漏极电流在电阻R3与电阻R4上产生电压VPTAT为式中，R1、R3与R4分别为电阻R1、电阻R3与电阻R4的阻值，q是电子电荷，k是玻尔兹曼常数，T是绝对温度；所有电阻采用相同材料，电压VPTAT具有正温度特性；
PMOS管M7与PMOS管M5具有相同的沟道宽长，PMOS管M7的漏极电流I7在电阻R3与电阻R4上产生电压VCTAT为式中，R2为电阻R2的阻值，VDB2为PMOS管M2的漏-衬底电压且具有负温度特性，电压VCTAT具有负温度特性。
4.根据权利要求2所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述高温区域温度曲率补偿电路(2)包括：PMOS管M8、PMOS管M10、PMOS管M11、NMOS管M9以及电阻R5，在所述高温区域温度曲率补偿电路(2)中，PMOS管M8的源极分别与PMOS管M10的源极、PMOS管M11的源极以及外部电源VDD相连，PMOS管M8的漏极分别与NMOS管M9的栅极以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M9的源极以及外部地线GND相连，PMOS管M10的漏极分别与PMOS管M10的栅极、PMOS管M11的栅极以及NMOS管M9的漏极相连。
5.根据权利要求4所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述高温区域温度曲率补偿电路(2)中PMOS管M8的沟道宽长比是PMOS管M3的β1倍，PMOS管M11的沟道宽长比是PMOS管M10的β2倍，使得M9在高温时工作于亚阈值区，PMOS管M11的漏极电流I11在电阻R4上产生的电压VNL1为R1、R4分别为电阻R1、电阻R4的阻值，式中，Cox是单位面积栅氧化层电容，q是电子电荷，k是玻尔兹曼常数，T是绝对温度，PMOS管M1的沟道宽度是PMOS管M2的N倍，μn是电子迁移率，n是斜坡因子，VTH是MOS管的阈值电压，(W/L)9是NMOS管M9的沟道宽长比，R5为电阻R5的阻值。
6.根据权利要求2所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述低温区域温度分段补偿电路(3)包括：PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16以及NMOS管M17，在所述低温区域温度分段补偿电路(3)中，PMOS管M12的源极分别与PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极以及外部电源VDD相连，PMOS管M12的漏极分别与NMOS管M16的漏极、NMOS管M16的栅极以及NMOS管M17的栅极相连，NMOS管M16的源极分别与NMOS管M17的源极以及外部地线GND相连，PMOS管M13的漏极分别与PMOS管M14的漏极、PMOS管M14的栅极、PMOS管M15的栅极以及NMOS管M17的漏极相连。
7.根据权利要求6所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述低温区域温度分段补偿电路(3)中PMOS管M12的沟道宽长比是PMOS管M5的β3倍，PMOS管M13的沟道宽长比是PMOS管M3的β4倍，PMOS管M15的沟道宽长比是PMOS管M14的β5倍，NMOS管M16与NMOS管M17具有相同的沟道宽长比，PMOS管M15的漏极电流I15在电阻R4上产生的电压VNL2为R2、R4分别为电阻R2、电阻R4的阻值，式中，Tr1为参考温度，且小于室温T0，VDB2为PMOS管M2的漏-衬底电压且具有负温度特性，q是电子电荷，k是玻尔兹曼常数，T是绝对温度，R1表示电阻R1的阻值，PMOS管M1的沟道宽度是PMOS管M2的N倍。
8.根据权利要求2所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述启动电路(4)包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4以及NMOS管Ms5，在所述启动电路(4)中，PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极分别与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms3的漏极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极以及外部地线GND相连。
9.根据权利要求2所述的MOS管实现二极管的高阶温度补偿带隙基准电路，其特征在于，所述输出电压VREF为VREF＝VCTAT+VPTAT+VNL1+VNL2，其中，VCTAT为具有负温度系数电压，VPTAT为具有正温度系数电压，VNL1为高温区具有温度曲率特性电压，VNL2为低温区具有温度分段特性电压。
CN201711057698.0A 2017-11-01 2017-11-01 一种mos管实现二极管的高阶温度补偿带隙基准电路 Active CN107861557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711057698.0A CN107861557B (zh) 2017-11-01 2017-11-01 一种mos管实现二极管的高阶温度补偿带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711057698.0A CN107861557B (zh) 2017-11-01 2017-11-01 一种mos管实现二极管的高阶温度补偿带隙基准电路

Publications (2)

Publication Number Publication Date
CN107861557A CN107861557A (zh) 2018-03-30
CN107861557B true CN107861557B (zh) 2019-11-12

Family

ID=61697416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711057698.0A Active CN107861557B (zh) 2017-11-01 2017-11-01 一种mos管实现二极管的高阶温度补偿带隙基准电路

Country Status (1)

Country Link
CN (1) CN107861557B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109725672B (zh) 2018-09-05 2023-09-08 南京浣轩半导体有限公司 一种带隙基准电路及高阶温度补偿方法
CN109254612B (zh) * 2018-09-13 2019-09-10 重庆邮电大学 一种高阶温度补偿的带隙基准电路
CN109343606B (zh) * 2018-11-15 2023-11-10 扬州海科电子科技有限公司 一种分离补偿温控装置
CN109324655B (zh) * 2018-11-15 2023-09-01 成都嘉纳海威科技有限责任公司 一种高精度指数型温度补偿cmos带隙基准电路
CN114661085B (zh) * 2020-12-23 2024-09-17 工研拓芯(苏州)集成电路有限公司 一种带隙基准源高阶温度补偿电路和方法
CN113031690B (zh) * 2021-03-12 2022-01-18 电子科技大学 一种低温漂的高阶温度补偿mos带隙基准电路
CN113608568B (zh) * 2021-06-18 2022-08-12 西安电子科技大学 一种低功耗低电压低温漂的带隙基准电压源
CN114371759A (zh) * 2021-12-02 2022-04-19 青岛信芯微电子科技股份有限公司 一种带隙基准电压源、集成芯片及基准电压产生方法
CN114489222B (zh) * 2022-02-10 2024-07-19 重庆邮电大学 一种用于电源芯片的带隙基准电路
CN115016583B (zh) * 2022-06-16 2024-03-08 上海泰矽微电子有限公司 一种低压带隙基准电路
CN115016592B (zh) * 2022-06-29 2023-08-11 北京领创医谷科技发展有限责任公司 带隙基准源电路
CN116048171A (zh) * 2023-02-06 2023-05-02 重庆邮电大学 用于低压差线性稳压器芯片的高阶温度补偿带隙基准电路
CN116931641B (zh) 2023-07-28 2024-02-27 湖北汽车工业学院 一种低功耗高精度的无电阻型cmos基准电压源
CN117270620B (zh) * 2023-11-21 2024-03-08 西安航天民芯科技有限公司 一种二阶曲率补偿齐纳基准供压电路
CN118502535A (zh) * 2024-07-09 2024-08-16 西安交通大学 一种基于复合温度补偿的带隙基准电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102411391A (zh) * 2011-05-11 2012-04-11 东南大学 一种cmos分段高阶温度补偿的亚阈值基准电压源
CN103869868A (zh) * 2014-03-24 2014-06-18 重庆邮电大学 一种带温度补偿的带隙基准参考电路
CN104977969A (zh) * 2015-06-30 2015-10-14 重庆邮电大学 一种高电源抑制比高阶曲率补偿的带隙基准参考电路
CN205405321U (zh) * 2016-03-02 2016-07-27 湘潭大学 曲率补偿低温漂带隙基准电压源
CN105807838A (zh) * 2016-05-18 2016-07-27 重庆邮电大学 高阶温度补偿带隙基准电路
CN105824348A (zh) * 2016-05-12 2016-08-03 中国电子科技集团公司第二十四研究所 一种基准电压的电路
CN106774616A (zh) * 2016-12-22 2017-05-31 四川纳杰微电子技术有限公司 一种高阶温度补偿的低温漂基准源电路
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI337694B (en) * 2007-12-06 2011-02-21 Ind Tech Res Inst Bandgap reference circuit
US8710901B2 (en) * 2012-07-23 2014-04-29 Lsi Corporation Reference circuit with curvature correction using additional complementary to temperature component

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102411391A (zh) * 2011-05-11 2012-04-11 东南大学 一种cmos分段高阶温度补偿的亚阈值基准电压源
CN103869868A (zh) * 2014-03-24 2014-06-18 重庆邮电大学 一种带温度补偿的带隙基准参考电路
CN104977969A (zh) * 2015-06-30 2015-10-14 重庆邮电大学 一种高电源抑制比高阶曲率补偿的带隙基准参考电路
CN205405321U (zh) * 2016-03-02 2016-07-27 湘潭大学 曲率补偿低温漂带隙基准电压源
CN105824348A (zh) * 2016-05-12 2016-08-03 中国电子科技集团公司第二十四研究所 一种基准电压的电路
CN105807838A (zh) * 2016-05-18 2016-07-27 重庆邮电大学 高阶温度补偿带隙基准电路
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路
CN106774616A (zh) * 2016-12-22 2017-05-31 四川纳杰微电子技术有限公司 一种高阶温度补偿的低温漂基准源电路

Also Published As

Publication number Publication date
CN107861557A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
CN107861557B (zh) 一种mos管实现二极管的高阶温度补偿带隙基准电路
CN105807838B (zh) 高阶温度补偿带隙基准电路
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN109725672A (zh) 一种带隙基准电路及高阶温度补偿方法
CN105676938B (zh) 一种超低功耗高电源抑制比电压基准源电路
CN109254612B (zh) 一种高阶温度补偿的带隙基准电路
CN106843358A (zh) 一种高电源抑制比全cmos基准电压源
CN103309392B (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN111930169B (zh) 一种负反馈分段曲率补偿带隙基准电路
CN107992156A (zh) 一种亚阈值低功耗无电阻式基准电路
CN105278606A (zh) 一种亚阈值全cmos基准电压源
CN205139757U (zh) 一种亚阈值全cmos基准电压源
CN111158421B (zh) 一种分段补偿的带隙基准电压源电路
CN103412610B (zh) 低功耗无电阻全cmos电压基准电路
CN107817860B (zh) 低压带隙基准电路及电压发生电路
CN101149628B (zh) 一种基准电压源电路
CN210666511U (zh) 一种超低功耗电压基准电路
CN106959722B (zh) 一种带有补偿回路的基准电压电路及电源模块
CN107479606B (zh) 超低功耗低压带隙基准电压源
CN208873065U (zh) 一种带隙基准电路
CN108181968B (zh) 一种基准电压产生电路
CN111813177A (zh) 一种带有负反馈的高性能cmos电压基准源
CN106527558B (zh) 一种低功耗的与绝对温度成正比的电流源电路
CN212276289U (zh) 一种带有负反馈的高性能cmos电压基准源
CN201097247Y (zh) 一种基准电压源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant