TWI565229B - 單端放大器及其雜訊消除方法 - Google Patents

Description

單端放大器及其雜訊消除方法

本發明涉及積體電路領域，特別是涉及一種單端放大器及其雜訊消除方法。

在積體電路中，輸入電源上的紋波和雜訊會影響電路的性能，所以在一些對紋波和雜訊敏感的電路中，首先進行紋波和雜訊的消除，用此新產生的輸入電源再給電路供電，以確保電路的性能。

在實際電路，尤其是在單端放大電路中，往往利用電源管理晶片(Power Management Integrated Circuit，PMIC)和低壓差線性穩壓器(Low Dropout Regulator，LDO)，來減少紋波和雜訊。但是，由於焊接電容和片上電容間的共振，還是會有一些紋波和雜訊尖峰存在於頻寬中，會顯著地降低電路的性能。現有技術中，通常是增加負反饋環路或者增加濾波電容以進一步抑制紋波和雜訊，電路結構複雜，往往需針對特定的電路設計，同時會增加額外的功率損耗。

本發明解決的技術問題是提供一種單端放大器及其 雜訊消除方法，能夠減少紋波和雜訊，電路結構簡單，可以應用於不同的電路，同時不會增加額外的功率損耗。

為解決上述技術問題，本發明實施例提供了一種單端放大器，包括；雜訊去除電路，連接於電源，用於接收電源信號並產生一初始信號；放大電路，包括第一端和第二端，第一端耦接於雜訊去除電路，以接收初始信號，並將初始信號放大後在第二端產生一第一信號；第一傳輸電路，耦接於該電源和放大電路的第二端之間，用於接收電源信號，並在放大電路的第二端產生一第二信號。其中，雜訊去除電路包括第一電容和第一扼流圈，第一電容的一端耦接電源信號，另一端耦接放大電路的第一端，並通過第一扼流圈接地，第一信號和第二信號在放大電路的所述第二端疊加後自放大電路的第二端輸出以去除電源信號中的紋波和雜訊。

為解決上述技術問題，本發明實施例還提供了一種單端放大器的雜訊消除方法，包括：通過雜訊去除電路接收一電源信號並產生一初始信號；在放大電路的第一端接收初始信號，並將初始信號放大後在放大電路的第二端產生一第一信號；接收電源信號並傳輸至放大電路的第二端以產生一第二信號；將第一信號和第二信號在放大電路的第二端疊加後輸出以去除電源信號中的紋波和雜訊。其中，雜訊去除電路包括第一電容和第一扼流圈，第一電容的一端耦接電源信號，另一端耦接放大電路的第一端，並通過第一扼流圈接地，放大電路的第二端連接電源信 號，放大電路的第二端為單端放大器的輸出端。

通過上述方案，本發明的有益效果是：通過雜訊去除電路去除電源信號中的部分紋波和雜訊，並且經過處理後的第一信號和第二信號在放大電路的第二端疊加後輸出能夠大大減少電源信號中的紋波和雜訊，並且電路結構簡單，不會增加額外的功率損耗，可以應用於不同的電路。

為了對本案之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

10‧‧‧單端放大器

11‧‧‧雜訊去除電路

12‧‧‧放大電路

13‧‧‧第一傳輸電路

14‧‧‧LDO電路

15‧‧‧第二傳輸電路

CP‧‧‧第一電容

DB1‧‧‧第一扼流圈

Q1‧‧‧第一電晶體

DB2‧‧‧第二扼流圈

Q2‧‧‧第二電晶體

L1‧‧‧比較器

R1‧‧‧第一電阻

R2‧‧‧第二電阻

Q3‧‧‧第三電晶體

R3‧‧‧第三電阻

DB3‧‧‧第三扼流圈

Q4‧‧‧第四電晶體

R4‧‧‧第四電阻

C2‧‧‧第二電容

20‧‧‧單端放大器

21‧‧‧LDO電路

22‧‧‧第一傳輸電路

23‧‧‧第二傳輸電路

24‧‧‧雜訊消除電路

25‧‧‧放大電路

C1‧‧‧第一電容

C3‧‧‧第三電容

S101~S104‧‧‧步驟

第1圖是本發明第一實施例的單端放大器的結構示意圖；第2圖是本發明第一實施例的單端放大器的電路示意圖；第3圖是本發明第二實施例的單端放大器的結構示意圖；第4圖是本發明第二實施例的單端放大器的電路示意圖；第5圖是本發明各實施例的單端放大器與常規單端放大器PSRR性能對比的模擬結果示意圖；第6圖是本發明第三實施例的單端放大器的雜訊消除方法的流程示意圖。

請參閱第1圖，第1圖是本發明第一實施例的單端放大器的結構示意圖。單端放大器10包括雜訊去除電路11、放大電路12以及第一傳輸電路13。雜訊去除電路11耦接於電源，用於接收電源信號並去除電源信號中的部分紋波和雜訊，產生一 初始信號。放大電路12包括第一端和第二端，第一端耦接於雜訊去除電路11，以接收初始信號，並將初始信號放大後在第二端產生一第一信號。第一傳輸電路13耦接於電源和放大電路12的第二端之間，用於接收電源信號，並在放大電路12的第二端產生一第二信號。第一信號和第二信號在放大電路12的第二端疊加後自放大電路12的第二端輸出以去除電源信號VCC中的部分紋波和雜訊。

第2圖是本發明第一實施例的單端放大器的電路示意圖。如第2圖所示，單端放大器10還包括LDO電路14和第二傳輸電路15。電源信號VCC包括紋波和雜訊。電源信號VCC在LDO電路14輸出後分成兩路信號，一路通過雜訊去除電路11和第二傳輸電路15傳輸到放大電路12的第一端，並通過放大電路12放大後送至放大電路12的第二端，產生第一信號。另一路通過第一傳輸電路13傳輸到放大電路12的第二端，產生第二信號。第一信號和第二信號在放大電路15的第二端進行疊加後自放大電路12的第二端輸出以去除電源信號VCC中的大部分紋波和雜訊。

在本發明實施例中，雜訊去除電路11包括第一電容CP和第一扼流圈DB1，第一電容CP的一端經過LDO電路14連接電源信號VCC，另一端耦接放大電路12的第一端，並通過第一扼流圈DB1接地，放大電路12的第二端經過第一傳輸電路13和LDO電路14連接電源信號VCC，放大電路12的第二端為單 端放大器10的輸出端。其中，第一電容CP通過第一扼流圈DB1接地，可以減少電源信號VCC上的紋波和雜訊。而放大電路12包括第一電晶體Q1和第二扼流圈DB2。第一電晶體Q1的第一端接第一電容CP，第一電晶體Q1的第二端連接VCC電源信號，所述第一電晶體Q1的第三端通過第二扼流圈DB2接地，第一電晶體Q1的第二端為輸出端。其中，第一電晶體Q1優選為PMOS電晶體，第一電晶體Q1的第一端為閘極，第二端為汲極，第三端為源極。電源信號VCC經LDO電路14後分成的兩路信號，一路通過第一電容CP和第二傳輸電路15傳輸到第一電晶體Q1的閘極，並通過第一電晶體Q1放大後送至第一電晶體Q1的汲極，產生第一信號。另一路通過第一傳輸電路13傳輸到第一電晶體Q1的汲極，產生第二信號。第一信號和第二信號在第一電晶體Q1的汲極進行疊加後自放大電路12的第二端輸出以去除電源信號VCC中的大部分紋波和雜訊。

在本實施例中，LDO電路14包括第二電晶體Q2、比較器L1、第一電阻R1以及第二電阻R2。第二電晶體Q2的第一端耦接比較器L1的輸出端，第二電晶體Q2的第二端耦接第一電容CP的一端以及第一電阻R1的一端，第二電晶體Q2的第三端耦接電源信號VCC，第一電阻R1的另一端耦接比較器L1的負輸入端和第二電阻R2的一端，第二電阻R2的另一端耦接第一電容CP的另一端，比較器L1的正輸入端連接第一參考電壓Vref。其中，第二電晶體Q2優選為NMOS電晶體，第二電晶體Q2的 第一端為NMOS電晶體的閘極，第二端為NMOS電晶體的汲極，第三端為NMOS電晶體的源極。

在本實施例中，第一傳輸電路13包括第三電晶體Q3、第三電阻R3以及第三扼流圈DB3，第一電容CP的一端通過第三電阻R3耦接第三電晶體Q3的第一端，第一電容CP的一端還通過第三扼流圈DB3耦接第三電晶體Q3的第二端，第三電晶體Q3的第三端耦接第一電晶體Q1的第二端。其中，第三電晶體Q3優選為PMOS電晶體，第三電晶體Q2的第一端為PMOS電晶體的閘極，第二端為PMOS電晶體的汲極，第三端為PMOS電晶體的源極。

在本實施例中，第二傳輸電路15包括第四電晶體Q4、第四電阻R4以及第二電容C2，第四電晶體Q4的第一端通過第二電容C2耦接第一電容CP的另一端，並通過第四電阻R4耦接第一電晶體Q1的第一端，第四電晶體Q4的第三端耦接第一電容CP的另一端。其中，第四電晶體Q4優選為PMOS電晶體，第四電晶體Q4的第一端為PMOS電晶體的閘極，第二端為PMOS電晶體的汲極，第三端為PMOS電晶體的源極。

在本實施例中，第一電容CP、第一扼流圈DB1以及第二扼流圈DB2的設置能夠減少電源信號中的紋波和雜訊，且不會增加額外的功率損耗，可以應用於不同的電路。

請參閱第3圖，第3圖是本發明第二實施例的單端放大器的電路結構示意圖。單端放大器20包括LDO電路21、第 一傳輸電路22以及第二傳輸電路23、雜訊消除電路24以及放大電路25。其中，雜訊消除電路24包括第一電容C1，第三電容C3和第一扼流圈DB1，第一電晶體為PMOS電晶體。電源信號VCC在LDO電路21輸出後分成兩路信號，一路通過雜訊去除電路24和第二傳輸電路23傳輸到放大電路25的第一端，並通過放大電路25放大後送至放大電路25的第二端以產生第一信號。另一路通過第一傳輸電路22傳輸到放大電路25的第二端產生第二信號。第一信號和第二信號在放大電路25的第二端進行疊加後自放大電路25的第二端輸出以去除電源信號VCC中的大部分紋波和雜訊。

在本發明實施例中，雜訊去除電路24包括第一電容C1，第三電容C3和第一扼流圈DB1，第一電容C1的一端經過LDO電路21連接電源信號VCC，另一端耦接放大電路25的第一端，並通過第一扼流圈DB1接地，放大電路25的第二端經第一傳輸電路22和LDO電路21連接電源信號VCC，放大電路25的第二端為輸出端。其中，第一電容C1通過第一扼流圈DB1接地，可以減少電源信號VCC上的紋波和雜訊。而放大電路25包括第一電晶體Q1和第二扼流圈DB2。第一電晶體Q1的閘極接第一電容C1，第一電晶體Q1的汲極連接VCC電源信號，所述第一電晶體Q1的源極通過第二扼流圈DB2接地，第一電晶體Q1的汲極為輸出端。

第4圖是本發明第二實施例的單端放大器的電路示 意圖，在本實施例中，如第4圖所示，LDO電路21、第一傳輸電路22以及第二傳輸電路23的內部具體電路與第2圖中的相同。單端放大器20與第2圖中的單端放大器10的區別在於：單端放大器10的雜訊去除電路11中有第一電容CP，而單端放大器20的雜訊去除電路24有第一電容C1和第三電容C3，第一電容C1的連接方式與第一電容CP相同，即通過第二傳輸電路23耦接第一電晶體Q1的閘極，並通過第一扼流圈DB1接地，在此處均用第一電容來標識僅因為它們在各自單端放大器中連接方式相同，起的作用也相似，便於說明理解。而第三電容C3一端耦接第二電晶體Q2的汲極，另一端耦接於第一電晶體Q1的源極和第二扼流圈DB2之間。

在本實施例中，如第3圖所示，電源信號VCC通過第一傳輸電路22在第一電晶體Q1的汲極產生第二信號N2。電源信號VCC通過第一電容在第一電晶體的第一端產生第三信號，通過第三電容在第一電晶體的第三端產生第四信號，第三信號和第四信號通過疊加並放大在所述第一電晶體的第二端輸出第一信號。具體地，通過第一電容C1和第二傳輸電路23在第一電晶體Q1的閘極產生第三信號N3；通過第三電容C3在第一電晶體Q1的源極產生第四信號N4。其中，電源信號通過第一電容C1和第二傳輸電路23時，信號部分進行了放大，而雜訊部分沒有放大，保持原來的大小。因此，第三信號N3和第四信號N4包含的雜訊部分的相位相反、信號強度相當。

第三信號N3和第四信號N4通過疊加即得到第一電晶體Q1的閘極和源極的電壓差vgs：

電壓差vgs經第一電晶體Q1放大Av倍數後輸出第一信號N1：

第一信號N1與第二信號N2進行疊加疊加產生輸出信號output：

在本實施例中，由於第三信號N3和第四信號N4包含的雜訊部分的相位相反、信號強度相當，第三信號N3和第四信號N4進行疊加後能大大減少電源信號VCC中的紋波和雜訊，即顯著提高單端放大器的電源抑制比性能(Power Supply Rejection Ratio，PSRR)。

第5圖是本發明各實施例的單端放大器與常規單端放大器PSRR性能對比的模擬結果示意圖。其中，橫坐標為頻率值，縱坐標為PSRR值。如第5圖所示，實線1為常規單端放大器，即沒有加第一扼流圈DB1和第二扼流圈DB2時的電路的PSRR值，長虛線2為第2圖所示的電路的PSRR值，短虛線3為第3圖和第4圖所示的電路的PSRR值。可知，第3圖和第4圖所示的電路的PSRR最好，為23.8dB，即能最大限度地減少電源信號VCC中的紋波和雜訊。

在本實施例中，單端放大器20不用增加複雜的負反饋環路就可以大大減少紋波和雜訊，並且電路結構簡單，也不會增加額外的功率損耗，可以應用於不同的電路。

請參閱第6圖，第6圖是本發明第三實施例的單端放大器的雜訊消除方法的流程示意圖。單端放大器包括雜訊去除電路和放大電路。其中，雜訊去除電路包括第一電容和第一扼流圈，第一電容的一端耦接電源信號，另一端耦接放大電路的第一端，並通過第一扼流圈接地，放大電路的第二端連接電源信號，放大電路的第二端為單端放大器的輸出端。如第6圖所示，單端放大器的雜訊消除方法包括以下步驟：步驟S101：通過雜訊去除電路去除電源信號中的部分紋波和雜訊，產生一初始信號。

在步驟S101中，電源信號通過低壓差線性穩壓電路穩壓後再輸出。雜訊去除電路中的第一電容通過第一扼流圈DB1接地，可以減少電源信號VCC上的紋波和雜訊。

步驟S102：在放大電路的第一端接收初始信號，並將初始信號放大後在放大電路的第二端產生一第一信號。

步驟S103：接收電源信號並傳輸至放大電路的第二端以產生一第二信號。

步驟S104：將第一信號和第二信號在放大電路的第二端疊加後自放大電路的第二端輸出以去除電源信號中的大部分紋波和雜訊。

在本發明另一實施例中，放大電路包括第一電晶體。電源信號通過第一電容在第一電晶體的第一端產生第三信號，通過第三電容在第一電晶體的第三端產生第四信號，第三信號和第四信號通過疊加並放大在第一電晶體的第二端輸出第一信號。具體地，單端放大器還包括第一傳輸電路和第二傳輸電路。電源信號通過第一電容和第二傳輸電路在第一電晶體的閘極產生第三信號；通過第三電容在第一電晶體的源極產生第四信號。其中，電源信號通過第一電容和第二傳輸電路時，信號部分進行了放大，而雜訊部分沒有放大，保持原來的大小。第三信號和第四信號包含的雜訊部分的相位相反、信號強度相當。由於第三信號和第四信號的雜訊部分的相位相反、信號強度相當，第三信號和第四信號進行疊加後，可以大大減少電源信號中的紋波和雜訊。第三信號和第四信號通過疊加即得到第一電晶體的閘極和源極的電壓差，該電壓差經第一電晶體放大後輸出第一信號。產生第一信號時，放大電源信號的信號部分，而雜訊部分保持不變。

在本實施例中，不需要增加複雜的負反饋環路就可以大大減少電源信號中的紋波和雜訊，並且電路結構簡單，也不會增加額外的功率損耗，可以應用於不同的電路。

綜上所述，本發明通過雜訊去除電路接收電源信號並去除電源信號中的部分紋波和雜訊，產生一初始信號，在放大電路的第一端接收初始信號，並將初始信號放大後在第二端產生一第一信號，第一傳輸電路接收電源信號，並在放大電路的第二 端產生一第二信號，放大電路的第二端為單端放大器的輸出端，第一信號和第二信號在輸出端疊加後自放大電路的第二端輸出以去除電源信號中的大部分紋波和雜訊；其中，雜訊去除電路包括第一電容和第一扼流圈，第一電容的一端耦接電源信號，另一端耦接放大電路的第一端，並通過第一扼流圈接地，能夠大大減少電源信號中的紋波和雜訊，並且電路結構簡單，不會增加額外的功率損耗，可以應用於不同的電路。

綜上所述，雖然本案已以實施例揭露如上，然其並非用以限定本案。本案所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧單端放大器

11‧‧‧雜訊去除電路

12‧‧‧放大電路

13‧‧‧第一傳輸電路

14‧‧‧LDO電路

15‧‧‧第二傳輸電路

CP‧‧‧第一電容

DB1‧‧‧第一扼流圈

Q1‧‧‧第一電晶體

DB2‧‧‧第二扼流圈

Q2‧‧‧第二電晶體

L1‧‧‧比較器

R1‧‧‧第一電阻

R2‧‧‧第二電阻

Q3‧‧‧第三電晶體

R3‧‧‧第三電阻

DB3‧‧‧第三扼流圈

Q4‧‧‧第四電晶體

R4‧‧‧第四電阻

C2‧‧‧第二電容

Claims (8)

1. 一種單端放大器，包括：一雜訊去除電路，連接於一電源，用於接收一電源信號並產生一初始信號；一放大電路，包括一第一端和一第二端，所述第一端耦接於所述雜訊去除電路，以接收所述初始信號，並將所述初始信號放大後在所述第二端產生一第一信號；以及一第一傳輸電路，耦接於所述電源和所述放大電路的所述第二端之間，用於接收所述電源信號，並在所述放大電路的所述第二端產生一第二信號；其中，所述雜訊去除電路包括一第一電容和一第一扼流圈，所述第一電容的一第一端耦接所述電源信號，一第二端耦接所述放大電路的所述第一端，並通過所述第一扼流圈接地，所述第一信號和所述第二信號在所述放大電路的所述第二端疊加後輸出以去除所述電源信號中的紋波和雜訊；其中，所述放大電路包括一第一電晶體和一第二扼流圈，所述第一電晶體的一第一端連接所述第一電容，所述第一電晶體的一第二端連接所述電源信號，所述第一電晶體的一第三端通過所述第二扼流圈接地，所述第一電晶體的所述第二端與所述放大電路的所述第二端相連。
2. 如申請專利範圍第1項所述的單端放大器，其中，所述第一傳輸電路包括一第三電晶體、一第三電阻以及一第三扼流圈， 所述第一電容的該第一端通過所述第三電阻耦接所述第三電晶體的一第一端，所述第一電容的該第一端還通過所述第三扼流圈耦接所述第三電晶體的一第二端，所述第三電晶體的一第三端耦接所述第一電晶體的該第二端。
3. 如申請專利範圍第2項所述的單端放大器，更包括一第二傳輸電路，所述電源信號通過所述第一電容和所述第二傳輸電路在所述第一電晶體的所述第一端產生一第三信號；所述第二傳輸電路包括一第四電晶體、一第四電阻以及一第二電容，所述第四電晶體的一第一端通過所述第二電容耦接所述第一電容的該第二端，並通過所述第四電阻耦接所述第一電晶體的所述第一端，所述第四電晶體的一第三端耦接所述第一電容的該第二端。
4. 如申請專利範圍第1項所述的單端放大器，其中，所述雜訊去除電路還包括一第三電容，所述第三電容的一第一端耦接所述電源信號，一第二端耦接在所述第一電晶體和所述第二扼流圈之間，以在所述第一電晶體的所述第三端產生一第四信號；所述第三信號和所述第四信號通過疊加得到所述第一電晶體之所述第一端和所述第三端的電壓差，所述電壓差經所述第一電晶體放大後在所述第二端輸出所述第一信號，所述第一信號與所述第二信號進行疊加產生輸出信號。
5. 如申請專利範圍第4項所述的單端放大器，其中，所述第三信號和所述第四信號包含的雜訊部分的相位相反、信號強度相當。
6. 如申請專利範圍第5項所述的單端放大器，其中，所述第一電晶體、所述第三電晶體以及所述第四電晶體為PMOS電晶體，所述第二電晶體為NMOS電晶體，所述第一端為閘極，所述第二端為汲極，所述第三端為源極。
7. 一種單端放大器的雜訊消除方法，所述單端放大器包括一雜訊去除電路和一放大電路，所述方法包括：通過所述雜訊去除電路接收一電源信號並產生一初始信號；在所述放大電路的一第一端接收所述初始信號，並將所述初始信號放大後在所述放大電路的一第二端產生一第一信號；接收所述電源信號並傳輸至所述放大電路的所述第二端以產生一第二信號；以及將所述第一信號和所述第二信號在所述放大電路的所述第二端疊加後輸出以去除所述電源信號中的紋波和雜訊；其中，所述雜訊去除電路包括一第一電容和一第一扼流圈，所述第一電容的一第一端耦接所述電源信號，一第二端耦接所述放大電路的所述第一端，並通過所述第一扼流圈接地，所述放大電路的第二端為所述單端放大器的一輸出端；其中，所述放大電路包括一第一電晶體，所述雜訊去除電路還包括一第三電容，產生所述第一信號的步驟包括：通過所述第一電容在所述第一電晶體的一第一端產生一第三信號； 通過所述第三電容在所述第一電晶體的一第三端產生一第四信號；所述第三信號和所述第四信號通過疊加並放大在所述第一電晶體的一第二端輸出所述第一信號；其中，所述第三信號和所述第四信號包含的雜訊部分的相位相反、信號強度相當。
8. 一種單端放大器，包括：一雜訊去除電路，連接於一電源，用於接收一電源信號並產生一初始信號；一放大電路，包括一第一端和一第二端，所述第一端耦接於所述雜訊去除電路，以接收所述初始信號，並將所述初始信號放大後在所述第二端產生一第一信號；以及一第一傳輸電路，耦接於所述電源和所述放大電路的所述第二端之間，用於接收所述電源信號，並在所述放大電路的所述第二端產生一第二信號；其中，所述雜訊去除電路包括一第一電容和一第一扼流圈，所述第一電容的一第一端耦接所述電源信號，一第二端耦接所述放大電路的所述第一端，並通過所述第一扼流圈接地，所述第一信號和所述第二信號在所述放大電路的所述第二端疊加後輸出以去除所述電源信號中的紋波和雜訊；其中，所述單端放大器還包括一低壓差線性穩壓電路，所述電源信號通過所述低壓差線性穩壓電路穩壓後輸出； 其中，所述低壓差線性穩壓電路包括一第二電晶體、一比較器、一第一電阻以及一第二電阻，所述第二電晶體的一第一端耦接所述比較器的一輸出端，所述第二電晶體的一第二端耦接所述第一電容的該第一端以及所述第一電阻的一第一端，所述第二電晶體的一第三端耦接所述電源信號，所述第一電阻的一第二端耦接所述比較器的一負輸入端和所述第二電阻的一第一端，所述第二電阻的一第二端耦接所述第一電容的該第二端，所述比較器的一正輸入端連接一第一參考電壓。