TWI496414B - 用於非平衡訊號的共模雜訊消除電路 - Google Patents

Description

用於非平衡訊號的共模雜訊消除電路

本發明有關於共模雜訊消除電路，特別是有關於用於非平衡訊號的共模雜訊消除電路。

共模雜訊干擾是電子系統中很常見的問題，此現象是訊號的正負端或地訊號受到相同雜訊的干擾，它可能對訊號及系統造成不良的後果，如訊號品質及系統效能的降低。解決共模雜訊干擾的問題，一般常使用全差動(fully differential)式的訊號，藉由被干擾訊號的正端與負端二者相減正可消去雜訊。但在非平衡訊號(unbalanced signal)系統中，若有共模雜訊的干擾，即訊號與地同時被干擾，地訊號通常是固定的參考電位，因此二者的雜訊是不容易同時被消除的。

請參照圖1，圖1是傳統的非平衡訊號之訊號傳輸架構的示意圖。在訊號源1的放大器A的輸出第一訊號端S1與第二訊號端G1分別代表放大器A的輸出訊號與接地，第一訊號端S1與第二訊號端G1上的訊號可以被外來的共模雜訊(common mode noise)Nc所干擾。訊號經過理想的導線L1與L2及電阻RL1與RL2到達接收電路2，接收電路2包括放大器B。假設接收電路2的接地端GND2的電位為理想的接地電位，因此在放大器B的節點G2的訊號變成乾淨且是零電位的。假設放大器B的輸入訊號用的節點S2阻抗極大，則在節點S2的訊號與第一訊號端S1的訊號幾乎相同，且仍會帶有共模雜訊。經過放大器B放大後而在節 點S3的共模雜訊也會一併被放大，如此共模雜訊會加至負載3上。

請參照圖2，圖2是圖1的訊號傳輸架構的訊號波形圖。在第一訊號端S1與第二訊號端G1的訊號是一對非平衡訊號，其同時被相同雜訊干擾，但二者的差動訊號(S1-G1)是可以消除此共模雜訊。因為節點G2上的訊號是乾淨的接地(clean ground)，所以當訊號被傳送至放大器B時，電阻RL2隔離了G1與G2訊號並維持某電位差，可以假設第二訊號端G2所連接的地為理想的零電位。假設放大器B輸入為高阻抗，節點S2的雜訊不被衰減，所以放大器B所輸出的訊號S3可以看到為原訊號與共模雜訊一起被放大，此系統的訊噪比(Signal to Noise Ratio)將變差。

基於上述問題，如果共模雜訊頻率很高，可以使用共模濾波電感器(common mode choke)消除或衰減高頻的共模雜訊，減低共模雜訊干擾的問題。但如果是雜訊為低頻訊號，如音頻雜訊，因為共模濾波電感器這種電感式的元件在低頻時阻抗十分低，因此幾乎沒有雜訊消除的效果。

再者，因為非平衡訊號的共模雜訊是不容易解決的問題，一般解決的方法是將非平衡訊號轉換成平衡式的差動(fully differential)訊號，在經過訊號處理後再轉為非平衡訊號，這樣做過程可能較為繁瑣或耗費比較多的成本。對於非平衡訊號而言，共模雜訊干擾，尤其低頻雜訊一直是需要解決的問題。舉例而言：在全球行動通訊系統(Global System for Mobile Communications，GSM)中，分時多工(Time Division Duplex，TDD)所造成的在217Hz的干擾是常見的干擾問題，因為干擾頻率落在音頻範圍之內，所以會 對手機的聲音訊號直接造成干擾。在使用有線耳機時，TDD雜訊可對手機線路以線路傳導方式干擾，或者經由天線發射的無線訊號也會對耳機線或電源系統等造成電磁波的輻射干擾。因此手機內部至耳機的驅動線路與電路板佈局必需對抗差模或共模的雜訊干擾，耳機線也只能盡可能使用金屬屏蔽(shielding)來阻隔輻射的共模雜訊干擾，甚至必需使用陷波器(notch filter)針對此頻率消去干擾訊號。為了應付上述的共模雜訊的干擾，且此干擾的頻率很低，所以電感元件如共模濾波電感器等較低成本的解決方法是無效的。由以上例子可以知道，消除共模雜訊的干擾問題，尤其是低頻訊號是常見、不易解決且耗費成本的。

另外一個例子是一般插市電的電子產品，若產品本身設計不良或接地不佳，也容易會有電源干擾問題，如來自電力系統60Hz的共模雜訊干擾。這對連接此產品的週邊設備往往會造成困擾，除非週邊設備有抗干擾設計，否則不容易避免它的危害。

本發明實施例提供一種用於非平衡訊號的共模雜訊消除電路，其用以消除非平衡訊號中的共模雜訊。

本發明實施例提供一種用於非平衡訊號的共模雜訊消除電路，所述非平衡訊號來自於一訊號源之一第一訊號端與一第二訊號端，第二訊號端具有一第一接地電位。所述共模雜訊消除電路包括接地端與減法器。接地端具有第二接地電位，且透過一阻抗單元電性連接訊號源之第二訊號端。減法器具有第一接收端、第二接收端與訊號輸出端。第一接收端與第二接收端分別電性連接第 一訊號端與第二訊號端，藉此接收非平衡訊號。減法器將來自第一接收端的雜訊與第二接收端的雜訊相減，以減少訊號輸出端輸出的雜訊。

綜上所述，本發明實施例所提供的用於非平衡訊號的共模雜訊消除電路可以在接收到和傳遞非平衡訊號時，透過將訊號相減的方式將來自訊號源的共模雜訊消除。本發明實施例的共模雜訊消除電路可以達到消除全頻段的雜訊，且可容易地消除低頻帶的共模雜訊，以提升對於共模雜訊的耐受性。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

〔用於非平衡訊號的共模雜訊消除電路的實施例〕

請參照圖3，圖3是本發明實施例之共模雜訊消除電路的電路圖。用於非平衡訊號的共模雜訊消除電路4，所述非平衡訊號來自於訊號源1之第一訊號端S1與第二訊號端G1，第二訊號端G1連接接地端GND1，且具有第一接地電位。所述非平衡訊號可以是任何單端且參考於地的訊號。共模雜訊消除電路4包括接地端GND2與減法器41。

接地端GND2具有第二接地電位，且透過阻抗單元Z1電性連接訊號源1之第二訊號端G1。在本實施例中，阻抗單元Z1可以是阻抗、電抗元件等。減法器41具有第一接收端C、第二接收端D與訊號輸出端Y。第一接收端C 與第二接收端D分別電性連接第一訊號端S1與第二訊號端G1，藉此接收非平衡訊號。減法器41將來自第一接收端C的雜訊與第二接收端D的雜訊相減，以減少或消去訊號輸出端Y所輸出的雜訊。訊號輸出端Y電性連接負載6。電容C1連接第一接收端C，電容C2連接第二接收端D，電容C1、C2是用以濾除直流訊號。

在本實施例中，減法器41包括運算放大器OP1、第一電阻元件R1、第二電阻元件R2、第三電阻元件R3與第四電阻元件R4。運算放大器OP1具有反向輸入端N、非反向輸入端P與輸出端，所述輸出端電性連接減法器41的訊號輸出端Y。第一電阻元件R1電性連接於第一接收端C與運算放大器OP1的反向輸入端N之間。第二電阻元件R2電性連接於運算放大器OP1的輸出端與反向輸入端N之間。第三電阻元件R3電性連接於第二接收端D與運算放大器OP1的非反向輸入端P之間。第四電阻元件R4電性連接於接地端GND2與運算放大器OP1的非反向輸入端P之間。

更詳細地說，訊號源1透過第一訊號端S1與第二訊號端G1輸出非平衡訊號至共模雜訊消除電路4，此非平衡訊號同時被共模雜訊Nc所干擾。阻抗Z0代表訊號線上的特性阻抗。第二訊號端G1為訊號源1的接地，第二訊號端G1與共模雜訊消除電路4的接地端GND2是透過阻抗單元Z1相連。阻抗單元的阻抗值Z1=R+jX，其中R代表阻抗單元Z1的實部阻抗。當R近乎於零時，第二訊號端G1與接地端GND2的直流電位幾乎相等，阻抗單元Z1的虛部阻抗X則是可以隔離第二訊號端G1與接地端GND2之間的交流 訊號如雜訊等。

本實施例的共模雜訊消除電路4利用類比的減法器41，且使第一訊號端S1與第二訊號端G1上的訊號在第一接收端C與第二接收端D可以在減法器輸出端Y彼此相減，而將共模雜訊消除。因此在電路的實現上，可以例如使用運算放大器所做的減法器達成。如圖3所示，運算放大器OP1使用正電壓源VDD2，共模雜訊消除電路4的直流電壓輸出可由第四電阻元件R4與電阻R5的電阻值來調整，適當的調整第一電阻元件R1、第二電阻元件R2、第三電阻元件R3、第四電阻元件R4與電阻R5的電阻值，在訊號輸出端Y可以得到輸出電壓為G*(S1-G1)，其中G為整個減法器41的增益。因此，共模雜訊可藉由將第一訊號端S1與第二訊號端G1上的訊號進行相減(S1-G1)而自然消除。

上述共模雜訊消除電路4可以消除非平衡訊號的共模雜訊，但是需要一條導線來連接第二訊號端G1與接地端GND2，即圖3所示的阻抗單元Z1。在本實施例中，此阻抗單元Z1用以隔離交流訊號，且用以將直流訊號進行短路，因此，使用電感是符合需要的最適當選擇。然而，電感的電抗值(即阻抗Z1的虛部X)與頻率成正比，一般在低頻工作時電抗值(X)會比較低，因此對低頻雜訊的消除能力將受限制。若使用電感值高的電感元件，則能使低頻雜訊的隔離效果較佳。

值得一提的是，減法器41的實施方式並不因此限定，只要減法器41能將第一接收端C與第二接收端D的兩個訊號來源進行相減並輸出相減後的訊號即可。例如：減法器41可以利用至少一個反向器與加法器來實施 。當一個反向器用以連接在第一接收端C(或第二接收端D)與加法器的其中一個輸入端之間時，所述加法器的輸出結果也與圖3中的減法器41相同。

〔用於非平衡訊號的共模雜訊消除電路的另一實施例〕

請參照圖4，圖4是本發明另一實施例之共模雜訊消除電路的電路圖。訊號源1透過第一訊號端S1與第二訊號端G1產生非平衡訊號，第二訊號端G1連接接地端GND1，且具有第一接地電位。所述非平衡訊號可以是任何單端且參考於地的訊號。共模雜訊消除電路5包括接地端GND2、減法器51與電荷幫浦(charge pump)52。

接地端GND2具有第二接地電位，且透過阻抗單元Z1’電性連接訊號源1之第二訊號端G1。在本實施例中，阻抗單元Z1’是第三電阻元件R8與第四電阻元件R9所構成，關於第三電阻元件R8與第四電阻元件R9將詳述如後。減法器51具有第一接收端C(或稱為節點C)、第二接收端D(或稱為節點D)與訊號輸出端Y。第一接收端C與第二接收端D分別電性連接第一訊號端S1與第二訊號端G1，藉此接收非平衡訊號。減法器51輸入來自於第一接收端C的雜訊與第二接收端D，減法器輸出於Y節點，如此架構可以減少或消去訊號輸出端Y的雜訊。訊號輸出端Y電性連接負載6。值得一提的是，電荷幫浦52電性連接一個正電壓源VDD2，並依據正電壓源VDD2提供減法器51一個負電壓源-VSS2。

在本實施例中，減法器51包括運算放大器OP2、第一電阻元件R6、第二電阻元件R7、第三電阻元件 R8與第四電阻元件R9。運算放大器OP2具有反向輸入端N、非反向輸入端P與輸出端，所述輸出端電性連接減法器51的訊號輸出端Y。第一電阻元件R6電性連接於第一接收端C與運算放大器OP2的反向輸入端N之間。第二電阻元件R7電性連接於運算放大器OP2的輸出端與反向輸入端N之間。第三電阻元件R8電性連接於第二接收端D與運算放大器OP2的非反向輸入端P之間。第四電阻元件R9電性連接於接地端GND2與運算放大器OP2的非反向輸入端P之間。電容C1連接於減法器51的第一接收端C與減法器51的第一電阻元件R6之間(即節點C與節點E之間)。

圖4的共模雜訊消除電路5的架構與圖3的共模雜訊消除電路4的差異在於不需經過第三條接地導線(即圖3中代表阻抗單元Z1的導線)。訊號源1的第一訊號端S1與第二訊號端G1同樣都受到共模雜訊Nc的干擾，阻抗Z2為第一訊號端S1與第一接收端C之間的特性阻抗。阻抗Z3為第二訊號端G1與第二接收端D之間的特性阻抗。在共模雜訊消除電路5中，電荷幫浦52可將電壓源VDD2的輸入電壓轉換成另一組負電壓源-VSS2，運算放大器OP2可以利用正電源接收端來接收正電壓源VDD2，及以負電源接收端來接收負電壓源-VSS2，如此運算放大器OP2可以使運算放大器輸出振幅在+VDD2與-VSS2之間，亦即運算放大器OP2的輸出電壓的振幅是橫跨正電壓與負電壓。

假設電容C1的電容值極大、第一電阻元件R6與第二電阻元件R7的電阻值極大，則第一接收端C上的電壓V0與節點E上的電壓V1的直流電壓部分是不同，而電壓V1 的交流電壓與相位的大小十分接近電壓V0的交流電壓與相位。VOUT為共模雜訊消除電路5的訊號輸出端Y的電壓，利用運算放大器OP2與第一電阻元件R6、第二電阻元件R7、第三電阻元件R8、第四電阻元件R9所做出的減法器，此電路的轉換方程式可以推導出下式：

由上式可知，節點D與E的電壓分別是V2與V1，電壓V1與電壓V2的共模訊號在輸出端能夠互相抵消，只要(R9/(R8+R9))*((R6+R7)/R6)與(R7/R6)的差異不太大。更進一步，為了完全抵消電壓V1與電壓V2的共模訊號，共模訊號在輸出端能夠完全互相抵消的必要條件是下面的等式：

我們可以選擇的其中一個簡單的解是R6=R7且R8=R9，此時共模雜訊消除電路5的電壓增益為-1。換句話說，當第一電阻元件R6的電阻值等於第二電阻元件R7的電阻值，且第三電阻元件R8的電阻值等於第四電阻元件R9的電阻值時，共模雜訊消除電路5的電壓增益為-1。

再者，流入節點C的電流I1等於流出節點D的電流I2，因此接地端GND2與接地端GND1之間會有電位差Vd=-I1*(R8+R9)。為了降低接地端GND2與接地端GND1之間的電位差Vd，可以降低電流I1，或降低第三電阻元件R8的電阻值與第四電阻元件R9的電阻值。例如：可使 第三電阻元件R8的電阻值與第四電阻元件R9的電阻值皆小於第一電阻元件R6的電阻值與第二電阻元件R7的電阻值。換句話說，當選擇極小的電阻值的第三電阻元件R8與第四電阻元件R9，並選擇大電阻值的第一電阻元件R6與第二電阻元件R7時，則可以讓電流I1極小化，並使接地端GND2與接地端GND1之間的電位差趨近於零電位。例如：可以選擇第三電阻元件R8或第四電阻元件R9的電阻值遠小於第一電阻元件R6或第二電阻元件R7，例如第三電阻元件R8或第四電阻元件R9的電阻值小於第一電阻元件R6或第二電阻元件R7的電阻值的千分之一。然而，本發明並不因此限定第一電阻元件R6、第二電阻元件R7、第三電阻元件R8與第四電阻元件R9的電阻值。使用上述原則的設計，可以讓訊號源1與共模雜訊消除電路5的不同的地電位十分接近，並且能夠消除在共模雜訊消除電路5的訊號輸出端Y的電壓VOUT的共模雜訊。在本實施例中，第四電阻元件R9的電阻值是小於50歐姆，減法器51的訊號輸出端Y的直流電壓接近或等於零電位。

值得一提的是，如前一實施例所述，減法器51的實施方式並不因此限定，只要減法器51能將第一接收端C與第二接收端D的兩個訊號來源進行相減並輸出相減後的訊號即可。例如：減法器51也可以利用至少一個反向器與加法器來實施。

請同時參照圖4與圖5，圖5是圖4的共模雜訊消除電路的訊號波形圖。以下為設計的一個範例：第一訊號端S1的電壓的直流準位是2V，且載有振幅200mV、頻率為 1kHz的弦波訊號。第一訊號端S1(或稱為節點S1)與第二訊號端G1(或稱為節點G1)同受共模雜訊Nc的影響，假設Z2=Z3=0，C1=100uF，R6=R7=20kΩ，R8=R6=1Ω，運算放大器OP2的電源使用3.3V的正電壓源與由電荷幫浦52產生的-2.5V的負電壓源。同時，假設運算放大器OP2的增益與驅動能力是無窮大，運算放大器OP2的輸出電壓在正負2.0V之間，接地端GND2為共模雜訊消除電路5所參考的零電位。據此，各節點的波形如圖5所示。以此為例，在訊號輸出端Y可以得到共模雜訊消去的訊號，且接地端GND1與接地端GND2的直流電位相等，第一訊號端S1與第二接收端D之間的交流成分的電壓振幅為20uV(扣除了共模雜訊Nc之後)。

〔實施例的可能功效〕

根據本發明實施例，上述的用於非平衡訊號的共模雜訊消除電路可以在接收到和傳遞非平衡訊號時，透過將訊號相減的方式將來自訊號源的共模雜訊消除。本發明實施例的共模雜訊消除電路可以達到消除全頻段的雜訊，且可容易地消除低頻帶的共模雜訊，以提升對於共模雜訊的耐受性。另外，共模雜訊消除電路的接地端與訊號源的接地端(第二訊號端)之間連接的阻抗單元可以具有小的電阻值，藉此使共模雜訊消除電路的接地端的電位與訊號源的接地端的電位趨近相同。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

1‧‧‧訊號源

2‧‧‧接收電路

3、6‧‧‧負載

A、B‧‧‧放大器

L1、L2‧‧‧導線

S1‧‧‧第一訊號端

G1‧‧‧第二訊號端

S2、G2、S3、E、F‧‧‧節點

GND1、GND2‧‧‧接地端

RL1、RL2、R5‧‧‧電阻

Nc‧‧‧共模雜訊

4、5‧‧‧共模雜訊消除電路

41、51‧‧‧減法器

Z1、Z1’‧‧‧阻抗單元

C‧‧‧第一接收端

D‧‧‧第二接收端

Y‧‧‧訊號輸出端

C1、C2‧‧‧電容

OP1、OP2‧‧‧運算放大器

R1、R6‧‧‧第一電阻元件

R2、R7‧‧‧第二電阻元件

R3、R8‧‧‧第三電阻元件

R4、R9‧‧‧第四電阻元件

N‧‧‧反向輸入端

P‧‧‧非反向輸入端

Z0、Z2、Z3‧‧‧阻抗

VDD2‧‧‧正電壓源

-VSS2‧‧‧負電壓源

52‧‧‧電荷幫浦

I1、I2‧‧‧電流

VOUT、V0、V1、V2‧‧‧電壓

圖1是傳統的非平衡訊號之訊號傳輸架構的示意圖。

圖2是圖1的訊號傳輸架構的訊號波形圖。

圖3是本發明實施例之共模雜訊消除電路的電路圖。

圖4是本發明另一實施例之共模雜訊消除電路的電路圖。

圖5是圖4的共模雜訊消除電路的訊號波形圖。

1‧‧‧訊號源

6‧‧‧負載

S1‧‧‧第一訊號端

G1‧‧‧第二訊號端

E、F‧‧‧節點

GND1、GND2‧‧‧接地端

Nc‧‧‧共模雜訊

5‧‧‧共模雜訊消除電路

51‧‧‧減法器

Z1’‧‧‧阻抗單元

C‧‧‧第一接收端

D‧‧‧第二接收端

Y‧‧‧訊號輸出端

C1‧‧‧電容

OP2‧‧‧運算放大器

R6‧‧‧第一電阻元件

R7‧‧‧第二電阻元件

R8‧‧‧第三電阻元件

R9‧‧‧第四電阻元件

N‧‧‧反向輸入端

P‧‧‧非反向輸入端

Z2、Z3‧‧‧阻抗

VDD2‧‧‧正電壓源

-VSS2‧‧‧負電壓源

52‧‧‧電荷幫浦

I1、I2‧‧‧電流

VOUT、V0、V1、V2‧‧‧電壓

Claims (10)

1. 一種用於非平衡訊號的共模雜訊消除電路，該非平衡訊號來自於一訊號源之一第一訊號端以及一第二訊號端，該第二訊號端具有一第一接地電位，該共模雜訊消除電路包括：一接地端，具有一第二接地電位，該接地端透過一阻抗單元電性連接該訊號源之該第二訊號端；以及一減法器，具有一第一接收端、一第二接收端以及一訊號輸出端，該第一接收端以及該第二接收端分別電性連接該第一訊號端以及該第二訊號端以接收該非平衡訊號，該減法器將來自該第一接收端的雜訊以及該第二接收端的雜訊相減，以減少該訊號輸出端輸出的雜訊。
2. 如申請專利範圍第1項所述之用於非平衡訊號的共模雜訊消除電路，該減法器包括：一運算放大器，具有一反向輸入端、一非反向輸入端以及一輸出端，該輸出端電性連接該減法器的該訊號輸出端；一第一電阻元件，電性連接於該第一接收端以及該運算放大器的該反向輸入端之間；一第二電阻元件，電性連接於該運算放大器的該輸出端以及該反向輸入端之間；一第三電阻元件，電性連接於該第二接收端以及該運算放大器的該非反向輸入端之間；以及一第四電阻元件，電性連接於該接地端以及該運算放大器的該非反向輸入端之間。
3. 如申請專利範圍第2項所述之用於非平衡訊號的共 模雜訊消除電路，其中該阻抗單元是一電感。
4. 如申請專利範圍第2項所述之用於非平衡訊號的共模雜訊消除電路，其中該阻抗單元由該第三電阻元件以及該第四電阻元件所構成。
5. 如申請專利範圍第2項所述之用於非平衡訊號的共模雜訊消除電路，其中該第一電阻元件的電阻值等於該第二電阻元件的電阻值，該第三電阻元件的電阻值等於該第四電阻元件的電阻值。
6. 如申請專利範圍第5項所述之用於非平衡訊號的共模雜訊消除電路，其中該第三電阻元件的電阻值以及該第四電阻元件的電阻值小於該第一電阻元件的電阻值以及該第二電阻元件的電阻值。
7. 如申請專利範圍第6項所述之用於非平衡訊號的共模雜訊消除電路，其中該第三電阻元件或該第四電阻元件的電阻值遠小於該第一電阻元件或該第二電阻元件的電阻值。
8. 如申請專利範圍第1項所述之用於非平衡訊號的共模雜訊消除電路，更包括一電荷幫浦，該電荷幫浦電性連接一正電壓源，並依據該正電壓源提供該減法器一負電壓源。
9. 如申請專利範圍第1項所述之用於非平衡訊號的共模雜訊消除電路，其中該非平衡訊號是音源訊號。
10. 如申請專利範圍第2項所述之用於非平衡訊號的共模雜訊消除電路，更包括一電荷幫浦，該電荷幫浦電性連接一正電壓源，並依據該正電壓源提供該減法器一負電壓源，其中該運算放大器更具有一負電源接收端，該負電 源接收端電性連接至該電荷幫浦所產生的該負壓電源，該運算放大器的輸入電壓以及輸出電壓的振幅是橫跨正電壓與負電壓，其中，該第四電阻元件的電阻值小於50歐姆，該減法器的該訊號輸出端的直流電壓接近或等於零電位。