TWI659616B - 輸入緩衝器及其雜訊消除方法 - Google Patents

輸入緩衝器及其雜訊消除方法 Download PDF

Info

Publication number
TWI659616B
TWI659616B TW106134786A TW106134786A TWI659616B TW I659616 B TWI659616 B TW I659616B TW 106134786 A TW106134786 A TW 106134786A TW 106134786 A TW106134786 A TW 106134786A TW I659616 B TWI659616 B TW I659616B
Authority
TW
Taiwan
Prior art keywords
noise
current
follower
input buffer
voltage
Prior art date
Application number
TW106134786A
Other languages
English (en)
Other versions
TW201916588A (zh
Inventor
李青峯
張錦法
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW106134786A priority Critical patent/TWI659616B/zh
Priority to CN201711120949.5A priority patent/CN109660245B/zh
Priority to US15/848,283 priority patent/US20190107559A1/en
Priority to JP2018028371A priority patent/JP2019075772A/ja
Publication of TW201916588A publication Critical patent/TW201916588A/zh
Application granted granted Critical
Publication of TWI659616B publication Critical patent/TWI659616B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
    • G01R19/0053—Noise discrimination; Analog sampling; Measuring transients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/18—Screening arrangements against electric or magnetic fields, e.g. against earth's field
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)

Abstract

一種輸入緩衝器，其可包含雜訊感測器、第一級隨耦器及減法器。第一級隨耦器之公共端可與雜訊感測器連接，而第一偏壓電流源可與第一級隨耦器之輸出端連接並產生第一雜訊電流。減法器可與第一級隨耦器及雜訊感測器連接。雜訊感測器可感測第一雜訊電流，並可透過減法器產生雜訊消除電流以消除第一雜訊電流產生之雜訊。

Description

輸入緩衝器及其雜訊消除方法
本發明係有關於一種輸入緩衝器，特別是一種能有效消除雜訊的輸入緩衝器。本發明還涉及此輸入緩衝器之雜訊消除方法。
為了有效隔離待測物與量測儀器，量測儀器(如示波器等)通常在前端會設置具有高阻抗的輸入緩衝器，而此輸入緩衝器除了需要提供良好的隔離度外，也不能影響量測儀器的頻寬。
此外，由於緩衝器位於量測儀器的前端，因此其雜訊也是一個重要參數，若輸入緩衝器之雜訊較高，這些雜訊均會直接反應於量測儀器的輸出端，使量測儀器的訊雜比(SNR)大幅降低。
一般而言，具有高隔離度的輸入緩衝器是採用兩級的源極隨耦器串接架構。請參閱第1圖，其係為習知技藝之輸入緩衝器之示意圖。如圖所示，輸入緩衝器1可包含第一級電路11及第二級電路12；第一級電路11包含第一級隨耦器M1及第一偏壓電流源A1；第二級電路12包含第二級隨耦器M2及第二偏壓電流源A2。
其中，第一偏壓電流源A1及第二偏壓電流源A2會分別產生第一雜訊電流In1及第二雜訊電流In2；因此，輸入緩衝器1之輸出端Vout之雜訊Vnt可由下式(1)表示：Vnt 2=(In1 2+InM1 2)z1 2+(In2 2+InM2 2)z2 2...........................................(1)
其中，Vnt表示輸入緩衝器1之輸出端Vout之雜訊；In1表示第一偏壓電流源A1之第一雜訊電流；In2表示第二偏壓電流源A2之第二雜訊電流；InM1表示第一級隨耦器M1本身的雜訊電流；InM2表示第二級隨耦器M2本身的雜訊電流；z1表示第一級隨耦器M1的輸出阻抗；z2表示第二級隨耦器M2的輸出阻抗。
由上述可知，輸入緩衝器1的雜訊主要來自第一級隨耦器M1本身的雜訊InM1、第二級隨耦器M2本身的的雜訊InM2，第一偏壓電流源A1之第一雜訊電流In1及第二偏壓電流源A2之第二雜訊電流In1；由於上的雜訊無法被有效地消除，因此會直接反應到量測儀器的輸出端；另外，相較於單級的源極隨耦器架構，採用兩級的源極隨耦器串接架構的輸入緩衝器1之輸出雜訊會成倍增加。
而為了能夠有效地降低雜訊，部份習知技藝之輸入緩衝器採用低雜訊的電阻偏壓電路或源極退化偏壓電路；然而，上述的電路架構需要較高的操作電壓，不適用於低壓的積體電路製程，且會因須採用離散元件而嚴重影響到量測儀器的頻寬。
因此，如何提出一種輸入緩衝器，能夠有效改善習知技藝之輸入緩衝器的各種缺點已成為一個刻不容緩的問題。
有鑑於上述習知技藝所遇之狀況，本發明之其中一目的就是在提供一種輸入緩衝器及其雜訊消除方法，以解決習知技藝之輸入緩衝器的各種問題。
根據本發明之其中一目的，提出一種輸入緩衝器，其可包含雜訊感測器、第一級隨耦器及減法器。第一級隨耦器之公共端可與雜訊感測器連接，而第一偏壓電流源可與第一級隨耦器之輸出端連接並產生第一雜訊電流。 減法器可與第一級隨耦器及雜訊感測器連接。雜訊感測器可感測第一雜訊電流以消除第一雜訊電流產生之雜訊。
根據本發明之其中一目的，再提出一種雜訊消除方法，其可用於輸入緩衝器，並可包含下列步驟：以雜訊感測器感測第一級隨耦器之輸出端之第一偏壓電流源產生之第一雜訊電流；由減法器轉換第一雜訊電流為雜訊消除電流；以及透過雜訊消除電流饋至減法器之輸出端以產生雜訊消除電壓消除第一雜訊電流產生之雜訊。
承上所述，依本發明之輸入緩衝器及其雜訊消除方法，其可具有一或多個下述優點：
(1)本發明之一實施例中，輸入緩衝器可透過雜訊感測器感測第一級電路之偏壓電流源產生之雜訊，並可透過減法器消除上述雜訊，因此可有效地降低輸入緩衝器輸出之雜訊，使量測儀器的訊雜比提升。
(2)本發明之一實施例中，輸入緩衝器可透過雜訊感測器感測第二級電路之偏壓電流源產生之雜訊，並可透過減法器抑制上述雜訊，因此可有效地降低輸入緩衝器輸出之雜訊，使量測儀器的訊雜比進一步提升。
(3)本發明之一實施例中，輸入緩衝器之減法器不但可以有效地消除雜訊，更可與輸入緩衝器的第二級電路整合以直接做為輸入緩衝器的第二級電路，使輸入緩衝器之成本能夠有效地降低。
(4)本發明之一實施例中，輸入緩衝器不需要較高的操作電壓即可驅動，故可適用於低壓的積體電路製程，使輸入緩衝器之成本能夠進一步降低。
(5)本發明之一實施例中，輸入緩衝器不需要較高的操作電壓即可驅動，因此不會因須採用離散元件而降低量測儀器的頻寬，故可以使量測儀器達到較佳的效能。
(6)本發明之一實施例中，輸入緩衝器可採用兩級電路串接的隔離式架 構，因此可以提供良好的隔離度，故可以使量測儀器的效能能夠進一步提升。
1‧‧‧習知技藝之輸入緩衝器
11‧‧‧第一級電路
12‧‧‧第二級電路
2‧‧‧輸入緩衝器
21‧‧‧第一級電路
22‧‧‧第二級電路
S‧‧‧減法器
A2‧‧‧第二偏壓電流源
23‧‧‧雜訊感測器
Z1‧‧‧第一阻抗
Z2‧‧‧第二阻抗
Z3‧‧‧第三阻抗
M1‧‧‧第一級隨耦器
M2‧‧‧第二級隨耦器
A1‧‧‧第一偏壓電流源
A2‧‧‧第二偏壓電流源
AC‧‧‧交流耦合器
M3‧‧‧第三電晶體
Vin‧‧‧輸入電壓源
Vcc‧‧‧操作電壓源
Vout‧‧‧輸出端
In1、In2、InM1、InM2、Iy1、Iy2、Ix‧‧‧電流
Vx、Vy1、Vy2、V1、V2‧‧‧電壓
S31~S34‧‧‧步驟流程
第1圖 係為習知技藝之輸入緩衝器之示意圖。
第2圖 係為本發明之輸入緩衝器之第一實施例之電路圖。
第3圖 係為本發明之第一實施例之流程圖。
第4圖 係為本發明之輸入緩衝器之第二實施例之電路圖。
第5A圖 係為本發明之輸入緩衝器之第三實施例之電路圖。
第5B圖 係為本發明之輸入緩衝器之第三實施例之第一示意圖。
第5C圖 係為本發明之輸入緩衝器之第三實施例之第二示意圖。
第6圖 係為本發明之輸入緩衝器之第四實施例之電路圖。
第7A圖 係為本發明之輸入緩衝器之第五實施例之電路圖。
第7B圖 係為本發明之輸入緩衝器之第五實施例之第一示意圖。
第7C圖 係為本發明之輸入緩衝器之第五實施例之第二示意圖。
第8圖 係為本發明之輸入緩衝器之第六實施例之電路圖。
第9圖 係為本發明之輸入緩衝器之第七實施例之電路圖。
第10圖 係為本發明之輸入緩衝器之第八實施例之電路圖。
第11圖 係為本發明之輸入緩衝器之第九實施例之電路圖。
以下將參照相關圖式，說明依本發明之輸入緩衝器及其雜訊消除方法之實施例，為了清楚與方便圖式說明之故，圖式中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。在以下描述及/或申請專利範圍中，當提及元件「連接」或「耦合」至另一元件時，其可直接連接或耦合至該另一元件或可存在介入元件；而當提及元件「直接連接」或「直接耦合」至另一 元件時，不存在介入元件，用於描述元件或層之間之關係之其他字詞應以相同方式解釋。為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。
請參閱第2圖，其係為本發明之輸入緩衝器之第一實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
第一級電路21可包含第一級隨耦器M1及第一偏壓電流源A1；第一級隨耦器M1之汲極(公共端)可與雜訊感測器連接23，而第一偏壓電流源A1可與第一級隨耦器M1之源極(輸出端)連接並可產生第一雜訊電流In1，第一雜訊電流In1則會在第一級隨耦器M1之源極產生一第一雜訊電壓；在本實施例中，第一級隨耦器M1可為源極隨耦器；而在另一實施例中，第一級隨耦器M1也可為射極隨耦器。
第二級電路22可包含減法器S；減法器S之二輸入端可分別與第一級隨耦器M1及雜訊感測器23連接。
雜訊感測器23可感測第一雜訊電流In1以產生第一電壓。減法器S則可以轉換第一電壓為雜訊消除電流，並可以將雜訊消除電流饋至減法器S之輸出端；如此，雜訊消除電流可以在減法器S之輸出端產生雜訊消除電壓藉此以消除第一雜訊電壓。
由上述可知，輸入緩衝器2可透過雜訊感測器23感測第一級電路21之第一偏壓電流源A1產生之第一雜訊電流In1，並可透過減法器S消除第一雜訊電流In1，因此可有效地降低輸入緩衝器2輸出之雜訊，使量測儀器的訊雜比提升。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
請參閱第3圖，其係為本發明之輸入緩衝器之第一實施例之流程圖。如圖所示，本實施例之輸入緩衝器2之雜訊消除方法可以包含下列各步驟：
在步驟S31中，以雜訊感測器感測第一級隨耦器之輸出端之第一偏壓電流源產生第一雜訊電流。
在步驟S32中，由減法器轉換第一雜訊電流為雜訊消除電流。
在步驟S33中，透過雜訊消除電流消除第一雜訊電流產生之雜訊。
請參閱第4圖，其係為本發明之輸入緩衝器之第二實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
雜訊感測器23可包含第一阻抗Z1；第一阻抗Z1之一端可做為雜訊感測器23之感測端，第一阻抗Z1之另一端可做為雜訊感測器23之輸入端，並可與操作電壓源Vcc連接；在較佳的實施例中，第一阻抗Z1可為電阻、電感及電容之一或任二者以上的結合。
第一級電路21可包含第一級隨耦器M1及第一偏壓電流源A1；第一級隨耦器M1可為源極隨耦器；第一級隨耦器M1之閘極(輸入端)可與輸入電壓源Vin連接，第一級隨耦器M1之汲極(公共端)可與雜訊感測器23之感測端連接，第一級隨耦器M1之源極(輸出端)可與第一偏壓電流源A1連接。
第二級電路22可為減法器，其可包含第二級隨耦器M2、第二偏壓電流源A2及轉導器G；第二級隨耦器M2可為源極隨耦器；第二級隨耦器M2之閘極(輸入端)可與第一級隨耦器M1之輸出端及第一偏壓電流源A1連接，第二級隨耦器M2之源極(輸出端)可與第二偏壓電流源A2連接；轉導器G之輸入端可與雜訊感測器23之感測端及第一級隨耦器M1之汲極連接，轉導器G之輸出端可與第二級隨耦器M2之源極及第二偏壓電流源A2連接。
第一偏壓電流源A1可產生第一雜訊電流In1，第一雜訊電流In1則會在第一級隨耦器M1之源極產生第一雜訊電壓，雜訊感測器23可感測第一雜訊電流In1並在雜訊感測器23之感測端產生第一電壓。
轉導器G可轉換第一電壓為雜訊消除電流，並可將雜訊消除電流饋至第二級隨耦器M2之源極，並可在第二級隨耦器M2之源極產生雜訊消除電壓。
因此，透過選擇適當的第一阻抗Z1及轉導器G即可使雜訊消除電壓可以完全消除第一雜訊電壓。
請參閱第5A圖，其係為本發明之輸入緩衝器之第三實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
雜訊感測器23可包含第一阻抗Z1及第二阻抗Z2；第一阻抗Z1可與第二阻抗Z2串聯；第一阻抗Z1之一端可做為雜訊感測器23之第一感測端，第一阻抗Z1之另一端可與第二阻抗Z2之一端連接並做為雜訊感測器23之第二感測端，第二阻抗Z2之另一端可做為雜訊感測器之輸入端，並可與操作電壓源Vcc連接；在較佳的實施例中，第一阻抗Z1可與第二阻抗Z2可為電阻、電感及電容之一或任二者以上的結合。
第一級電路21可包含第一級隨耦器M1及第一偏壓電流源A1；第一級隨耦器M1可為源極隨耦器；第一級隨耦器M1之閘極(輸入端)可與輸入電壓源Vin連接，第一級隨耦器M1之汲極(公共端)可與雜訊感測器23之第一感測端連接，第一級隨耦器M1之源極(輸出端)可與第一偏壓電流源A1連接。
第二級電路22可為減法器，其可包含第二級隨耦器M2、第二偏壓電流源A2及轉導器G；第二級隨耦器M2可為源極隨耦器；第二級隨耦器 M2之汲極(公共端)可與雜訊感測器23之第二感測端連接，第二級隨耦器M2之閘極(輸入端)可與第一級隨耦器M1之輸出端及第一偏壓電流源A1連接，第二級隨耦器M2之源極(輸出端)可與第二偏壓電流源A2連接；轉導器G之輸入端可與雜訊感測器23之第一感測端及第一級隨耦器M1之汲極連接，轉導器G之輸出端可與第二級隨耦器M2之源極及第二偏壓電流源A2連接。
請參閱第5B圖，其係為本發明之輸入緩衝器之第三實施例之第一示意圖。如圖所示，第一偏壓電流源A1可產生第一雜訊電流In1，第一雜訊電流In1則會在第一級隨耦器M1之源極產生第一雜訊電壓V1，雜訊感測器23可感測第一雜訊電流In1並在雜訊感測器23之第一感測端產生第一電壓Vy1，第一雜訊電壓V1及第一電壓Vy1可由下式(2)及式(3)表示：V1=In1z1.............................................................................(2)
Vy1=Vx+In1Z1.......................................................................(3)
其中，V1表示第一雜訊電壓；In1表示第一雜訊電流；Vy1表示雜訊感測器23之第一感測端之電壓(即第一電壓)；Vx表示雜訊感測器23之第二感測端之電壓；z1表示第一級隨耦器M1之輸出阻抗；Z1表示第一阻抗Z1之阻抗。
雜訊感測器23之第二感測端之電壓Vx可由下式(4)所示：Vx=IxZ2..............................................................................(4)
其中，Ix表示流經第二阻抗Z2之電流；Z2表示第二阻抗Z2之阻抗。
轉導器G可轉換第一電壓Vy1為雜訊消除電流Iy1，並可將雜訊消除電流Iy1負回授至第二級隨耦器M2之源極，並可在第二級隨耦器M2之源極產生雜訊消除電壓Vc。
雜訊消除電流Iy1及雜訊消除電壓Vc可由下式(5)及式(6)表示： Iy1=-gmVy1...........................................................................(5)
Vc=Iy1z2................................................................................(6)
其中，Iy1表示雜訊消除電流；-gm表示轉導器G之轉導值；Vc表示雜訊消除電壓；z2表示第二級隨耦器M2之輸出阻抗。
根據式(5)，流經第二阻抗Z2之電流Ix可由下式(7)表示：Ix=In1-gmVy1..........................................................................(7)
根據式(3)、式(4)及式(7)，第一電壓Vy1可進一步由下式(8)表示：Vy1=(In1-gmVy1)Z2+In1Z1=In1(Z1+Z2)-gmZ2Vy1=In1(Z1+Z2)/(1+gmZ2).......(8)
根據式(5)及式(8)，雜訊消除電流Iy1可進一步由下式(9)表示：Iy1=-gmIn1(Z1+Z2)/(1+gmZ2)......................................................(9)
根據式(6)及式(9)，雜訊消除電壓Vc可進一步由下式(10)表示：Vc=-gmIn1(Z1+Z2)z2/(1+gmZ2)....................................................(10)
由上述可知，若僅考慮第一偏壓電流源A1之第一雜訊電流In1，輸入緩衝器2之輸出端之雜訊電壓Vn可由下式(11)表示：Vn=V1+Vc=[z1-gm(Z1+Z2)z2/(1+gmZ2)]In1.....................................(11)
因此，透過選擇適當的第一阻抗Z1、第二阻抗Z2及轉導器G，可使雜訊電壓Vn等於0，故可使雜訊消除電壓Vc可以完全消除第一雜訊電壓V1。
請參閱第5C圖，其係為本發明之輸入緩衝器之第三實施例之第二示意圖。如圖所示，第二偏壓電流源A2可產生第二雜訊電流In2，並可在第二級隨耦器M2之源極產生第二雜訊電壓V2，雜訊感測器23可感測第二雜訊電流In2並在雜訊感測器23之第一感測端產生第二電壓Vy2，第二雜訊電壓V2及第二電壓Vy2可由下式(12)及式(13)表示：V2=In2z2............................................................................(12)
Vy2=Vx=IxZ2.......................................................................(13)
其中，V2表示第二雜訊電壓；In2表示第二雜訊電流；Vy2表示雜訊感測器23之第一感測端之電壓(即第二電壓)；Vx表示雜訊感測器23之第二感測端之電壓；z2表示第二級隨耦器M2之輸出阻抗；Z2表示第二阻抗Z2之阻抗。
雜訊抑制電流Iy2及雜訊抑制電壓Vr可由下式(14)及式(15)表示：Iy2=-gmVy2.........................................................................(14)
Vr=Iy2z2.............................................................................(15)
根據式(14)，流經第二級隨耦器M2及第二阻抗Z2之電流Ix可由下式(16)表示：Ix=In2-gmVy2.........................................................................(16)
根據式(13)及式(14)，第二電壓Vy2可進一步由下式(17)表示：Vy2=Vx=(In2-gmVy2)Z2=In2Z2-gmZ2Vy2=In2Z2/(1+gmZ2)......................(17)
根據式(14)及式(17)，雜訊抑制電流Iy2可進一步由下式(18)表示：Iy2=-gmIn2Z2/(1+gmZ2)............................................................(18)
根據式(15)及式(18)，雜訊抑制電壓Vr可進一步由下式(19)表示：Vr=-z2gmIn2Z2/(1+gmZ2)...........................................................(19)
根據式(12)及式(19)，若僅考慮第二偏壓電流源A2之第二雜訊電流In2，輸入緩衝器2之輸出端之雜訊電壓Vn可由下式(20)表示：Vn=V2+Vr=In2z2/(1+gmZ2).......................................................(20)
因此，透過選擇適當的第二阻抗Z2及轉導器G，可使雜訊抑制電壓Vr可以有效抑制第二雜訊電壓V2。
輸入緩衝器2之輸出端Vout之雜訊可由下式(21)表示：Vnt 2=[z1-gm(Z1+Z2)z2/(1+gmZ2)]2In1 2+(1/1+gmZ2)2z2 2In2 2+InM1 2z1 2+InM2 2z2 2...(21)
其中，Vnt表示輸入緩衝器2之輸出端Vout之雜訊；InM1表示第一級隨耦器M1本身的雜訊電流；InM2表示第二級隨耦器M2本身的雜訊電流。
由式(21)可明顯看出，由第一偏壓電流源A1之第一雜訊電流In1產生的雜訊可被有效地消除，而由第二偏壓電流源A2之第二雜訊電流In2產生的雜訊也可被有效地抑制。
由上述可知，輸入緩衝器2可透過二個回授路徑及一個前授路徑確實有效地降低輸入緩衝器2輸出之雜訊，故可以使量測儀器的訊雜比大幅地提升。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
請參閱第6圖，其係為本發明之輸入緩衝器之第四實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
與前述實施例不同的是，雜訊感測器23可僅包含第一阻抗Z1；上述之電路結構仍可有效地消除第一偏壓電流源A1之第一雜訊電流In1產生之第一雜訊電壓；然而，第二偏壓電流源A2之第二雜訊電流In2產生之第二雜訊電壓則無法得到有效的抑制。
輸入緩衝器2其它元件及其功能與第三實施例相似，故不在此多加贅述。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
請參閱第7A圖，其係為本發明之輸入緩衝器之第五實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
雜訊感測器23可包含第一阻抗Z1及第二阻抗Z2；第一阻抗Z1可與第二阻抗Z2串聯；第一阻抗Z1之一端可做為雜訊感測器23之第一感測端，第一阻抗Z1之另一端可與第二阻抗Z2之一端連接並做為雜訊感測器23之第二感測端，第二阻抗Z2之另一端可做為雜訊感測器之輸入端，並可與操作電壓源Vcc連接。
第一級電路21可以包含第一級隨耦器M1及第一偏壓電流源A1；第一級隨耦器M1可為源極隨耦器；第一級隨耦器M1之汲極(公共端)可與雜訊感測器23之第二感測端連接，第一級隨耦器M1之源極(輸出端)可與第一偏壓電流源A1連接。
第二級電路22可為減法器，其可以包含第二級隨耦器M2、第二偏壓電流源A2及轉導器G；第二級隨耦器M2可為源極隨耦器；第二級隨耦器M2之汲極(公共端)可與雜訊感測器23之第二感測端連接，第二級隨耦器之源極(輸出端)可與第一級隨耦器M1之閘極(輸入端)以及第二偏壓電流源A2連接，第二級隨耦器M2之閘極(輸入端)可與輸入電壓源Vin連接；轉導器G之輸入端可以與第一級隨耦器M1之汲極與雜訊感測器23之第一感測端連接，轉導器G之輸出端與第二級隨耦器M2之源極及第二偏壓電流源A2連接。
請參閱第7B圖，其係為本發明之輸入緩衝器之第五實施例之第一示意圖。如圖所示，第一偏壓電流源A1可產生第一雜訊電流In1，並可在第一雜訊電流In1則會在第一級隨耦器M1之源極產生第一雜訊電壓V1，雜訊感測器23可感測第一雜訊電流In1並在雜訊感測器23之第一感測端產生第一電壓Vy1，第一雜訊電壓V1及第一電壓Vy1可由下式(22)及式(23)表示：V1=In1z1............................................................................(22)
Vy1=Vx+In1Z1......................................................................(23)
其中，V1表示第一雜訊電壓；In1表示第一雜訊電流；Vy1表示雜訊感測器23之第一感測端之電壓(即第一電壓)；Vx表示雜訊感測器23之第二感測端之電壓；z1表示第一級隨耦器M1之輸出阻抗；Z1表示第一阻抗Z1之阻抗。
雜訊感測器23之第二感測端之電壓Vx可由下式(24)所示：Vx=IxZ2.............................................................................(24)
其中，Ix表示流經第二阻抗Z2之電流；Z2表示第二阻抗Z2之阻抗。
轉導器G可轉換第一電壓Vy1為雜訊消除電流Iy1，並可將雜訊消除電流Iy1負回授至第二級隨耦器M2之源極，並可在第二級隨耦器M2之源極產生雜訊消除電壓Vc。
雜訊消除電流Iy1及雜訊消除電壓Vc可由下式(25)及式(26)表示：Iy1=-gmVy1.........................................................................(25)
Vc=Iy1z1.............................................................................(26)
其中，Iy1表示雜訊消除電流；-gm表示轉導器G之轉導值；Vc表示雜訊消除電壓；z1表示第一級隨耦器M1之輸出阻抗。
根據式(25)，流經第二阻抗Z2之電流Ix可由下式(27)表示：Ix=In1-gmVy1........................................................................(27)
根據式(23)、式(24)及式(27)，第一電壓Vy1可進一步由下式(28)表示：Vy1=(In1-gmVy1)Z2+In1Z1=In1(Z1+Z2)-gmZ2Vy1=In1(Z1+Z2)/(1+gmZ2).....(28)
根據式(25)及式(28)，雜訊消除電流Iy1可進一步由下式(29)表示：Iy1=-gmIn1(Z1+Z2)/(1+gmZ2)...................................................(29)
根據式(26)及式(29)，雜訊消除電壓Vc可進一步由下式(30)表示：Vc=-gmIn1(Z1+Z2)z2/(1+gmZ2)....................................................(30)
由上述可知，若僅考慮第一偏壓電流源A1之第一雜訊電流In1，輸入 緩衝器2之輸出端之雜訊電壓Vn可由下式(31)表示：Vn=V1+Vc=[z1-gm(Z1+Z2)z2/(1+gmZ2)]In1.....................................(31)
因此，透過選擇適當的第一阻抗Z1、第二阻抗Z2及轉導器G，可使雜訊電壓Vn等於0，故可使雜訊消除電壓Vc可以完全消除第一雜訊電壓V1。
請參閱第7C圖，其係為本發明之輸入緩衝器之第五實施例之第二示意圖。如圖所示，第二偏壓電流源A2可產生第二雜訊電流In2，並可在第二級隨耦器M2之源極產生第二雜訊電壓V2，雜訊感測器23可感測第二雜訊電流In2並在雜訊感測器23之第一感測端產生第二電壓Vy2，第二雜訊電壓V2及第二電壓Vy2可由下式(32)及式(33)表示：V2=In2z2............................................................................(32)
Vy2=Vx=IxZ2.......................................................................(33)
其中，V2表示第二雜訊電壓；In2表示第二雜訊電流；Vy2表示雜訊感測器23之第一感測端之電壓(即第二電壓)；Vx表示雜訊感測器23之第二感測端之電壓；z2表示第二級隨耦器M2之輸出阻抗；Z2表示第二阻抗Z2之阻抗。
雜訊抑制電流Iy2及雜訊抑制電壓Vr可由下式(34)及式(35)表示：Iy2=-gmVy2.........................................................................(34)
Vr=Iy2z2.............................................................................(35)
根據式(34)，流經第二級隨耦器M2及第二阻抗Z2之電流Ix可由下式(36)表示：Ix=In2-gmVy2.........................................................................(36)
根據式(33)及式(34)，第二電壓Vy2可進一步由下式(37)表示：Vy2=Vx=(In2-gmVy2)Z2=In2Z2-gmZ2Vy2=In2Z2/(1+gmZ2)......................(37)
根據式(34)及式(37)，雜訊抑制電流Iy2可進一步由下式(38)表示：Iy2=-gmIn2Z2/(1+gmZ2)............................................................(38)
根據式(35)及式(38)，雜訊抑制電壓Vr可進一步由下式(39)表示：Vr=-z2gmIn2Z2/(1+gmZ2)...........................................................(39)
根據式(32)及式(39)，若僅考慮第二偏壓電流源A2之第二雜訊電流In2，輸入緩衝器2之輸出端之雜訊電壓Vn可由下式(40)表示：Vn=V2+Vr=In2z2/(1+gmZ2).......................................................(40)
因此，透過選擇適當的第二阻抗Z2及轉導器G，可使雜訊抑制電壓Vr可以有效抑制第二雜訊電壓V2。
輸入緩衝器2之輸出端Vout之雜訊可由下式(41)表示：Vnt 2=[z1-gm(Z1+Z2)z2/(1+gmZ2)]2In1 2+(1/1+gmZ2)2z2 2In2 2+InM1 2z1 2+InM2 2z2 2...(41)
其中，Vnt表示輸入緩衝器2之輸出端Vout之雜訊；InM1表示第一級隨耦器M1本身的雜訊電流；InM2表示第二級隨耦器M2本身的雜訊電流。
由式(41)可明顯看出，由第一偏壓電流源A1之第一雜訊電流In1產生的雜訊可被有效地消除，而由第二偏壓電流源A2之第二雜訊電流In2產生的雜訊也可被有效地抑制。
由上述可知，輸入緩衝器2可透過二個回授路徑及一個前授路徑確實有效地降低輸入緩衝器輸出之雜訊，故可以使量測儀器的訊雜比大幅地提升。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
值得一提的是，由於習知技藝之輸入緩衝器無法有效地消除雜訊，因此雜訊會直接反應到量測儀器的輸出端，使量測儀器的訊雜比大幅降低。相反的，根據本發明之實施例，輸入緩衝器可透過雜訊感測器感測第一級 電路之偏壓電流源產生之雜訊，並可透過減法器消除上述雜訊；此外，輸入緩衝器還可透過雜訊感測器感測第二級電路之偏壓電流源產生之雜訊，並可透過減法器抑制上述雜訊；因此輸入緩衝器可有效地降低輸入緩衝器輸出之雜訊，使量測儀器的訊雜比提升。
此外，部份習知技藝之輸入緩衝器採用低雜訊的電阻偏壓電路或源極退化偏壓電路；然而，上述的電路架構需要較高的操作電壓，不適用於低壓的積體電路製程，且會因須採用離散元件而嚴重影響到量測儀器的頻寬。相反的，根據本發明之實施例，輸入緩衝器不需要採用電阻偏壓電路或源極退化偏壓電路，因此不需要較高的操作電壓即可驅動，故可適用於低壓的積體電路製程，且不會因須採用離散元件而降低量測儀器的頻寬，故可以使量測儀器有效地降低成本，並可達到較佳的效能。
另外，根據本發明之實施例，輸入緩衝器之減法器不但可以有效地消除雜訊，更可與輸入緩衝器的第二級電路整合以直接做為輸入緩衝器的第二級電路，使輸入緩衝器之成本能夠進一步降低。
再者，本發明之一實施例中，輸入緩衝器可採用兩級電路串接的隔離式架構，因此可以提供良好的隔離度，故可以使量測儀器的效能進一步提升。
請參閱第8圖，其係為本發明之輸入緩衝器之第六實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
與前述實施例不同的是，雜訊感測器23可僅包含第一阻抗Z1；上述之電路結構仍可有效地消除第一偏壓電流源A1之第一雜訊電流In1產生之第一雜訊電壓；然而，第二偏壓電流源A2之第二雜訊電流In2產生之第二雜訊電壓則無法得到有效的抑制。
輸入緩衝器2其它元件及其功能與第五實施例相似，故不在此多加贅述。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
請參閱第9圖，其係為本發明之輸入緩衝器之第七實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
第二級電路22可包含第二級隨耦器M2、交流耦合器(AC coupling)AC及電晶體M3；第二級隨耦器M2可為源極隨耦器；其中，透過交流耦合器AC與電晶體M3的組合可使電晶體M3不但可做為第二偏壓電流源，且同時可做為轉導器以提供轉導值(-gm)。
輸入緩衝器2其它元件及其功能與第二實施例相似，故不在此多加贅述。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
請參閱第10圖，其係為本發明之輸入緩衝器之第八實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
第二級電路22可包含第二級隨耦器M2、交流耦合器(AC coupling)AC及電晶體M3；第二級隨耦器M2可為源極隨耦器；其中，透過交流耦合器AC與電晶體M3的組合可使電晶體M3不但可做為第二偏壓電流源，且同時可做為轉導器以提供轉導值(-gm)。
輸入緩衝器2其它元件及其功能與第三實施例相似，故不在此多加贅述。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
請參閱第11圖，其係為本發明之輸入緩衝器之第九實施例之電路圖。如圖所示，輸入緩衝器2可包含雜訊感測器23、第一級電路21及第二級電路22。
第二級電路22可包含第二級隨耦器M2、轉導器G、電晶體M3及第三阻抗Z3；第二級隨耦器M2可為源極隨耦器；其中，第三阻抗Z3可做為第二偏壓電流源，而且電晶體M3則可做為隔離器以提升第二偏壓電流源的隔離度。
當然，本實施例僅為舉例說明，輸入緩衝器2之結構及其各元件功能均可實際需求改變，本發明並不以此為限。
綜上所述，根據本發明之實施例，輸入緩衝器可透過雜訊感測器感測第一級電路之偏壓電流源產生之雜訊，並可透過減法器消除上述雜訊，因此可有效地降低輸入緩衝器輸出之雜訊，使量測儀器的訊雜比可以有效地提升。
根據本發明之實施例，輸入緩衝器可透過雜訊感測器感測第二級電路之偏壓電流源產生之雜訊，並可透過減法器抑制上述雜訊，因此可有效地降低輸入緩衝器輸出之雜訊，使量測儀器的訊雜比進一步提升。
又，根據本發明之實施例，輸入緩衝器之減法器不但可以有效地消除雜訊，更可與輸入緩衝器的第二級電路整合以直接做為輸入緩衝器的第二級電路，使輸入緩衝器之成本能夠有效地降低。
此外，根據本發明之實施例，輸入緩衝器不需要較高的操作電壓即可驅動，故可適用於低壓的積體電路製程，使輸入緩衝器之成本能夠進一步降低。
另外，根據本發明之實施例，輸入緩衝器不需要較高的操作電壓即可驅動，因此不會因須採用離散元件而降低量測儀器的頻寬，故可以使量測儀器達到較佳的效能。
再者，本發明之一實施例中，輸入緩衝器可採用兩級電路串接的隔離式架構，因此可以提供良好的隔離度，故可以使量測儀器的效能進一步提升。
可見本發明在突破先前之技術下，確實已達到所欲增進之功效，且也非熟悉該項技藝者所易於思及，其所具之進步性、實用性，顯已符合專利之申請要件，爰依法提出專利申請，懇請 貴局核准本件發明專利申請案，以勵創作，至感德便。
以上所述僅為舉例性，而非為限制性者。其它任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應該包含於後附之申請專利範圍中。

Claims (29)

  1. 一種輸入緩衝器，係包含：一雜訊感測器；一第一級隨耦器，其公共端與該雜訊感測器連接，一第一偏壓電流源與其輸出端連接並產生一第一雜訊電流；以及一減法器，係與該第一級隨耦器及該雜訊感測器連接；其中，該雜訊感測器感測該第一雜訊電流，並透過該減法器產生之一雜訊消除電流以消除該第一雜訊電流產生之雜訊。
  2. 如申請專利範圍第1項所述之輸入緩衝器，其中該雜訊感測器感測該第一雜訊電流以產生一第一電壓，該減法器轉換該第一電壓為該雜訊消除電流。
  3. 如申請專利範圍第2項所述之輸入緩衝器，其中該第一雜訊電流在該第一級隨耦器之輸出端產生一第一雜訊電壓，該雜訊消除電流在該減法器之輸出端產生一雜訊消除電壓以消除該第一雜訊電壓。
  4. 如申請專利範圍第1項所述之輸入緩衝器，其中該減法器之輸出端與一第二偏壓電流源連接，該第二偏壓電流源產生一第二雜訊電流。
  5. 如申請專利範圍第4項所述之輸入緩衝器，其中該雜訊感測器感測該第二雜訊電流，並透過該減法器產生之一雜訊抑制電流，以抑制該第二雜訊電流產生之雜訊。
  6. 如申請專利範圍第5項所述之輸入緩衝器，其中該雜訊感測器感測該第二雜訊電流以產生一第二電壓，該減法器轉換該第二電壓為一雜訊抑制電流。
  7. 如申請專利範圍第6項所述之輸入緩衝器，其中該第二雜訊電流在該減法器之輸出端產生一第二雜訊電壓，該雜訊抑制電流在該減法器之輸出端產生一雜訊抑制電壓以抑制該第二雜訊電壓。
  8. 如申請專利範圍第5項所述之輸入緩衝器，其中該雜訊感測器之輸入端與一操作電壓源連接。
  9. 如申請專利範圍第8項所述之輸入緩衝器，其中該雜訊感測器係包含一第一阻抗及與該第一阻抗串聯的一第二阻抗。
  10. 如申請專利範圍第9項所述之輸入緩衝器，其中該第一阻抗之一端做為該雜訊感測器之第一感測端，該第一阻抗之另一端與該第二阻抗之一端連接並做為該雜訊感測器之第二感測端，該第二阻抗之另一端做為該雜訊感測器之輸入端。
  11. 如申請專利範圍第10項所述之輸入緩衝器，其中該第一級隨耦器之輸入端與一輸入電壓源連接，該第一級隨耦器之公共端與該雜訊感測器之第一感測端連接。
  12. 如申請專利範圍第11項所述之輸入緩衝器，其中該減法器包含一第二級隨耦器及一轉導器。
  13. 如申請專利範圍第12項所述之輸入緩衝器，其中該第二級隨耦器之公共端與該雜訊感測器之第二感測端連接，該第二級隨耦器之輸出端與該第二偏壓電流源連接，該第二級隨耦器之輸入端與該第一級隨耦器之輸出端及該第一偏壓電流源連接。
  14. 如申請專利範圍第13項所述之輸入緩衝器，其中該轉導器之輸入端與該雜訊感測器之第一感測端及該第一級隨耦器之公共端連接，該轉導器之輸出端與該第二級隨耦器之輸出端及該第二偏壓電流源連接。
  15. 如申請專利範圍第14項所述之輸入緩衝器，其中該第一級隨耦器及該第二級隨耦器為射極隨耦器或源極隨耦器。
  16. 如申請專利範圍第10項所述之輸入緩衝器，其中該第一級隨耦器之公共端與該雜訊感測器之第一感測端連接。
  17. 如申請專利範圍第16項所述之輸入緩衝器，其中該減法器包含一第二級隨耦器及一轉導器。
  18. 如申請專利範圍第17項所述之輸入緩衝器，其中該第二級隨耦器之公共端與該雜訊感測器之第二感測端連接，該第二級隨耦器之輸出端與該第一級隨耦器之輸入端及該第二偏壓電流源連接，該第二級隨耦器之輸入端與一輸入電壓源連接。
  19. 如申請專利範圍第18項所述之輸入緩衝器，其中該轉導器之輸入端與該第一級隨耦器之公共端與該雜訊感測器之第一感測端連接，該轉導器之輸出端與該第二級隨耦器之輸出端及該第二偏壓電流源連接。
  20. 如申請專利範圍第19項所述之輸入緩衝器，其中該第一級隨耦器及該第二級隨耦器為射極隨耦器或源極隨耦器。
  21. 一種雜訊消除方法，係用於一輸入緩衝器，包含下列步驟：以一雜訊感測器感測一第一級隨耦器之輸出端之一第一偏壓電流源產生之一第一雜訊電流；以一減法器轉換該第一雜訊電流為一雜訊消除電流；以及透過該雜訊消除電流消除該第一雜訊電流產生之雜訊。
  22. 如申請專利範圍第21項所述之雜訊消除方法，其中以該雜訊感測器感測該第一級隨耦器之輸出端之該第一偏壓電流源產生該第一雜訊電流及該減法器轉換該第一雜訊電流為該雜訊消除電流之步驟，更分別包含下列步驟：由該雜訊感測器感測該第一雜訊電流以產生一第一電壓；以及透過該減法器轉換該第一電壓為一雜訊消除電流。
  23. 如申請專利範圍第22項所述之雜訊消除方法，其中透過該減法器轉換該第一電壓為該雜訊消除電流之步驟，更包含下列步驟：由該雜訊消除電流在該減法器之輸出端產生一雜訊消除電壓以消除該第一雜訊電流在該第一級隨耦器之輸出端產生之一第一雜訊電壓。
  24. 如申請專利範圍第21項所述之雜訊消除方法，更包含下列步驟：以該雜訊感測器感測該減法器之輸出端之一第二偏壓電流源產生之一第二雜訊電流；該減法器轉換該第二雜訊電流為一雜訊抑制電流；以及透過該雜訊抑制電流抑制該第二雜訊電流產生之雜訊。
  25. 如申請專利範圍第24項所述之雜訊消除方法，其中以該雜訊感測器感測該減法器之輸出端之該第二偏壓電流源產生該第二雜訊電流及該減法器轉換該第二雜訊電流為該雜訊抑制電流之步驟，更分別包含下列步驟：由該雜訊感測器感測該第二雜訊電流以產生一第二電壓；以及透過該減法器轉換該第二電壓為一雜訊抑制電流。
  26. 如申請專利範圍第25項所述之雜訊消除方法，其中透過該減法器轉換該第二電壓為該雜訊抑制電流之步驟，更包含下列步驟：由該雜訊抑制電流在該減法器之輸出端產生一雜訊抑制電壓以抑制該第二雜訊電流在該減法器之輸出端產生一第二雜訊電壓。
  27. 如申請專利範圍第21項所述之雜訊消除方法，其中該雜訊感測器係包含一第一阻抗及與該第一阻抗串聯的一第二阻抗。
  28. 如申請專利範圍第21項所述之雜訊消除方法，其中該減法器包含一第二級隨耦器及一轉導器。
  29. 如申請專利範圍第28項所述之雜訊消除方法，其中該第一級隨耦器及該第二級隨耦器為射極隨耦器或源極隨耦器。
TW106134786A 2017-10-11 2017-10-11 輸入緩衝器及其雜訊消除方法 TWI659616B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106134786A TWI659616B (zh) 2017-10-11 2017-10-11 輸入緩衝器及其雜訊消除方法
CN201711120949.5A CN109660245B (zh) 2017-10-11 2017-11-14 输入缓冲器及其噪声消除方法
US15/848,283 US20190107559A1 (en) 2017-10-11 2017-12-20 Input buffer and noise cancellation method thereof
JP2018028371A JP2019075772A (ja) 2017-10-11 2018-02-21 入力バッファー及びそのノイズ除去方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106134786A TWI659616B (zh) 2017-10-11 2017-10-11 輸入緩衝器及其雜訊消除方法

Publications (2)

Publication Number Publication Date
TW201916588A TW201916588A (zh) 2019-04-16
TWI659616B true TWI659616B (zh) 2019-05-11

Family

ID=65992551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134786A TWI659616B (zh) 2017-10-11 2017-10-11 輸入緩衝器及其雜訊消除方法

Country Status (4)

Country Link
US (1) US20190107559A1 (zh)
JP (1) JP2019075772A (zh)
CN (1) CN109660245B (zh)
TW (1) TWI659616B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299728B2 (en) * 2007-08-31 2012-10-30 Sony Corporation Precharge controlling method and display device using the same
US8742849B1 (en) * 2012-04-02 2014-06-03 Applied Micro Circuits Corporation Linear source follower amplifier
US20150318829A1 (en) * 2014-05-02 2015-11-05 Cirrus Logic International Semiconductor Ltd. Low noise amplifier for mems capacitive transducers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020699A (en) * 1996-09-11 2000-02-01 Texas Instruments Incorporated Circuitry and method for controllable slew rate
TW200741408A (en) * 2006-04-28 2007-11-01 Fitipower Integrated Tech Inc Current mirror circuit with high driving ability and output buffer device using the same
US8138835B2 (en) * 2010-02-11 2012-03-20 Qualcomm, Incorporated Wide band LNA with noise canceling
TWI439023B (zh) * 2011-07-13 2014-05-21 Wistron Corp 低雜訊降壓轉換電路及低雜訊電壓供應總成
KR101871811B1 (ko) * 2012-09-18 2018-06-28 한국전자통신연구원 잡음 필터를 사용한 ｍｅｍｓ 마이크로폰
TWI496414B (zh) * 2012-11-16 2015-08-11 C Media Electronics Inc 用於非平衡訊號的共模雜訊消除電路
CN105897184B (zh) * 2016-03-30 2018-08-14 武汉芯泰科技有限公司 一种低噪声放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299728B2 (en) * 2007-08-31 2012-10-30 Sony Corporation Precharge controlling method and display device using the same
US8742849B1 (en) * 2012-04-02 2014-06-03 Applied Micro Circuits Corporation Linear source follower amplifier
US20150318829A1 (en) * 2014-05-02 2015-11-05 Cirrus Logic International Semiconductor Ltd. Low noise amplifier for mems capacitive transducers

Also Published As

Publication number Publication date
JP2019075772A (ja) 2019-05-16
US20190107559A1 (en) 2019-04-11
CN109660245A (zh) 2019-04-19
CN109660245B (zh) 2023-07-18
TW201916588A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
KR101408529B1 (ko) 용량성 신호 소스 증폭기를 위한 시스템 및 방법
JPWO2018116706A1 (ja) 静電容量検出装置及び入力装置
US9263993B2 (en) Low pass filter with common-mode noise reduction
US20080310655A1 (en) Programmable integrated microphone interface circuit
JP2008153744A (ja) 全差動増幅器
US9253569B2 (en) System and method for a cancelation circuit
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
TWI547125B (zh) 線性等化器及其方法
TWI659616B (zh) 輸入緩衝器及其雜訊消除方法
US20170111081A1 (en) Balancing sense amplifier for ethernet transceiver
Barbieri et al. 100${+} $ dB A-Weighted SNR Microphone Preamplifier With On-Chip Decoupling Capacitors
JP6173180B2 (ja) マイクロホン及びマイクロホン装置
JP4026665B1 (ja) ローパスフィルタ及びそれに用いられる電圧電流変換回路
TW202220353A (zh) 電磁干擾抑制電路及相關的感測電路
CN107612551A (zh) 降噪电路和δ‑σ调制器
JP5375680B2 (ja) 単相差動変換器
JPH10150328A (ja) 差動入力電圧をシングル・エンド出力電圧に変換する電子回路
TWI612528B (zh) 感測裝置
JP7191598B2 (ja) 増幅装置
TWI721814B (zh) 差分至單端轉換器
TWI580178B (zh) 提升差動放大器增益的裝置及方法
JP2012169820A (ja) プリアンプ回路、及びマイクロフォン
JP5195145B2 (ja) 差動増幅器
JP5700722B2 (ja) 周波数変換器
JP6454074B2 (ja) 差動増幅回路