CN107612551A - 降噪电路和δ‑σ调制器 - Google Patents

降噪电路和δ‑σ调制器 Download PDF

Info

Publication number
CN107612551A
CN107612551A CN201710545553.9A CN201710545553A CN107612551A CN 107612551 A CN107612551 A CN 107612551A CN 201710545553 A CN201710545553 A CN 201710545553A CN 107612551 A CN107612551 A CN 107612551A
Authority
CN
China
Prior art keywords
transistor
signal
circuit
coupled
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710545553.9A
Other languages
English (en)
Other versions
CN107612551B (zh
Inventor
蔡鸿杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107612551A publication Critical patent/CN107612551A/zh
Application granted granted Critical
Publication of CN107612551B publication Critical patent/CN107612551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/498—A resistor being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种降噪电路，其包括：晶体管、信号发生电路和噪声检测电路。信号发生电路用于提供输入信号，以及，噪声检测电路耦接于晶体管和信号发生电路。噪声检测电路用于接收信号发生电路提供的输入信号，并产生输出信号至晶体管。其中，由噪声检测电路产生的输出信号的交流分量减少信号发生电路提供的输入信号的交流分量，以及，输出信号和输入信号具有相反的极性。相应地，本发明还提供了一种Δ‑Σ调制器。采用本发明，可以减小芯片面积。

Description

降噪电路和Δ-Σ调制器
技术领域
本发明涉及一种降噪技术，更特别地，涉及一种降噪电路和相关的Δ-Σ调制器。
背景技术
三角-积分(delta-sigma，Δ-Σ)调制器通常会受量化噪声和数字至模拟转换器(digital to analog converter，DAC)噪声的影响，这些噪声会恶化信号质量和电路效率。通过增加过采样比(over-sampling ratio，OSR)、量化位数或回路滤波器阶数可以减少量化噪声。然而，当被施加大摆幅的输入时，并不能够容易地消除掉来自偏置源(biassource)的DAC噪声。目前，减少DAC噪声的其中一个解决方案是在偏置路径中增加一个体积大的(bulky)电阻-电容低通滤波器。然而，该体积大的电阻-电容低通滤波器会占用较大的芯片面积，且会增加制造成本。
发明内容
有鉴于此，本发明的目的之一在于提供一种降噪电路和Δ-Σ调制器，以解决上述问题。
第一方面，本发明提供一种降噪电路，该降噪电路包括：第一晶体管、信号发生电路和噪声检测电路。信号发生电路耦接于第一晶体管，用于提供输入信号。噪声检测电路耦接于第一晶体管和信号发生电路，且用于接收信号发生电路提供的输入信号，并根据输入信号产生输出信号至第一晶体管。其中，由噪声检测电路产生的输出信号的交流分量能够减少信号发生电路提供的输入信号的交流分量，以及，输出信号和输入信号具有相反的极性。
第二方面，本发明提供一种Δ-Σ调制器，其包括如上所述的降噪电路。
在可选实施例中，Δ-Σ调制器还可以包括：接收电路、回路滤波器、量化器，以及，数字至模拟转换器。接收电路用于接收反馈信号和模拟输入信号，以产生求和信号。回路滤波器用于接收所述求和信号，并对所述求和信号进行滤波，以产生滤波后的求和信号。量化器耦接于所述回路滤波器，用于根据所述滤波后的求和信号产生数字输出信号。数字至模拟转换器耦接于所述量化器和所述接收电路，用于对从所述数字输出信号衍生出来的信号执行数字至模拟转换操作，以产生所述反馈信号至所述接收电路。其中，降噪电路被应用至所述数字至模拟转换器。
在以上技术方案中，降噪电路根据输入信号产生反相的输出信号，其中，该输出信号能够减少输入信号上的噪声，从而无需使用体积庞大的电阻-电容低通滤波器即可以减少电路噪声，因此，可以减小芯片面积。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明一实施例示出的降噪电路100的示意图；
图2是根据本发明第一实施例示出的一种噪声检测电路的示意图；
图3是根据本发明第二实施例示出的一种噪声检测电路的示意图；
图4是根据本发明第三实施例示出的一种噪声检测电路的示意图；
图5是根据本发明第四实施例示出的一种噪声检测电路的示意图；
图6是根据本发明第五实施例示出的一种噪声检测电路的示意图；
图7是根据本发明第六实施例示出的一种噪声检测电路的示意图；
图8根据本发明另一实施例示出了降噪电路800的示意图；
图9是根据本发明一实施例示出的连续时间Δ-Σ调制器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
本发明提供了一种降噪电路及其相关的Δ-Σ调制器，其能够减少电路噪声(如DAC噪声)而不需要使用低通滤波器，从而可以减小芯片面积，且具有成本低的优点。该降噪电路包括晶体管、信号发生电路和噪声检测电路，其中，信号发生电路耦接于晶体管，用于提供输入信号；噪声检测电路耦接于晶体管和信号发生电路，用于接收该输入信号，并根据该输入信号产生输出信号至晶体管，从而形成降噪回路(noise reduction loop)。其中，输出信号的交流分量可以用于减少或基本消除输入信号的交流分量，以及，输出信号和输入信号具有相反的极性。在一实施例中，该交流分量为噪声分量(noise component)。
请参考图1，图1是根据本发明一实施例示出的降噪电路(noise reductioncircuit)100的示意图。如图1所示，降噪电路100可以包括：噪声检测电路(noise sensingcircuit)110、信号发生电路(signal generating circuit，在本实施例中，为方便示例说明，信号发生电路用噪声模块120表示)、多个主电路(main circuit)130_1-130_N、多个晶体管(transistor)M0-MN(如图1中以P型晶体管示出)，以及，多个电阻R0-RN。在该实施例中，降噪电路100用于消除(cancel)或减少(reduce)前面级(previous stages，例如，噪声模块120)带来的噪声，并向后面级(following stages，例如，主电路130_1-130_N)提供噪声消除信号，该噪声消除信号用于减少前面级带来的噪声。应当说明的是，本发明结构中采用的晶体管可以是P型晶体管或者N型晶体管，特别地，P型晶体管可以是P沟道金属氧化物半导体(P-channel Metal Oxide Semiconductor，PMOS)晶体管(可简称为PMOS)，以及，N型晶体管可以是N沟道金属氧化物半导体(N-channel metal oxide semiconductor，NMOS)晶体管(可简称为NMOS)，具体地，本发明实施例不做任何限制。
在图1所示的实施例中，噪声模块120可以是具有信号和噪声的任意电压源或电流源，例如，噪声模块120可以是带隙参考电压发生器(bandgap reference voltagegenerator)或参考电流发生器。二极管接法晶体管(diode-connected transistor)M0用于接收输入信号(例如，图1所示的输入电流Iin)，以及，晶体管M1-MN分别用作电流镜(current mirror)，以镜像该输入电流Iin，从而产生镜像电流Iout1-IoutN至主电路130_1-130_N。由于输入电流Iin带有噪声(noisy)，故镜像电流Iout1-IoutN也将带有噪声。因此，噪声检测电路110用于检测输入端Nin上的输入电流Iin的噪声分量，以在输出端Nout上产生输出信号Vout至晶体管M0的栅极，进而消除或减少由输入电流Iin的噪声分量造成的噪声。通过使用噪声检测电路110，能够减少晶体管M0的栅极上的噪声，从而电流镜(即，晶体管M1-MN)能够分别产生已被消除噪声(noise-cancelled)的镜像电流Iout1-IoutN。
在本实施例中，主电路130_1-130_N可以是需要使用电流的任意电路，其中，所要使用的电流是根据输入电流Iin产生的。例如，主电路130_1可以是连续时间三角-积分(delta-sigma，Δ-Σ)调制器，以及，镜像电流Iout1流入该连续时间Δ-Σ调制器的输入节点。
具体地，输入电流Iin可以是噪声模块120提供的直流(Direct Current，DC)电流，而当输入电流Iin突然具有噪声分量时，晶体管M0的栅极将直接受到该噪声分量的影响。同时，噪声检测电路110产生输出信号Vout至晶体管M0的栅极，其中，输出信号Vout的噪声分量与输入电流Iin的噪声分量的极性相反(opposite polarity)，即，输出信号Vout的相位和噪声分量的相位是反相的，以消除或减少输入电流Iin所具有的噪声分量。换句话说，当噪声模块120向晶体管M0的栅极提供噪声分量时，噪声检测电路110可以立即产生反相的噪声分量至晶体管M0的栅极，从而，噪声检测电路110产生的该反相的噪声分量能够消除或减少噪声模块120所具有的噪声分量。因此，晶体管M0-MN的栅极的电压电平更稳定，而不会受输入信号Iin的噪声分量的影响。
此外，在图1所示的实施例中，由于噪声检测电路110能够减少前一级至下一级的噪声，因此，在电流镜(即晶体管M1-MN)和晶体管M0之间不再需要低通滤波器，而且，连接到晶体管M0的栅极的电容也不是必要的，从而可以减少芯片面积。
图2是根据本发明一实施例示出的噪声检测电路110的示意图。如图2所示，噪声检测电路110包括：P型晶体管(PMOS)MP1、N型晶体管(如NMOS)MN1和两个电阻RNS1和RNS2。NMOSMN1的栅极用作输入端Nin，以接收输入信号Vin(例如，输入电流Iin的电压型噪声分量)，NMOS MN1的源极经由电阻RNS1耦接于接地电压，以及，NMOS MN1的漏极用作输出端Nout，以输出该输出信号Vout。PMOS MP1的源极通过电阻RNS2连接到电源电压VDD，PMOS MP1的栅极和漏极都连接到NMOS MN1的漏极。可以设计电阻RNS1和RNS2的阻值之间的比率来确定噪声检测电路110的增益，进而调整输出信号Vout的幅值，以使得输出信号Vout的交流分量的幅值大致等于输入信号Vin的交流分量的幅值，进而减少或基本消除掉输入信号Vin中的噪声。因此，对于工艺、电压和温度(process,voltage and temperature，PVT)变化，该增益是稳健的(robust)。在本实施例中，输出信号Vout和输入信号Vin具有相反的极性(即相位是反相的)。
为了避免非期望的影响，即避免NMOS MN1的漏极的DC电平影响晶体管M0的栅极，如图3所示，图3示出了一种噪声检测电路110，电容CHPF1可位于输出端Nout和NMOS MN1的漏极之间，从而，可以消除所提及的影响。
图4是根据本发明另一实施例示出的噪声检测电路110的示意图。如图4所示，噪声检测电路110包括P型晶体管(PMOS)MP2、N型晶体管(如NMOS)和两个电阻RNS3和RNS4。PMOSMP2的栅极用作输入端Nin，以接收输入信号Vin(例如，输入电流Iin的电压型噪声分量)，PMOS MP2的源极经由电阻RNS4耦接于电源电压VDD，以及，PMOS MP2的漏极用作输出端Nout，以输出该输出信号Vout。NMOS MN2的源极经由电阻RNS3耦接于接地电压，以及，NMOS MN2的栅极和漏极均耦接于PMOS MP2的漏极。可以设计电阻RNS3和RNS4的阻值之间的比率来确定噪声检测电路110的增益。因此，对于PVT变化，增益可以是稳健的。在本实施例中，输出信号Vout和输入信号Vin具有相反的极性(即相位是反相的)。
为了避免非期望的影响，即避免PMOS MP2的漏极的DC电平影响晶体管M0的栅极，如图5所示，图5示出了一种噪声检测电路110，电容CHPF2可位于输出端Nout和PMOS MP2的漏极之间，从而，可以消除所提及的影响。
图6是根据本发明另一实施例示出的噪声检测电路110的图。如图6所示，噪声检测电路110包括N型晶体管(如NMOS)MN3和两个电阻RNS5和RNS6。NMOS MN3的栅极用作输入端Nin，以接收输入信号Vin(例如，输入电流Iin的电压型噪声分量)，NMOS MN3的漏极用作输出端Nout，以输出该输出信号Vout，NMOS MN3的源极经由电阻RNS5耦接于接地电压，以及，NMOS MN3的漏极经由电阻RNS6耦接于电源电压VDD。此外，电阻RNS6的阻值可以被设计成使流经电阻RNS6的电流接近于(或大致等于)噪声模块120所提供的输入电流Iin(即，流经电阻RNS6的电流值接近于或大致等于输入电流Iin的当前值)，以防止噪声检测电路110内的电流流入外部电路。
图7是根据本发明另一实施方式示出的噪声检测电路110的示意图。如图7所示，噪声检测电路110包括P型晶体管(PMOS)MP3和两个电阻RNS7和RNS8。PMOS MP3的栅极用作输入端Nin，以接收输入信号Vin(例如，输入电流Iin的电压型噪声分量)，PMOS MP3的漏极用作输出端Nout，以输出该输出信号Vout，PMOS MP3的源极通过电阻RNS8耦接于电源电压VDD，以及，PMOS MP3的漏极经由电阻RNS7耦接于接地电压。此外，电阻RNS7的阻值可以被设计成使流经电阻RNS7的电流接近于(或大致等于)噪声模块120所提供的输入电流Iin(即，流经电阻RNS7的电流值接近于或大致等于输入电流Iin的当前值)，以防止噪声检测电路110内的电流流入外部电路。
在图2至图7所示的实施例中，噪声检测电路110由单级放大器实现。然而，在其它实施例中，噪声检测电路110也可以由多级放大器(multi-stage amplifier)来实现，以及，每一级可以由图2至图7所示的任意实施例来实现。此替代设计将落入本发明的保护范围内。
在图1所示的降噪电路100中，晶体管M0-MN中的每一个可以由P型晶体管(PMOS)实现。然而，晶体管M0-MN也可以由N型晶体管(如NMOS)实现，以实现相同的结果。图8根据本发明另一实施例示出了降噪电路800的示意图。如图8所示，降噪电路800包括噪声检测电路810、噪声模块820、多个主电路830_1-830_N、多个晶体管(如NMOS)M0-MN，以及，多个电阻R0-RN。在该实施例中，降噪电路800用于消除或减少前面级(例如，噪声模块820)带来的噪声，并向后面级(例如，主电路830_1-830_N)提供噪声消除信号。
图8所示的实施例与图1所示的实施例类似，但是晶体管M0-MN的实现类型不同，例如，在图1所示的实施例中，晶体管M0-MN以PMOS为例，而在图8所示的实施例中，晶体管M0-MN以NMOS为例。噪声检测电路810、噪声模块820和主电路830_1-830_N的操作分别与噪声检测电路110、噪声模块120和主电路130_1-130_N的操作基本相同。因此，这里省略关于降噪电路800的进一步的描述。
此外，本发明还提供了一种数字至模拟转换器和Δ-Σ调制器，其中，该数字至模拟转换器包括如上所述的任一降噪电路，以及，Δ-Σ调制器包括该数字至模拟转换器。为便于理解，下面示出一示例性的连续时间Δ-Σ调制器的结构，但应当说明的是，本发明并不限于此示例情形。
请参考图9，图9是根据本发明一实施例示出的连续时间Δ-Σ调制器900的示意图。如图9所示，连续时间Δ-Σ调制器900包括：接收电路(receiving circuit)910、回路滤波器(loop filter)920、量化器(quantizer)930、相位延迟/调整电路(phase delay/adjusting circuit)940(图9中标注为z-n)和数字至模拟转换器(DAC)950。接收电路910接收输入信号Vi(t)和反馈信号VFB，并且通过将输入信号Vi(t)减去反馈信号VFB来计算差异，以产生求和信号。回路滤波器920用于对求和信号进行滤波，以产生滤波后的求和信号。量化器930用于对该滤波后的求和信号进行量化，以产生数字输出信号，即根据该滤波后的求和信号产生数字输出Dout。然后，数字输出Dout由相位延迟/调整电路940进行处理，以及，DAC 950对数字输出Dout衍生出来的信号(如相位延迟/调整电路940输出的信号)执行数字至模拟转换操作，以产生反馈信号VFB至接收电路910。
DAC 950包括：多个单元(cell)952、偏压源(bias generator)954和噪声检测电路110(或810)，其中，偏压源954接收噪声模块120(或820)产生的输入电流Iin，以分别产生偏置电流至多个单元952。在本实施例中，偏压源954可对应于图1所示的晶体管M1-MN，以及，多个单元952中的每一个根据晶体管M1-MN之一者提供的偏置电流和相位延迟/调整电路940输出的数字数据产生模拟输出电流或模拟输出电压，其中，多个单元952的模拟输出电流或模拟输出电压的总和由图9所示的反馈信号VFB表示。在图9所示的实施例中，由于DAC950包括噪声检测电路110(或810)，而噪声检测电路110(或810)被应用于DAC 950内的偏压源954，以消除或减少噪声模块120(或820)提供的输入电流Iin的噪声分量，由于在DAC 950中消除(或减少)了噪声模块120(或820)带来的噪声分量，故反馈信号VFB可以更干净，因此，可以大大改善DAC噪声。
简要总结，在本发明的降噪技术中，噪声检测电路提供的噪声消除回路被用来消除或减少噪声模块的噪声，以使后面级能够接收噪声消除信号，进而减少或消除前面级带来的噪声。在一实施例中，降噪技术可以应用于Δ-Σ调制器的DAC，以减少DAC噪声。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (14)

1.一种降噪电路，其特征在于，包括：
第一晶体管；
信号发生电路，耦接于所述第一晶体管，用于提供输入信号；以及
噪声检测电路，耦接于所述第一晶体管和所述信号发生电路，用于接收所述信号发生电路提供的所述输入信号，并根据所述输入信号产生输出信号至所述第一晶体管；
其中，由所述噪声检测电路产生的所述输出信号的交流分量用于减少所述信号发生电路提供的所述输入信号的交流分量，以及，所述输出信号和所述输入信号具有相反的极性。
2.根据权利要求1所述的降噪电路，其特征在于，所述输出信号的交流分量和所述输入信号的交流分量均为噪声分量。
3.根据权利要求1所述的降噪电路，其特征在于，所述第一晶体管的栅极和漏极彼此耦接在一起，所述第一晶体管的漏极耦接于所述噪声检测电路的输入端和所述信号发生电路，以及，所述第一晶体管的栅极耦接于所述噪声检测电路的输出端。
4.根据权利要求1所述的降噪电路，其特征在于，所述噪声检测电路包括：
第二晶体管，其中，所述第二晶体管的栅极用作输入端，以接收来自所述信号发生电路的所述输入信号，以及，所述第二晶体管的漏极用作输出端，以输出所述输出信号；以及，
第三晶体管，其中，所述第三晶体管的栅极和漏极均耦接于所述第二晶体管的漏极。
5.根据权利要求4所述的降噪电路，其特征在于，所述第二晶体管为N型晶体管，以及，所述第三晶体管为P型晶体管；或者，
所述第二晶体管为P型晶体管，以及，所述第三晶体管为N型晶体管。
6.根据权利要求4或5所述的降噪电路，其特征在于，所述噪声检测电路还包括：
电容，耦接在所述第二晶体管的漏极和所述输出端之间。
7.根据权利要求1所述的降噪电路，其特征在于，所述噪声检测电路包括：
N型晶体管，其中，所述N型晶体管的栅极用作输入端，以接收来自所述信号发生电路的所述输入信号，以及，所述N型晶体管的漏极用作输出端，以输出所述输出信号；
第一电阻，耦接在接地电压和所述N型晶体管的源极之间；以及
第二电阻，耦接在电源电压和所述N型晶体管的漏极之间。
8.根据权利要求1所述的降噪电路，其特征在于，所述噪声检测电路包括：
P型晶体管，其中，所述P型晶体管的栅极用作输入端，以接收来自所述信号发生电路的所述输入信号，以及，所述P型晶体管的漏极用作输出端，以输出所述输出信号；
第一电阻，耦接在接地电压和所述P型晶体管的漏极之间；以及
第二电阻，耦接在电源电压和所述P型晶体管的源极之间。
9.根据权利要求1所述的降噪电路，其特征在于，所述信号发生电路是带隙参考电压发生器或参考电流发生器。
10.根据权利要求1所述的降噪电路，其特征在于，所述降噪电路还包括：
电流镜，耦接于所述第一晶体管，用于镜像来自所述第一晶体管的电流，以产生镜像电流至主电路；
其中，所述电流镜和所述第一晶体管之间未设置有低通滤波器。
11.根据权利要求10所述的降噪电路，其特征在于，所述电流镜包括：第四晶体管，所述第四晶体管的栅极连接到所述第一晶体管的栅极，以及，所述噪声检测电路产生所述输出信号至所述第一晶体管的栅极，以减少所述信号发生电路所提供的所述输入信号造成的噪声电平。
12.根据权利要求10所述的降噪电路，其特征在于，所述主电路是Δ-Σ调制器。
13.一种Δ-Σ调制器，其特征在于，所述Δ-Σ调制器包括如权利要求1-12任一项所述的降噪电路。
14.如权利要求13所述的Δ-Σ调制器，其特征在于，所述Δ-Σ调制器还包括：
接收电路，用于接收反馈信号和模拟输入信号，以产生求和信号；
回路滤波器，用于接收所述求和信号，并对所述求和信号进行滤波，以产生滤波后的求和信号；
量化器，耦接于所述回路滤波器，用于根据所述滤波后的求和信号产生数字输出信号；以及
数字至模拟转换器，耦接于所述量化器和所述接收电路，用于对从所述数字输出信号衍生出来的信号执行数字至模拟转换操作，以产生所述反馈信号至所述接收电路；
其中，所述降噪电路被应用至所述数字至模拟转换器。
CN201710545553.9A 2016-07-12 2017-07-06 降噪电路和δ-σ调制器 Active CN107612551B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662360986P 2016-07-12 2016-07-12
US62/360,986 2016-07-12
US15/629,731 US9831892B1 (en) 2016-07-12 2017-06-21 Noise reduction circuit and associated delta-sigma modulator
US15/629,731 2017-06-21

Publications (2)

Publication Number Publication Date
CN107612551A true CN107612551A (zh) 2018-01-19
CN107612551B CN107612551B (zh) 2021-01-22

Family

ID=60408933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710545553.9A Active CN107612551B (zh) 2016-07-12 2017-07-06 降噪电路和δ-σ调制器

Country Status (4)

Country Link
US (1) US9831892B1 (zh)
EP (1) EP3270256B1 (zh)
CN (1) CN107612551B (zh)
TW (1) TWI636671B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113328632A (zh) * 2021-05-08 2021-08-31 南京君海数能科技有限公司 交流链路直流偏置电流检测及抑制方法、设备和介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210132918A (ko) 2020-04-28 2021-11-05 삼성전자주식회사 노이즈 필터링 회로 및 이를 포함하는 전자 회로
KR20230087976A (ko) * 2021-12-10 2023-06-19 삼성전자주식회사 노이즈 필터링 회로, 이를 포함하는 디지털 아날로그 컨버터와 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866399A (en) * 1988-10-24 1989-09-12 Delco Electronics Corporation Noise immune current mirror
CN101364807A (zh) * 2007-08-10 2009-02-11 晨星半导体股份有限公司 三角积分调制器及其相关方法
US20140247035A1 (en) * 2013-03-04 2014-09-04 Stmicroelectronics International N.V. Noise canceling current mirror circuit for improved psr
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462698A (en) * 1967-02-14 1969-08-19 Gen Electric All npn transistor dc amplifier
JP3484050B2 (ja) * 1997-08-28 2004-01-06 株式会社日立製作所 カレントミラー回路
WO2002103907A1 (en) * 2001-06-20 2002-12-27 Koninklijke Philips Electronics N.V. Input pad with improved noise immunity and output characteristics
US9276792B1 (en) * 2014-09-20 2016-03-01 Stiching Vour de Technische Wetenschappen Phase-domain digitizer
US10212006B2 (en) 2016-03-01 2019-02-19 Mediatek Inc. Feed-forward filtering device and associated method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866399A (en) * 1988-10-24 1989-09-12 Delco Electronics Corporation Noise immune current mirror
CN101364807A (zh) * 2007-08-10 2009-02-11 晨星半导体股份有限公司 三角积分调制器及其相关方法
US20140247035A1 (en) * 2013-03-04 2014-09-04 Stmicroelectronics International N.V. Noise canceling current mirror circuit for improved psr
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113328632A (zh) * 2021-05-08 2021-08-31 南京君海数能科技有限公司 交流链路直流偏置电流检测及抑制方法、设备和介质

Also Published As

Publication number Publication date
CN107612551B (zh) 2021-01-22
EP3270256B1 (en) 2021-08-04
TW201803275A (zh) 2018-01-16
TWI636671B (zh) 2018-09-21
EP3270256A1 (en) 2018-01-17
US9831892B1 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
Christen A 15-bit 140-$\mu $ W Scalable-Bandwidth Inverter-Based $\Delta\Sigma $ Modulator for a MEMS Microphone With Digital Output
US11290069B2 (en) Distortion reducing variable output impedance class-D amplifier
Duisters et al. A-90-dB THD rail-to-rail input opamp using a new local charge pump in CMOS
CN107612551A (zh) 降噪电路和δ‑σ调制器
US9288574B2 (en) Circuit for use with a loudspeaker for portable equipments
Bach et al. 9.5 A 1.8 V true-differential 140dB SPL full-scale standard CMOS MEMS digital microphone exhibiting 67dB SNR
KR20150054214A (ko) 커패시터형 센서 리드아웃 회로
CN103378810A (zh) 模拟电路中的失真消除
CN109245752B (zh) 一种调整电路和模拟开关
Han et al. Ultrahigh PSR output-capacitor-free adaptively biased 2-power-transistor LDO with 200-mV dropout
US6639431B1 (en) Differential input comparator
CN110460338A (zh) 一种采样保持电路
Lin et al. Design and analysis of an ultra low-voltage CMOS class-AB VI converter for dynamic range enhancement
WO2024090165A1 (ja) 電圧検出装置
Osipov A 50MS/s low-power 8-bit dynamic voltage comparator in 0.18 μm CMOS process
Chen et al. A low noise CMOS charge sensitive preamplifier for MEMS capacitive accelerometer readout
Verbeeck et al. Design of a MGy tolerant instrumentation amplifier using a correlated double sampling technique in 130 nm CMOS
Liu et al. A 1-V DTMOS-based fully differential telescopic OTA
JP7191598B2 (ja) 増幅装置
KR101811413B1 (ko) 2세대 전류 컨베이어를 이용한 오디오 수신 장치
Chauhan et al. A new design of OTA for Sigma-Delta ADC
Ocampo-Hidalgo et al. A Low-Complexity Delta-Sigma Modulator ($\Delta\Sigma $) for Low-Voltage, Low-Power Operation
Sugimoto A 1 V operational, 20 MS/s and 57 db of S/N, current-mode CMOS sample-and-hold IC
KR101920936B1 (ko) 차동 증폭기 및 아날로그/디지털 변환기
Chan A power adaptive low power low noise band-pass auto-zeroing CMOS amplifier for biomedical implants

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant