TWI721814B - 差分至單端轉換器 - Google Patents

差分至單端轉換器 Download PDF

Info

Publication number
TWI721814B
TWI721814B TW109107799A TW109107799A TWI721814B TW I721814 B TWI721814 B TW I721814B TW 109107799 A TW109107799 A TW 109107799A TW 109107799 A TW109107799 A TW 109107799A TW I721814 B TWI721814 B TW I721814B
Authority
TW
Taiwan
Prior art keywords
resistor
resistance
differential
terminal
signal
Prior art date
Application number
TW109107799A
Other languages
English (en)
Other versions
TW202037071A (zh
Inventor
李峯文
林育信
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202037071A publication Critical patent/TW202037071A/zh
Application granted granted Critical
Publication of TWI721814B publication Critical patent/TWI721814B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45581—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors as level shifters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供了一種差分至單端轉換器，其包括第一輸入節點、第二輸入節點、運算放大器和反饋電路。運算放大器具有第一端和第二端，其中，運算放大器的第一端接收來自第一輸入端的第一信號，運算放大器的第二端接收來自第二輸入端的第二信號。反饋電路被配置為接收運算放大器的輸出信號，並生成第一反饋信號至運算放大器的第一端，以減小第一信號的擺幅，且生成第二反饋信號至運算放大器的第二端，以消除反饋電路產生的並被輸入到第一端和第二端的雜訊。

Description

差分至單端轉換器
本發明通常涉及一種差分至單端轉換技術，以及更特別地，涉及一種低雜訊的差分至單端轉換器。
差分至單端(differential to single-ended)轉換器通常用在輸入信號為差分但輸出負載需要由單端信號驅動的應用中。在常規技術中，差分至單端轉換器可以由差分運算放大器(operational amplifier)來實現，以及，差分運算放大器的兩個輸出信號之一被選擇做為單端輸出信號。然而，該差分運算放大器會受共模反饋電路(common-mode feedback circuit，CMFB)雜訊的影響。此外，差分至單端轉換器可以由單端運算放大器實現，但是，單端運算放大器的一個輸入端上的電壓擺幅(voltage swing)較大，而該運算放大器的該輸入端上的該較大電壓擺幅會降低輸出信號的線性度。
因此，本發明的目的是提供一種差分至單端轉換器，其能夠降低運算放大器的輸入端上的電壓擺幅，並防止單端輸出信號受其它電路的影響。
根據本發明一實施例，差分至單端轉換器包括第一輸入節點、第二輸入節點、運算放大器和反饋電路。運算放大器具有第一端和第二端，其中，運算放大器通過第一端接收來自第一輸入節點的第一信號，運算放大器通過第二端接收來自第二輸入節點的第二信號。反饋電路被配置為接收運算放大器的輸出信號並生成第一反饋信號至運算放大器的第，以減小第一信號的擺幅，且生成第二反饋信號至運算放大器的第二端，以消除反饋電路產生的並被輸入到第一端和第二端的雜訊。
在一些實施例中，該第一反饋信號和該第一信號的相位相反，以及，該第二反饋信號和該第二信號的相位相同。
在一些實施例中，該差分至單端轉換器還包括：耦接在輸出端與該第二端之間的反饋電阻。
在一些實施例中，該第一端是同相端，該第二端是反相端，以及，該反饋電路包括緩衝器，該緩衝器被配置為接收該輸出信號，並產生緩衝後的輸出信號；其中，該第一反饋信號和該第二反饋信號是基於該緩衝後的輸出信號產生的。
在一些實施例中，該緩衝器是反相緩衝器。
在一些實施例中，該差分至單端轉換器還包括：第一電阻，耦接在 該差分至單端轉換器的該第一輸入節點和該運算放大器的該第一端之間；以及，第二電阻，耦接在該差分至單端轉換器的該第二輸入節點和該運算放大器的該第二端之間；其中，該反饋電路還包括第三電阻和第四電阻，第三電阻耦接在該緩衝器的輸出端與該運算放大器的第一端之間，用於接收該緩衝後的輸出信號，以產生該第一反饋信號；以及，第四電阻耦接在該緩衝器的輸出端與該算放大器的第二端之間，用於接收該緩衝後的輸出信號，以產生該第二反饋信號。
在一些實施例中，該第三電阻的電阻值不同於該第四電阻的電阻值。
在一些實施例中，該第一電阻和該第三電阻的電阻值被設計為使得該運算放大器的該第一端處的電壓擺幅基本上等於零。
在一些實施例中，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻值被設計為使得該輸出信號不受該緩衝器所產生的雜訊的影響。
在一些實施例中，該第四電阻的電阻值小於該第三電阻的電阻值。
在一些實施例中，該反饋電阻的電阻值小於該第三電阻的電阻值。
在一些實施例中，當該第一電阻和該第二電阻具有相同的電阻值時，該第三電阻、該第四電阻和該反饋電阻的電阻值滿足以下等式： Vout*(-R6/R5)*(1/(1+n))+Vin*(n/(1+n))=0；(1/(1+n))*(1+k*(1+m)/m)-(k/m)=0；以及，Vout*(R6/R5)*(k/m)+Vin*k=Vout；其中，(R6/R5)是該緩衝器提供的電阻比，“n”是該第三電阻的電阻值，“m”是該第四電阻的電阻值，“k”是該反饋電阻的電阻值，“Vout”是該輸出信號，“Vin”是該第一輸入信號或該第二輸入信號。
在一些實施例中，當該差分至單端轉換器的增益等於1時，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻比為1：1：2：(2/3)：(1/2)。
在一些實施例中，當該差分至單端轉換器的增益等於2時，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻比為1：1：4：(12/5)：(3/2)。
在一些實施例中，當該差分至單端轉換器的增益等於4時，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻比為1：1：8：(56/9)：(7/2)。
在閱讀了在各個附圖和附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其它目的對於本領域技術人員來說將變得顯而易見。在下面的詳細描述中描述其它實施例和優點。本發明內容並非旨在限定本發明。本發明由申請專利範圍限定。
在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
100:差分至單端轉換器
R1,R2,R_FB,R3,R4,R5,R6:電阻
120:反饋電路
110,212:運算放大器
210:緩衝器
第1圖是根據本發明一實施例示出的一種差分至單端轉換器的示意圖。
第2圖是根據本發明一實施例示出的反饋電路的示意圖。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言， “大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
第1圖是根據本發明一實施例示出的差分至單端轉換器100的示意圖。應當說明的是，第1圖是為便於說明的示例結構，本發明並不限於該示例結構中示出的特定元件和特定連接。如第1圖所示，差分至單端轉換器100被配置為分別接收第一輸入節點Nin1和第二輸入節點Nin2處的差分信號+Vin和-Vin，以在輸出節點Nout處產生輸出信號Vout。差分至單端轉換器100包括運算放大器(operational amplifier)110、反饋電路(feedback circuit)120、第一電阻R1、第二電阻R2和反饋電阻R_FB，其中，第一電阻R1耦接在第一輸入節點Nin1與運算放大器110的同相端(positive terminal)之間。第二電阻R2耦接在第二輸入節點Nin2與運算放大器110的反相端之間，以及，反饋電阻R_FB耦接在運算放大器110的反相端與運算放大器110的輸出端之間。
在差分至單端轉換器100的示例操作中，運算放大器110的同相端接收來自第一輸入節點Nin1並經由第一電阻R1的第一信號Vx+，運算放大器110的反相端接收來自第二輸入節點Nin2並經由第二電阻R2的第二信號Vx-。在該實施例中，由於反饋電阻R_FB連接在運算放大器110的反相端和輸出端之間，因此，運算放大器110的反相端能夠被控制為幾乎(almost)是DC電位(即，信號擺動非常小)。為了減少運算放大器110的同相端處的信號擺幅以改善線性度，反饋電路120參考/根據(refer to)輸出信號Vout來產生第一反饋信號V_FB1至運算放大器110的同相端，以減小第一信號Vx+的信號擺幅。此外，儘管通過添加(add)第一反饋信號V_FB1至第一信號Vx+改善了差分至單端轉換器100的線性度，但是，反饋電路120的雜訊也會被產生至(be induced to)第一信號Vx+。因此，為 了防止輸出信號Vout受到反饋電路120產生的雜訊的影響，反饋電路120還產生第二反饋信號V_FB2至運算放大器110的反相端，以消除(balance)反饋電路120產生的並被輸入到運算放大器110的同相端(和反相端)的雜訊。因此，本發明提供的差分至單端轉換器具有低雜訊的優點，例如，輸出信號可以不受反饋電路120的雜訊影響。相較而言，如果沒有使用本發明提出的方法，則Vx-會有很大的信號擺幅，而使用本發明提出的方法可以把Vx-端的信號擺幅做相消，使其保持在DC電位。
在第1圖所示的實施例中，第一反饋信號V_FB1和第二反饋信號V_FB2是同相的(are in phase)，從而使得被產生至(induced to)第一信號Vx+和第二信號Vx-的雜訊被消除/相消，以及，第一反饋信號V_FB1和第一信號Vx+的相位相反(are opposite in phase)，以減小運算放大器110的同相端的信號擺幅。因此，第二反饋信號V_FB2和第二信號Vx-是同相的(即，第二反饋信號V_FB2不是用來減小第二信號Vx-的信號擺幅，因為，反饋電阻R_FB連接在運算放大器110的反相端和輸出端之間，該設置已能夠使得反相端的信號擺幅很小)。
鑑於上述描述，通過提供反饋電阻R_FB並使用反饋電路120分別產生第一反饋信號V_FB1和第二反饋信號V_FB2至運算放大器110的同相端和反相端，運算放大器110的同相端和反相端這兩者具有較小的(small)電壓擺幅，進而可以提高差分至單端轉換器的線性度，而且，由反饋電路120導致/帶來的雜訊也將不會影響輸出信號Vout的精度。
第2圖是根據本發明一實施例示出的反饋電路120的示意圖。如第2圖所示，反饋電路120包括緩衝器(buffer)210、第三電阻R3和第四電阻R4，其中， 緩衝器210包括運算放大器212和兩個電阻R5和R6，以及，運算放大器212的同相端接收偏置電壓VB。在本實施例中，緩衝器210可以是反相緩衝器(inverting buffer)，以及，緩衝器210接收輸出信號Vout以產生緩衝後的輸出信號(buffered output signal)，該緩衝後的輸出信號用於產生第一反饋信號V_FB1和第二反饋信號V_FB2，即輸出信號Vout的相位不同於第一反饋信號V_FB1和第二反饋信號V_FB2中的每一個的相位(例如，相位差可以是180°)。另外，第一電阻R1和第三電阻R3的電阻值可以被設計成使得運算放大器110的同相端處的信號擺幅(signal swing)基本上等於零(即同相端處的Vx+被控制為直流(DC)電位，而基本不存在交流(AC)信號)。第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和反饋電阻R_FB的電阻值被設計為使得輸出信號Vout不受緩衝器210產生的雜訊影響。具體地，假設第一電阻R1和第二電阻R2中的每一個的電阻值為“R”，第三電阻R3的電阻值為“n*R”，第四電阻R4的電阻值為“m*R”，反饋電阻R_FB的電阻值為“k*R”，以及，電阻R5的電阻值等於電阻R6的電阻值，為了使得運算放大器110的同相端基本上等於零，則反饋信號V_FB1和由輸入信號+Vin提供的信號的總和等於零，即：Vout*(-R6/R5)*(1/(1+n))+Vin*(n/(1+n))=0............(1)；以及，公式(1)可被簡化為：n=Vout/Vin....................(2)。
為了將雜訊(從緩衝器210到輸出信號Vout)控制為零，應滿足以下提供的等式(3)：V_noise*(1/(1+n))*(1+k*(1+m)/m)-V_noise*(k/m)=0............(3)。
其中，V_noise為緩衝器210產生的雜訊。此外，差分至單端轉換器100的信號傳遞函數被提供如下：Vout* (R6/R5) * (k/m)+Vin*k=Vout........................(4)； 以及，公式(4)可以簡化為：
Figure 109107799-A0305-02-0012-1
 其中，術語
Figure 109107799-A0305-02-0012-10
是差分至單端轉換器100的增益。
通過結合以上等式(2)，(3)和(5)，值n，m和k能夠被確定。例如，如果差分至單端轉換器100的增益等於1，則n，m和k可以被確定為2，(2/3)和(1/2)，即第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和反饋電阻R_FB的電阻值之比為1：1：2：(2/3)：(1/2)。如果差分至單端轉換器100的增益等於2，則n，m和k可被確定為4，(12/5)和(3/2)，即第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和反饋電阻R_FB的電阻值之比為1：1：4：(12/5)：(3/2)。如果差分至單端轉換器100的增益等於4，則n，m和k可被確定為8，(56/9)和(7/2)，即第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和反饋電阻R_FB的電阻值之比為1：1：8：(56/9)：(7/2)。
簡要地概述，在本發明的差分至單端轉換器中，反饋電路被配置為接收輸出信號並產生第一反饋信號至運算放大器的同相端以減小第一信號的擺幅，且還產生第二反饋信號至運算放大器的反相端，以抵消/消除反饋電路產生/帶來的並被輸入至第一端和第二端的雜訊。因此，差分至單端轉換器具有更好的線性度，且不受反饋電路產生的雜訊的影響。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得 出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:差分至單端轉換器
110:運算放大器
120:反饋電路
R1,R2,R_FB:電阻

Claims (15)

  1. 一種差分至單端轉換器，包括：第一輸入節點；第二輸入節點；具有第一端和第二端的運算放大器，其中，該運算放大器的第一端接收來自該第一輸入節點的第一信號，以及，該運算放大器的第二端接收來自該第二輸入節點的第二信號；反饋電路，被配置為接收該運算放大器的輸出信號，並產生第一反饋信號至該運算放大器的第一端，以減小該第一信號的擺幅，以及，產生第二反饋信號至該運算放大器的第二端，以消除該反饋電路產生的並被輸入到該第一端和該第二端的雜訊；其中，該第一反饋信號和該第二反饋信號是同相的。
  2. 根據申請專利範圍第1項所述的差分至單端轉換器，其中，該第一反饋信號和該第一信號的相位相反，以及，該第二反饋信號和該第二信號的相位相同。
  3. 根據申請專利範圍第1項所述的差分至單端轉換器，其中，該差分至單端轉換器還包括：耦接在輸出端與該第二端之間的反饋電阻。
  4. 根據申請專利範圍第3項所述的差分至單端轉換器，其中，該第一端是同相端，該第二端是反相端，以及，該反饋電路包括：緩衝器，被配置為接收該輸出信號，並產生緩衝後的輸出信號；其中，該第一反饋信號和該第二反饋信號是基於該緩衝後的輸出信號產生 的。
  5. 根據申請專利範圍第4項所述的差分至單端轉換器，其中，該緩衝器是反相緩衝器。
  6. 根據申請專利範圍第4項所述的差分至單端轉換器，其中，該差分至單端轉換器還包括：第一電阻，耦接在該差分至單端轉換器的該第一輸入節點和該運算放大器的該第一端之間；以及，第二電阻，耦接在該差分至單端轉換器的該第二輸入節點和該運算放大器的該第二端之間；其中，該反饋電路還包括：第三電阻，耦接在該緩衝器的輸出端與該運算放大器的第一端之間，用於接收該緩衝後的輸出信號，以產生該第一反饋信號；以及，第四電阻，耦接在該緩衝器的輸出端與該算放大器的第二端之間，用於接收該緩衝後的輸出信號，以產生該第二反饋信號。
  7. 根據申請專利範圍第6項所述的差分至單端轉換器，其中，該第三電阻的電阻值不同於該第四電阻的電阻值。
  8. 根據申請專利範圍第6項所述的差分至單端轉換器，其中，該第一電阻和該第三電阻的電阻值被設計為使得該運算放大器的該第一端處的電壓擺幅基本上等於零。
  9. 根據申請專利範圍第6項所述的差分至單端轉換器，其中，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻值被設計為使得該輸出信號不受該緩衝器所產生的雜訊的影響。
  10. 根據申請專利範圍第6項所述的差分至單端轉換器，其中，該第四電阻的電阻值小於該第三電阻的電阻值。
  11. 根據申請專利範圍第10項所述的差分至單端轉換器，其中，該反饋電阻的電阻值小於該第三電阻的電阻值。
  12. 根據申請專利範圍第6項所述的差分至單端轉換器，其中，當該第一電阻和該第二電阻具有相同的電阻值時，該第三電阻、該第四電阻和該反饋電阻的電阻值滿足以下等式：Vout*(-R6/R5)*(1/(1+n))+Vin*(n/(1+n))=0；(1/(1+n))*(1+k*(1+m)/m)-(k/m)=0；以及，Vout*(R6/R5)*(k/m)+Vin*k=Vout；其中，(R6/R5)是該緩衝器提供的電阻比，“n”是該第三電阻的電阻值，“m”是該第四電阻的電阻值，“k”是該反饋電阻的電阻值，“Vout”是該輸出信號，“Vin”是該第一輸入信號或該第二輸入信號。
  13. 根據申請專利範圍第12項所述的差分至單端轉換器，其中，當該差分至單端轉換器的增益等於1時，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻比為1：1：2：(2/3)：(1/2)。
  14. 根據申請專利範圍第12項所述的差分至單端轉換器，其中，當該差分至單端轉換器的增益等於2時，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻比為1：1：4：(12/5)：(3/2)。
  15. 根據申請專利範圍第12項所述的差分至單端轉換器，其中，當該差分至單端轉換器的增益等於4時，該第一電阻、該第二電阻、該第三電阻、該第四電阻和該反饋電阻的電阻比為1：1：8：(56/9)：(7/2)。
TW109107799A 2019-03-21 2020-03-10 差分至單端轉換器 TWI721814B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962821511P 2019-03-21 2019-03-21
US62/821,511 2019-03-21
US16/813,630 US11349442B2 (en) 2019-03-21 2020-03-09 Low-noise differential to single-ended converter
US16/813,630 2020-03-09

Publications (2)

Publication Number Publication Date
TW202037071A TW202037071A (zh) 2020-10-01
TWI721814B true TWI721814B (zh) 2021-03-11

Family

ID=69844388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107799A TWI721814B (zh) 2019-03-21 2020-03-10 差分至單端轉換器

Country Status (3)

Country Link
US (1) US11349442B2 (zh)
EP (1) EP3713084B1 (zh)
TW (1) TWI721814B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011060323A1 (en) * 2009-11-13 2011-05-19 Qualcomm Incorporated Cascaded amplifiers with transformer-based bypass mode
US20170019078A1 (en) * 2015-07-14 2017-01-19 Qualcomm Incorporated Differential class-d amplifier
WO2018132164A1 (en) * 2017-01-13 2018-07-19 Lam Research Corporation Rf detector with double balanced linear mixer and corresponding method of operation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432476A (en) 1993-04-09 1995-07-11 National Semiconductor Corporation Differential to single-ended converter
US5856758A (en) 1996-11-20 1999-01-05 Adtran, Inc. Low distortion driver employing positive feedback for reducing power loss in output impedance that effectively matches the impedance of driven line
US6559720B1 (en) * 2001-10-26 2003-05-06 Maxim Integrated Products, Inc. GM-controlled current-isolated indirect-feedback instrumentation amplifier
US7253680B2 (en) * 2003-05-21 2007-08-07 World Energy Labs (2), Inc. Amplifier system with current-mode servo feedback
US7391257B1 (en) 2007-01-31 2008-06-24 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for impedance measurement
US9595931B2 (en) 2014-09-12 2017-03-14 Ess Technology, Inc. Two differential amplifier configuration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011060323A1 (en) * 2009-11-13 2011-05-19 Qualcomm Incorporated Cascaded amplifiers with transformer-based bypass mode
US20170019078A1 (en) * 2015-07-14 2017-01-19 Qualcomm Incorporated Differential class-d amplifier
WO2017011181A1 (en) * 2015-07-14 2017-01-19 Qualcomm Incorporated Differential class-d amplifier
WO2018132164A1 (en) * 2017-01-13 2018-07-19 Lam Research Corporation Rf detector with double balanced linear mixer and corresponding method of operation

Also Published As

Publication number Publication date
TW202037071A (zh) 2020-10-01
US11349442B2 (en) 2022-05-31
EP3713084B1 (en) 2023-08-16
US20200304083A1 (en) 2020-09-24
EP3713084A1 (en) 2020-09-23

Similar Documents

Publication Publication Date Title
US7415256B2 (en) Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver
JP5715531B2 (ja) シングル差動変換回路
JP2006174122A (ja) 出力増幅回路及びそれを用いたセンサ装置
TWI721814B (zh) 差分至單端轉換器
JP4026665B1 (ja) ローパスフィルタ及びそれに用いられる電圧電流変換回路
US9806703B2 (en) Single-ended to differential conversion circuit and signal processing module
JPH10150328A (ja) 差動入力電圧をシングル・エンド出力電圧に変換する電子回路
US11199564B2 (en) Current sensing circuit
JP2010199719A (ja) 反転増幅器
CN113381746A (zh) 差分至单端转换器
JP5223394B2 (ja) 電圧−電流コンバータ及びこれを備えたオーディオアンプ
WO2018155217A1 (ja) センサ出力増幅回路
TWI671999B (zh) Ｄ類功率放大器電路
JPWO2012032736A1 (ja) 増幅回路
JPH11186859A (ja) 電圧−電流変換回路
WO2024090239A1 (ja) 差動入力差動出力型の反転増幅回路および測定装置
US8981816B2 (en) Multi-input voltage-to-frequency conversion circuit
JP2001177063A (ja) 半導体装置及び増幅回路並びにアクティブフィルタ
JP5538465B2 (ja) サンプル・ホールド回路
US7812668B2 (en) Multi-input operational amplifier and method for reducing input offset thereof
CN108365842B (zh) 一种差分转单端的转换电路
JP2007074340A (ja) 演算増幅器
WO2018180111A1 (ja) ノイズ除去回路
JP2596125Y2 (ja) 演算増幅回路
JPH06232654A (ja) 演算増幅回路