JP5700722B2 - 周波数変換器 - Google Patents

Description

本発明は、通信機器において信号周波数を変換する周波数変換器に関する。

従来、通信機器において信号周波数を変換する周波数変換器として、例えばギルバートセルミキサを用いた周波数変換器が知られている（非特許文献１参照）。
ギルバートセルミキサは、第１の周波数を有する第１の入力信号（局部発振信号；ＬＯ（Ｌｏｃａｌ）信号）と第２の周波数を有する第２の入力信号（高周波信号；ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号とを乗算して、第３の周波数を有する第３の出力信号（中間周波数信号；ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号）を出力する回路である。ギルバートセルミキサでは、以下、図面を参照して説明するように、電源電圧端子と接地端子との間に、インピーダンス回路、局部発振信号が入力されるトランジスタ、ＲＦ信号が入力されるトランジスタ、電流源が縦積み（スタック）されて構成される。

図１２は、従来の周波数変換器１２０の構成を示す図である。また、図１３は、図１２に示す周波数変換器における差動回路の構成を示す図である。
周波数変換器１２０は、電流源１２１と、差動構成を有する３対のトランジスタ１２２及び１２３、１２４及び１２５、並びに１２６及び１２７と、電源電圧Ｖｃが供給される電源端子に接続された負荷素子１２８及び１２９とを含む。電流源１２１は、その一端が接地され、その他端はトランジスタ１２２及び１２３のエミッタ端子に接続される。トランジスタ１２２及び１２３のベース端子にＲＦ信号Ｖ１が印加されると、トランジスタ１２２及び１２３は、第２の周波数の電流信号を発生する。発生した電流信号は、トランジスタ１２２及び１２３の各々のコレクタ端子からトランジスタ１２４及び１２５、並びに１２６及び１２７のエミッタ端子へ出力される。トランジスタ１２４及び１２５、並びに１２６及び１２７のベース端子には局部発振信号Ｖ２が印加される。これらのトランジスタの対はそれぞれ、エミッタ端子に入力された信号と局部発振信号との乗算を行なう。その結果、コレクタ端子から第３の周波数の電流信号を出力する。この電流信号は、負荷素子１２８及び１２９により電圧信号Ｖｏｕｔに変換されて後段に出力される。

ここで、上述の第３の周波数の電流信号の差動電流値及び電圧信号Ｖｏｕｔの電圧値は、次のように求めることができる。すなわち、図１２に示す周波数変換器では、図１３に示す差動対が基本単位となっている。図１３に示す回路では、電流源１３１と、差動構成を有する１対のトランジスタ１３２及び１３３とを含む。この図１の回路の場合、出力電流Ｉｃ１、Ｉｃ２は下記の式（１）、（２）によりそれぞれ記述できる。ただし、式（１）、（２）におけるＶｔは、熱電圧（ｋＴ／ｑ）である。ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑはクーロン量である。

従って、式（１）及び（２）より出力差動電流（第３の電流信号の差動電流）の電流値ΔＩｃは、下記式（３）のように記述できる。ただし、式（３）においては、Ｖ１／２Ｖｔ≪１としている。

従って、図１２に示す周波数変換器１２０において負荷（負荷素子１２８及び１２９）を抵抗値Ｒの抵抗とした場合、出力電圧信号の電圧値Ｖｏｕｔは下記のように記述できる。

束原恒夫、「CMOS RF回路設計」、丸善、2009年11月30日発行

しかし、ギルバートセルミキサでは、上述の通り、電流源１２１を含めるとトランジスタを縦積みに３段接続する必要がある。一方、近年はトランジスタの微細化が進んだことにより、電源電圧が低下してきている。このため、縦積みにしたトランジスタ各段の電圧も小さくなっており、Ｖ１、Ｖ２として大きな電圧信号が入力された場合に出力信号Ｖｏｕｔが歪むという問題が生じている。

この出力信号が歪むと言う問題に対して、図１４に示す回路構成をとることが考えられる。図１４は、従来の周波数変換器の他の構成を示す図である。図１４に示す回路において、電流源として用いるトランジスタ１４１のベース端子に与えるバイアスＶ２としてＲＦ信号を用い、出力信号の歪みを低減する方法もある。しかし、この場合、電流源のバイアスが変動することとなり、電流源としての安定した動作が失われるという問題が生じてしまう。

本発明はこうした課題の解決手法の提供を目的としてなされたものであり、従来の周波数変換器と同じ電源電圧で動作する場合に、より高い入力電力の信号への対応が可能となる周波数変換器を提供することを目的とする。

本発明の一態様による周波数変換器は、低雑音増幅器の出力端子にベース端子が接続された第１のトランジスタと、前記第１のトランジスタのエミッタ端子にコレクタ端子およびベース端子が接続され、エミッタ端子が接地された第２のトランジスタと、前記第２のトランジスタのベース端子にベース端子が接続され、エミッタ端子が接地された第３のトランジスタと、局部発振信号を入力する差動対と、前記差動対のエミッタ端子に接続された電流源と、前記差動対のコレクタ端子にそれぞれ接続された第１の負荷素子、第２の負荷素子と、を備え、前記第３のトランジスタのコレクタ端子と前記差動対のエミッタ端子とを接続し、前記電流源に流れる電流をＩｅ、前記第１のトランジスタのエミッタ端子から出力される電流信号をＩｒｆ、前記差動対のベース端子間に印加される電圧信号をＶ１、熱電圧をＶｔ、前記第２のトランジスタと前記第３のトランジスタとのエミッタサイズ比によって定まる係数をＡとしたとき、前記差動対の出力差動電流Ｉｏｕｔが次式（ａ）

によって表されることを特徴とする。

また、前記周波数変換器において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタおよび前記差動対に用いられるトランジスタのいずれかあるいはすべてについて電界効果トランジスタを用いる、ことを特徴とする。

また、前記周波数変換器において、前記第１の負荷素子、前記第２の負荷素子として、抵抗素子、可変抵抗素子、インダクタのいずれか単体を用いるあるいはいずれか複数素子を直列に接続した回路を用いる、ことを特徴とする。

また、前記周波数変換器において、前記第１のトランジスタを、前記低雑音増幅器の出力端子に接続する代わりに、ＲＦ信号を直接入力する、ことを特徴とする。

また、前記周波数変換器において、前記第１のトランジスタを、前記低雑音増幅器の出力端子に接続する代わりに、ＩＦ信号を入力する、ことを特徴とする。

また、前記周波数変換器において、前記第２のトランジスタ、前記第３のトランジスタおよび前記電流源のいずれかあるいはすべてについて、グランドとの間に抵抗器を挿入する、ことを特徴とする。

また、前記周波数変換器において、前記周波数変換器が低雑音増幅器を含む場合、前記第１のトランジスタ及び前記第２のトランジスタと前記低雑音増幅器のバッファを構成するトランジスタとを共用する、ことを特徴とする。

本発明による周波数変換器では、ＲＦ信号（第２の入力信号）を第１のトランジスタにより電流信号に変換することにより、低電圧動作でも大きな入力信号の対応を可能とする。また、この電流に変換する系を、ミキサのコア回路（差動対及び電流源）の差動対と並列に設けることにより、トランジスタの縦積み段数を削減し、電源電圧低下に対する耐性を高めることを可能とする。
これにより、本発明による周波数変換器によれば、従来の周波数変換器と同じ電源電圧で動作する場合に、より高い入力電力の信号への対応が可能となる。
さらには、電流信号のコア回路への入力にあたっては、ミキサの電流源（電流源）を用いない構成、すなわち電流源に第２の入力信号を入力しない構成としている。これにより、本発明による周波数変換器によれば、ミキサのコア回路の動作安定性を損なうことなく、乗算を行うことが可能となる。

第１の実施形態における周波数変換器１０の構成例を示す図である。 図１に示す周波数変換器１０の一部の等価回路図の例を示す図である。 図２に示す等価回路図を模式化した図である。 第２の実施形態における周波数変換器２０の構成例を示す図である。 第３の実施形態における周波数変換器３０の構成例を示す図である。 第４の実施形態における周波数変換器４０の構成例を示す図である。 第５の実施形態における周波数変換器５０の構成例を示す図である。 第６の実施形態における周波数変換器６０の構成例を示す図である。 第７の実施形態における周波数変換器７０の構成例を示す図である。 第８の実施形態における周波数変換器８０の構成例を示す図である。 第９の実施形態における周波数変換器９０の構成例を示す図である。 従来の周波数変換器の構成を示す図である。 図１２に示す周波数変換器における差動回路の構成を示す図である。 従来の周波数変換器の他の構成を示す図である。

＜第１の実施形態＞
以下、図面を参照して、第１の実施形態について説明する。
図１は、第１の実施形態における周波数変換器１０の構成例を示す図である。また、図２は、図１に示す周波数変換器１０の一部の等価回路図の例を示す図である。また、図３は、図２に示す等価回路図を模式化した図である。
周波数変換器１０は、トランジスタ４１（第１のトランジスタ）と、トランジスタ４２（第２のトランジスタ）と、差動構成を有する１対のトランジスタ４３及び４４（差動対）と、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ；低雑音増幅器）４５と、電流源５１と、負荷素子５３（第１の負荷素子）及び負荷素子５４（第２の負荷素子）とを含んで構成される。

トランジスタ４１において、ベース端子はＬＮＡ４５の出力に接続され、コレクタ端子は電源電圧Ｖｃが供給される端子に接続され、エミッタ端子はトランジスタ４２のコレクタ端子に接続される。
ＬＮＡ４５において、入力端子は入力信号ＲＦｉｎ（ＲＦ信号；第２の入力信号）が入力される端子に接続され、出力端子はトランジスタ４１のベース端子に接続される。
トランジスタ４２において、ベース端子及びコレクタ端子はトランジスタ４１のエミッタ端子に共通に接続され、エミッタ端子は接地される。
電流源５１において、その一端はトランジスタ４２のベース端子及びコレクタ端子に接続され、その他端は接地される。
トランジスタ４３及び４４において、ベース端子はそれぞれ局部発振信号（第１の入力信号）ＬＯｉｎが入力される端子に接続され、エミッタ端子はそれぞれ電流源５１の一端に接続され、コレクタ端子はそれぞれ負荷素子５３の他端、負荷素子５４の他端に接続される。
負荷素子５３及び５４において、一端はそれぞれ電源電圧Ｖｃが供給される端子に接続され、他端はそれぞれトランジスタ４３のエミッタ端子、トランジスタ４４のエミッタ端子に接続される。
なお、トランジスタ４１〜４４と後出のトランジスタ５６は、本実施形態においてＮＰＮ型バイポーラトランジスタ（Ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）である。ＮＰＮ型バイポーラトランジスタは、コレクタ端子、ベース端子、エミッタ端子を有し、ベース端子からエミッタ端子へ、ベース電流を流すと、コレクタ端子からエミッタ端子へ、ベース電流がｈＦＥ倍されたコレクタ電流を流すトランジスタである。

図２は、周波数変換器１０のうち、ＬＮＡ４５（低雑音増幅器）からの信号をミキサコア（差動構成を有する１対のトランジスタ４３及び４４、電流源５１）に受け渡す部分を抜き出した図である。図２は、図１のトランジスタ４１をＴｒ１で、トランジスタ４２をＴｒ２で、それぞれ示している。
図３は、図２に示すＴｒ１のｇｍ（相互コンダクタンス）をｇｍ１とし、図２に示すＩＮ端子から入力された電圧信号をＶｉｎとしたときの状態を模式化した図である。Ｔｒ１は、電圧信号Ｖｉｎをｇｍ１・Ｖｉｎの電流信号に変換し、エミッタ端子から出力する。ここで、エミッタ端子に十分に大きなインピーダンスの素子が接続されていれば、この電流信号はそのままＯＵＴ端子から図１に示す差動対（トランジスタ４３及び４４）に入力される。

図１に戻って、ＬＮＡ４５の出力信号をトランジスタ４１のベース端子に入力し、トランジスタ４１エミッタ端子から出力された電流信号を、図１に示すようにＩｒｆとする。
この電流信号Ｉｒｆがない場合は、ミキサコアの出力は、上記式（３）となる。ここで、差動対のエミッタ端子に電流信号Ｉｒｆを入力すると、式（３）のＩｅにＩｒｆが重畳されるので、下式（５）となる。

このように、周波数変換器１０では、コア回路（差動対及び電流源５１）において、局部発振信号ＬＯｉｎと、ＩｒｆすなわちＲＦ信号との乗算が行われ、ＩＦｏｕｔ信号（出力信号）が生成される。

従って、第１の実施形態における周波数変換器１０では、ＲＦ信号（第２の入力信号）をトランジスタ４１（第１のトランジスタ）により電流信号に変換することにより、低電圧動作でも大きな入力信号の対応を可能とすることができる。また、この電流に変換する系を、ミキサのコア回路（差動対及び電流源５１）と並列に設けることにより、トランジスタの縦積み段数を削減し、電源電圧低下に対する耐性を高めることを可能とすることができる。
これにより、第１の実施形態における周波数変換器１０によれば、従来の周波数変換器と同じ電源電圧で動作する場合に、より高い入力電力の信号への対応が可能となる周波数変換器を提供することができる。
さらには、電流信号Ｉｒｆのコア回路への入力にあたっては、ミキサの電流源５１を用いない構成、すなわち電流源５１にＲＦ信号を入力しない構成としている。これにより、本発明による周波数変換器によれば、ミキサのコア回路の動作安定性を損なうことなく、乗算を行うことが可能となる。

＜第２の実施形態＞
続いて、図面を参照して、第２の実施形態について説明する。
図４は、第２の実施形態における周波数変換器２０の構成例を示す図である。なお、図４において、図１に示す周波数変換器１０と同じ部分には同じ符号を付し、その説明を省略する。
図４に示す周波数変換器２０では、図１に示す周波数変換器１０に対して、電流源５１の一端と、トランジスタ４２のベース端子及びコレクタ端子との間に、キャパシタ５５を挿入している。キャパシタ５５において、一端はトランジスタ４２のベース端子及びコレクタ端子に接続され、他端は差動対を構成するトランジスタ４３及びトランジスタ４４のエミッタ端子に接続される。
第２の実施形態における周波数変換器２０では、基本的な動作、その作用及び効果は、第１の実施形態における周波数変換器１０と同様となる。周波数変換器２０では、さらに、ＬＮＡ４５からの信号をミキサコア（差動対及び電流源５１）に受け渡す部分にキャパシタ５５を挿入することにより、電流信号Ｉｒｆの高周波成分のみを受け渡すことができる。

＜第３の実施形態＞
続いて、図面を参照して、第３の実施形態について説明する。
図５は、第３の実施形態における周波数変換器３０の構成例を示す図である。なお、図５において、図１に示す周波数変換器１０と同じ部分には同じ符号を付し、その説明を省略する。
図５に示す周波数変換器３０では、図１に示す周波数変換器１０に対して、トランジスタ５６（第３のトランジスタ）を設けている。トランジスタ５６において、ベース端子はトランジスタ４２のベース端子及びコレクタ端子、コレクタ端子はトランジスタ４３及び４４（差動対）のエミッタ端子に接続され、エミッタ端子は接地される。このように、トランジスタ４２とトランジスタ５６とはカレントミラー型の構成となっている。
第３の実施形態における周波数変換器３０では、基本的な動作、その作用及び効果は、第１の実施形態における周波数変換器１０と同様となる。周波数変換器３０では、さらにＬＮＡ４５からの信号をミキサコア（差動対及び電流源５１）に受け渡す部分をカレントミラー型とすることにより、トランジスタ４２とトランジスタ５６とのエミッタサイズ比によって、ミキサコアに入力する信号電流Ｉｒｆを調整することが可能となる。これによって、周波数変換器３０が対応可能となる入力信号のレベル範囲をより増加させることが可能となる。

＜第４の実施形態＞
続いて、図面を参照して、第４の実施形態について説明する。
図６は、第４の実施形態における周波数変換器４０の構成例を示す図である。なお、図６において、図１に示す周波数変換器１０と同じ部分には同じ符号を付し、その説明を省略する。
図６に示す周波数変換器４０は、図１に示す周波数変換器１０を構成するトランジスタ４１〜４４を、バイポーラトランジスタからＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）とし、トランジスタ６１〜６４としたものである。
トランジスタ６１において、ゲート端子はＬＮＡ４５の出力に接続され、ドレイン端子は電源電圧Ｖｄが供給される端子に接続され、ソース端子はトランジスタ６２のドレイン端子に接続される。
トランジスタ６２において、ゲート端子及びドレイン端子はトランジスタ６１のソース端子に共通に接続され、ソース端子は接地される。
トランジスタ６３及び６４において、ゲート端子はそれぞれ局部発振信号（第１の入力信号）ＬＯｉｎが入力される端子に接続され、ソース端子はそれぞれ電流源５１の一端に接続され、ドレイン端子はそれぞれ負荷素子５３の他端、負荷素子５４の他端に接続される。
第４の実施形態における周波数変換器４０では、ＦＥＴを用いて構成され、その基本的な動作、その作用及び効果は、第１の実施形態における周波数変換器１０と同様となる。
なお、トランジスタ６１〜６４と後出のトランジスタ７６は、本実施形態においてＮチャネル型ＦＥＴである。Ｎチャネル型ＦＥＴは、ドレイン端子、ゲート端子、ソース端子を有し、ゲート端子とソース端子との間に正の電圧を印加すると、ドレイン端子からソース端子へ、ドレイン電流を流すトランジスタである。

＜第５の実施形態＞
続いて、図面を参照して、第５の実施形態について説明する。
図７は、第５の実施形態における周波数変換器５０の構成例を示す図である。なお、図７において、図６に示す周波数変換器４０（第４の実施形態）と同じ部分には同じ符号を付し、その説明を省略する。
図７に示す周波数変換器５０では、図５に示す周波数変換器３０（第３の実施形態）を構成するトランジスタ４１〜４４、５６を、バイポーラトランジスタからＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）とし、トランジスタ６１〜６４、７６としたものである。トランジスタ７６において、ゲート端子はトランジスタ６２のゲート端子及びドレイン端子に接続され、ドレイン端子はトランジスタ６３及び６４（差動対）のソース端子に接続され、ソース端子は接地される。このように、トランジスタ６２とトランジスタ７６とは、図５に示す周波数変換器３０と同様にカレントミラー型の構成となっている。
第５の実施形態における周波数変換器５０では、ＦＥＴを用いて構成され、その基本的な動作、その作用及び効果は、第３の実施形態における周波数変換器３０と同様となる。

＜第６の実施形態＞
続いて、図面を参照して、第６の実施形態について説明する。
図８は、第６の実施形態における周波数変換器６０の構成例を示す図である。なお、図８において、図６に示す周波数変換器４０（第４の実施形態）と同じ部分には同じ符号を付し、その説明を省略する。
図８に示す周波数変換器６０では、図６に示す周波数変換器４０におけるトランジスタ６１にＬＮＡ４５の出力を接続する代わりに、ゲート端子にＲＦ信号を直接入力する構成としたものである。
第６の実施形態における周波数変換器６０では、その基本的な動作、その作用及び効果は、第４の実施形態における周波数変換器４０と同様であり、さらにＬＮＡ４５を省略することができる。

＜第７の実施形態＞
続いて、図面を参照して、第７の実施形態について説明する。
図９は、第７の実施形態における周波数変換器７０の構成例を示す図である。なお、図９において、図８に示す周波数変換器６０（第６の実施形態）と同じ部分には同じ符号を付し、その説明を省略する。
図９に示す周波数変換器７０では、図８に示す周波数変換器６０において、トランジスタ６１に入力する信号をＲＦ信号ＲＦｉｎからＩＦ信号ＩＦｉｎとし、周波数変換器の出力信号をＩＦ信号ＩＦｏｕｔからＲＦ信号ＲＦｉｎｏｕｔとする構成である。
第７の実施形態における周波数変換器７０では、その基本的な動作、その作用及び効果は、第６の実施形態における周波数変換器６０と同様となり、さらに受信用ミキサを想定した周波数変換器６０を送信用ミキサに対応可能とすることができる。

＜第８の実施形態＞
続いて、図面を参照して、第８の実施形態について説明する。
図１０は、第８の実施形態における周波数変換器８０の構成例を示す図である。なお、図１０において、図８に示す周波数変換器６０（第６の実施形態）と同じ部分には同じ符号を付し、その説明を省略する。
図１０に示す周波数変換器８０では、図８に示す周波数変換器６０に対して、トランジスタ６２及び電流源５１を、抵抗を介して接地した構成である。抵抗素子８１（抵抗器）において、一端はトランジスタ６２のソースに接続され、他端はＧＮＤ（グランド）に接続、すなわち接地される。また、抵抗素子８２（抵抗器）において、一端は電流源５１の他端に接続され、他端はＧＮＤ（グランド）に接続、すなわち接地される。
第７の実施形態における周波数変換器７０では、その基本的な動作、その作用及び効果は、第６の実施形態における周波数変換器６０と同様となり、さらに電流源５１の動作をより安定にすることができる。

＜第９の実施形態＞
続いて、図面を参照して、第９の実施形態について説明する。
図１１は、第９の実施形態における周波数変換器９０の構成例を示す図である。なお、図１１において、図４に示す周波数変換器２０（第２の実施形態）と同じ部分には同じ符号を付し、その説明を省略する。
図１１に示すように、ＬＮＡ４５は、ＬＮＡコア９１及びＬＮＡバッファ９２から構成される。
ＬＮＡコア９１において、入力端子は入力信号ＲＦｉｎ（ＲＦ信号；第２の入力信号）が入力される端子に接続され、出力端子はトランジスタ４１のベース端子に接続される。
ＬＮＡバッファ９２は、トランジスタ４１及びトランジスタ４２から構成される。トランジスタ４１において、ベース端子はＬＮＡコア９１の出力端子に接続され、コレクタ端子は電源電圧Ｖｃが供給される端子に接続され、エミッタ端子はトランジスタ４２のコレクタ端子に接続される。
トランジスタ４２において、ベース端子及びコレクタ端子はトランジスタ４１のエミッタ端子に共通に接続され、エミッタ端子は接地される。
第９の実施形態における周波数変換器９０では、その基本的な動作、その作用及び効果は、第２の実施形態における周波数変換器２０と同様となり、さらにトランジスタ４１及びトランジスタ４２をＬＮＡバッファ９２と共用とする構成ことにより、周波数変換器のサイズを小さくすることが可能となる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

例えば、第４の実施形態の説明では、第１の実施形態における周波数変換器１０を構成するトランジスタをＦＥＴとする例について説明した。トランジスタをＦＥＴとする構成は、第２の実施形態における周波数変換器２０に対して行ってもよい。また、トランジスタをＦＥＴとすることは、周波数変換器を構成するトランジスタのいずれかあるいはすべてについて行ってもよい。

また、各実施形態で用いた負荷素子５３、負荷素子５４として、抵抗素子、可変抵抗素子、インダクタのいずれか単体を用いるあるいはいずれか複数素子を直列に接続した回路を用いてもよい。

また、第６の実施形態の説明では、第４の実施形態における周波数変換器４０に対して、低雑音増幅器の出力端子に接続する代わりに、ＲＦ信号を直接入力する構成とする例について説明した。低雑音増幅器の出力端子に接続する代わりに、ＲＦ信号を直接入力する構成を、周波数変換器１０〜３０に対して適用してもよいし、周波数変換器１０〜３０を構成するトランジスタの一部もしくはすべてのトランジスタがＦＥＴとなっている周波数変換器に対して適用してもよい。

また、第７の実施形態の説明では、第６の実施形態における周波数変換器６０に対して、低雑音増幅器の出力端子に接続する代わりに、ＩＦ信号を直接入力する構成とする例について説明した。低雑音増幅器の出力端子に接続する代わりに、ＩＦ信号を直接入力する構成を、周波数変換器１０〜３０に対して適用してもよいし、周波数変換器１０〜３０を構成するトランジスタの一部もしくはすべてのトランジスタがＦＥＴとなっている周波数変換器に対して適用してもよい。

また、第８の実施形態の説明では、第６の実施形態における周波数変換器６０に対して、トランジスタ６２（第２のトランジスタ）及び電流源５１とＧＮＤとの間に抵抗器を挿入する構成について説明した。トランジスタ６２（第２のトランジスタ）及び電流源５１とＧＮＤとの間に抵抗器を挿入する構成を、周波数変換器１０、２０、４０、７０に対して適用してもよいし、第３のトランジスタを含む周波数変換器３０、５０に対して第１のトランジスタ、第２のトランジスタ、電流源とＧＮＤとの間に抵抗器を挿入する構成を適用してもよい。この際、周波数変換器が第３のトランジスタを含む場合、第２のトランジスタ、第３のトランジスタおよび電流源のいずれかあるいはすべてについて、周波数変換器が第３のトランジスタを含まない場合、第２のトランジスタおよび電流源のいずれかあるいは両方について、グランドとの間に抵抗器を挿入することとしてよい。

また、第９の実施形態の説明では、第２の実施形態における周波数変換器２０に対して、第１のトランジスタ及び第２のトランジスタとＬＮＡバッファを構成するトランジスタとを共用する構成とする例について説明した。第１のトランジスタ及び第２のトランジスタとＬＮＡバッファを構成するトランジスタとを共用する構成は、周波数変換器がＬＮＡを含む場合、第１のトランジスタ及び第２のトランジスタとＬＮＡバッファを構成するトランジスタとを共用する構成としてよい。例えば、ＬＮＡバッファがＦＥＴの直列回路、或いはバイポーラトランジスタとＦＥＴとの直列回路である場合、これらの直列回路を構成するトランジスタを第１のトランジスタ、第２のトランジスタとしてよい。

１０，２０，３０，４０，５０，６０，７０，８０，９０…周波数変換器、４１，４２，４３，４４，５６，６１，６２，６３，６４，７６，１２２，１２３，１２４，１２５，１２６，１２７，１３２，１３３，１４１，１４２，１４３…トランジスタ、５３，５４，１２８，１２９…負荷素子、５１，１２１，１３１…電流源、５５…キャパシタ、４５…ＬＮＡ、８１，８２…抵抗素子、９１…ＬＮＡコア、９２…ＬＮＡバッファ

Claims (7)

1. 低雑音増幅器の出力端子にベース端子が接続された第１のトランジスタと、
   前記第１のトランジスタのエミッタ端子にコレクタ端子およびベース端子が接続され、エミッタ端子が接地された第２のトランジスタと、
   前記第２のトランジスタのベース端子にベース端子が接続され、エミッタ端子が接地された第３のトランジスタと、
   局部発振信号を入力する差動対と、
   前記差動対のエミッタ端子に接続された電流源と、
   前記差動対のコレクタ端子にそれぞれ接続された第1の負荷素子、第２の負荷素子と、
   を備え、
   前記第３のトランジスタのコレクタ端子と前記差動対のエミッタ端子とを接続し、
   前記電流源に流れる電流をＩｅ、前記第１のトランジスタのエミッタ端子から出力される電流信号をＩｒｆ、前記差動対のベース端子間に印加される電圧信号をＶ１、熱電圧をＶｔ、前記第２のトランジスタと前記第３のトランジスタとのエミッタサイズ比によって定まる係数をＡとしたとき、前記差動対の出力差動電流Ｉｏｕｔが次式（ａ）
   

   

   によって表されることを特徴とする周波数変換器。
2. 前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタおよび前記差動対に用いられるトランジスタのいずれかあるいはすべてについて電界効果トランジスタを用いる、
   ことを特徴とする請求項１に記載の周波数変換器。
3. 前記第１の負荷素子、前記第２の負荷素子として、抵抗素子、可変抵抗素子、インダクタのいずれか単体を用いるあるいはいずれか複数素子を直列に接続した回路を用いる、
   ことを特徴とする請求項１又は請求項２に記載の周波数変換器。
4. 前記第１のトランジスタを、前記低雑音増幅器の出力端子に接続する代わりに、ＲＦ信号を直接入力する、
   ことを特徴とする請求項１から請求項３いずれか一項に記載の周波数変換器。
5. 前記第１のトランジスタを、前記低雑音増幅器の出力端子に接続する代わりに、ＩＦ信号を入力する、
   ことを特徴とする請求項１から請求項３いずれか一項に記載の周波数変換器。
6. 前記第２のトランジスタ、前記第３のトランジスタおよび前記電流源のいずれかあるいはすべてについて、グランドとの間に抵抗器を挿入する、
   ことを特徴とする請求項１から請求項５いずれか一項に記載の周波数変換器。
7. 前記周波数変換器が低雑音増幅器を含む場合、前記第１のトランジスタ及び前記第２のトランジスタと前記低雑音増幅器のバッファを構成するトランジスタとを共用する、
   ことを特徴とする請求項１から請求項６いずれか一項に記載の周波数変換器。

Images