JP2004165961A - ミキサ回路 - Google Patents
ミキサ回路 Download PDFInfo
- Publication number
- JP2004165961A JP2004165961A JP2002329271A JP2002329271A JP2004165961A JP 2004165961 A JP2004165961 A JP 2004165961A JP 2002329271 A JP2002329271 A JP 2002329271A JP 2002329271 A JP2002329271 A JP 2002329271A JP 2004165961 A JP2004165961 A JP 2004165961A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- region
- modulation
- signal
- mixer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】消費電力の低減が図られたミキサ回路を提供する。
【解決手段】ミキサ回路は、ゲート電極に高周波の入力信号ＲＦが入力され、ドレインに電源供給部が接続された増幅用トランジスタＴｒ１と、一端が増幅用トランジスタＴｒ１のソースに接続され、他端が接地された抵抗Ｒ１と、ソースに増幅用トランジスタＴｒ１のソースからの出力を受け、ゲート電極に局部発振信号ＬＯ信号を受けてドレインから変換信号を出力する変調用トランジスタＴｒ２とを備えている。
【選択図】図１
【解決手段】ミキサ回路は、ゲート電極に高周波の入力信号ＲＦが入力され、ドレインに電源供給部が接続された増幅用トランジスタＴｒ１と、一端が増幅用トランジスタＴｒ１のソースに接続され、他端が接地された抵抗Ｒ１と、ソースに増幅用トランジスタＴｒ１のソースからの出力を受け、ゲート電極に局部発振信号ＬＯ信号を受けてドレインから変換信号を出力する変調用トランジスタＴｒ２とを備えている。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号と局部発振信号とを混合し、入力信号とは異なる周波数の信号を出力するミキサ回路に関する。
【０００２】
【従来の技術】
２つの信号を入力し、両信号とは異なる周波数を有する信号を出力するミキサ回路は、携帯電話や携帯情報端末（ＰＤＡ）などの端末や、通信用システムの基地局、あるいは音響機器など、種々の機器に用いられている。
【０００３】
図４は、特許文献１に記載された従来のミキサ回路の構成を示す回路図である。ここで示す従来のミキサ回路において、周波数ｆ１の入力信号ＲＦと周波数ｆ２の局部発振信号ＬＯとを入力すると、ｆ３＝ｆ１±ｆ２である周波数ｆ３の変換信号ＩＦが出力される。
【０００４】
図４に示すように、従来のミキサ回路は、ソース接地された第１導電型のトランジスタＴｒ１０１と、トランジスタＴｒ１０１とドレイン同士で接続された第２導電型のトランジスタＴｒ１０２と、ゲート電極がトランジスタＴｒ１０２のソースに接続され、且つソースが接地された第１導電型のトランジスタＴｒ１０３と、一端が電源供給部ＶＤＤに接続され、他端がトランジスタＴｒ１０１のドレイン及びトランジスタＴｒ１０２のドレインに接続された抵抗Ｒ１０１とを備えている。
【０００５】
入力信号ＲＦはトランジスタＴｒ１０１のゲート電極に、局部発振信号ＬＯはトランジスタＴｒ１０２のゲート電極にそれぞれ入力され、トランジスタＴｒ１０３のドレインからは変換信号ＩＦが出力される。
【０００６】
従来のミキサ回路は、トランジスタＴｒ１０１と抵抗Ｒ１０１とから構成されるソース接地型増幅器ＡＭＰ１０１の作用とトランジスタ１０２の乗算作用とによって利得を有するアクティブ・ミキサとして動作する。ここで、ミキサの（変換）利得とは、入力信号の電力ＰＲＦに対する変換信号ＩＦの電力ＰＩＦの比ＰＩＦ／ＰＲＦを意味する。
【０００７】
なお、ここでは第１導電型がｎチャネル型、第２導電型がｐチャネル型である例を示すが、第１導電型がｐチャネル型、第２導電型がｎチャネル型であってもよい。この場合はソースとドレインが入れ替わる。
【０００８】
上述の従来のミキサ回路は、少ない素子数で入力信号ＲＦと局部発振信号ＬＯとを混合できるが、局部発振信号ＬＯが入力信号ＲＦ中に漏れやすいという性質を有している。ミキサ回路を通信機器に用いる場合、局部発振信号ＬＯの漏れは他の通信システムへ影響を与える可能性や、自身の通信の妨害となる可能性があるため、規制の対象となっている。
【０００９】
この不具合に対し、局部発振信号ＬＯの漏れが抑えられた一般的なアクティブミキサとして、ギルバートセル型ミキサがある。
【００１０】
図５は、一般的なギルバートセル型ミキサの構成を示す回路図である。同図に示すギルバートセル型ミキサは、共にソースが電流源に接続された一対の第１導電型のトランジスタＴｒ１０５，Ｔｒ１０６と、共に一端がトランジスタＴｒ１０５のドレインに接続され、共に第１導電型である一対のトランジスタＴｒ１０７，Ｔｒ１０８と、共に一端がトランジスタＴｒ１０６のドレインに接続され、共に第１導電型である一対のトランジスタＴｒ１０９，Ｔｒ１１０と、トランジスタＴｒ１０７及びトランジスタＴｒ１０９と電源供給部ＶＤＤとの間に介設された第１の抵抗１１１と、トランジスタＴｒ１０８及びトランジスタＴｒ１１０と電源供給部ＶＤＤとの間に介設された第２の抵抗体１１３とを備えている。また、トランジスタＴｒ１０８とトランジスタＴｒ１０９のゲート電極同士は互いに接続され、トランジスタＴｒ１０７とトランジスタＴｒ１１０のゲート電極同士も互いに接続されている。
【００１１】
このミキサ回路では、第１のＲＦ信号入力部１０１に入力された入力信号ＲＦＰはトランジスタＴｒ１０６のゲート電極に伝達され、第２のＲＦ信号入力部１０２に入力された逆相の入力信号ＲＦＮはトランジスタＴｒ１０５のゲート電極に伝達される。また、第１のＬＯ信号入力部１０３に入力された局部発振信号ＲＦＰはトランジスタＴｒ１０７及びトランジスタＴｒ１１０のゲート電極に伝達され、第２のＬＯ信号入力部１０５に入力された逆相の局部発振信号ＲＦＮはトランジスタＴｒ１０８及びトランジスタＴｒ１０９のゲート電極に伝達される。そして、第１のＩＦ信号出力部１０７に接続されたトランジスタＴｒ１０７及びトランジスタＴｒ１０９からは変換信号ＩＦＰが出力され、第２のＩＦ信号出力部１０９に接続されたトランジスタＴｒ１０８及びトランジスタ１１０からは逆相の変換信号ＩＦＮが出力される。なお、本明細書で「逆相の信号」とは、元の信号と周波数、振幅が等しく位相が１８０°ずれている信号のことをいう。
【００１２】
以上に示すようなギルバートセル型ミキサでは、互いに対称な構成を有するミキサ回路の一方に入力信号ＲＦＰと局部発信信号ＬＯＰとを入力し、他方に入力信号の逆相信号ＲＦＮと局部発振信号の逆相信号ＬＯＮとを入力することにより、トランジスタＴｒ１０７とトランジスタＴｒ１０８との間、トランジスタＴｒ１０９とトランジスタＴｒ１１０との間で局部発振信号ＬＯＰの漏れ成分と逆相の局部発振信号ＬＯＮの漏れ成分とが相殺される。そのため、局部発信信号ＬＯＰとその逆相信号ＬＯＮが入力信号ＲＦＰとその逆相信号ＲＦＮに漏れることが防がれている。逆に、入力信号ＲＦＰとその逆相信号ＲＦＮが変換信号ＩＦＰとその逆相信号ＩＦＮ中に漏れることが防がれている。
【００１３】
【特許文献１】
特開２００１−１４４５４６号公報（第２図）
【００１４】
【発明が解決しようとする課題】
図４に示す従来のミキサ回路と図５に示すギルバートセル型ミキサとを比べた場合、図４に示す従来のミキサ回路の方がトランジスタ数が少ないので、より低電圧で回路を駆動することができる。
【００１５】
しかしながら、図４に示す従来のミキサ回路において、局部発振信号ＬＯによるトランジスタＴｒ１０２の制御が阻害されやすいという不具合が起こっていた。そのため、トランジスタＴｒ１０２を正常に動作させるためには局部発振信号ＬＯの電圧振幅を大きくせざる得ず、結果として消費電力を低減することが難しかった。
【００１６】
一方、図５に示す一般的なギルバートセル型ミキサでは、トランジスタＴｒ１０７のソース端及びトランジスタＴｒ１０６のソース端に漏れる局部発振信号の成分は抑えられている。このため、局部発振信号ＬＯＰ及びその逆相信号ＬＯＮの入力信号への漏れが防がれている。
【００１７】
しかしながら、ギルバートセル型ミキサでは電圧供給部と接地との間に電流源を入れて３段ものトランジスタを経て出力されるため、トランジスタによる電圧降下の分だけ消費電力が大きくなってしまうという不具合があった。
【００１８】
本発明の目的は、消費電力の低減が図られたミキサ回路を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の第１のミキサ回路は、第１電源供給部に接続された第１領域と、入力信号が入力される制御部と、電流が増幅された上記入力信号を出力するための第２領域とを有する増幅用トランジスタと、一端が第２電源供給部に接続され、他端が上記増幅用トランジスタの第２領域に接続されたインピーダンス部材と、上記増幅用トランジスタと上記インピーダンス部材との間の節点に接続された第３領域と、局部発振信号が入力されるゲート電極と、電流が増幅された上記入力信号を変調させてなる変調信号を出力するための第４領域とを有する第１の変調用ＭＩＳトランジスタとを備えている。
【００２０】
この構成により、入力信号の電圧は増幅用トランジスタではほとんど増幅されないので、第１の変調用ＭＩＳトランジスタの第３領域における電圧振幅は抑えられる。このため、局部発振信号による第１の変調用ＭＩＳトランジスタの制御が阻害されにくくなるので、局部発振信号の電圧を低減することができ、消費電力の低減を図ることができる。また、従来のギルバートセル型ミキサに比べて少ないトランジスタで構成されているので、回路面積を小さくできる。さらに、入力された信号が経由するトランジスタ数もより少ないので、電圧降下が小さくて済み、電源効率を向上させることができる。
【００２１】
上記増幅用トランジスタはＭＩＳトランジスタであり、上記増幅用トランジスタの第１領域はドレイン、第２領域はソースで、制御部はゲート電極であることにより、いわゆるソースフォロワ回路が第１の変調用ＭＩＳトランジスタに接続されることになるので、入力信号の電圧は増幅用トランジスタでは増幅されず、電流のみが増幅される。そのため、局部発振信号による第１の変調用ＭＩＳトランジスタの制御が阻害されにくくなるので、局部発振信号の電圧を低減することができ、消費電力の低減を図ることができる。
【００２２】
上記増幅用トランジスタの導電型と上記第１の変調用ＭＩＳトランジスタの導電型は共にＮ型であり、上記第２電源供給部は接地であることにより、両トランジスタの導電型が異なる場合や両トランジスタが共にＰ型である場合に比べて回路面積を小さくできる。
【００２３】
上記第１の変調用ＭＩＳトランジスタと電気的特性が等しく、且つ上記節点及び上記第１の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、逆相の上記局部発振信号が入力されるゲート電極と、逆相の上記変換信号を出力するための第４領域とを有する第２の変調用ＭＩＳトランジスタをさらに備えていることにより、第１の変調用ＭＩＳトランジスタの第３領域及び上記第２の変調用ＭＩＳトランジスタの第３領域において局部発振信号由来の漏れ信号と逆相の局部発振信号由来の漏れ信号とが相殺されるので、局部発振信号及び逆相の局部発振信号の入力信号への漏れが防止されている。従って、本発明のミキサ回路は、信号漏れに対する規格が厳しい通信機器などにも好ましく用いることができる。
【００２４】
上記増幅用トランジスタはバイポーラトランジスタであり、上記増幅用トランジスタの第１領域はコレクタ、第２領域はエミッタで、制御部はベースであっても局部発振信号の電圧振幅を低減することが可能になる。
【００２５】
上記第１の変調用ＭＩＳトランジスタの第３領域と上記節点との間に容量素子をさらに備えていることにより、第１の変調用ＭＩＳトランジスタの第３領域の直流成分が増幅用トランジスタの第２領域の直流成分よりも低い場合には、第１の変調用ＭＩＳトランジスタに直流電流が流れるのが防がれるので、消費電力の低減を図ることができる。
【００２６】
本発明の第２のミキサ回路は、入力信号及び逆相の上記入力信号の電流を増幅するための差動増幅器と、上記差動増幅器により電流が増幅された上記入力信号及び上記逆相の入力信号と、上記入力信号及び上記逆相の入力信号を変調するための局部発振信号及び逆相の上記局部発振信号を受けて変調信号と逆相の上記変調信号とを出力するダブルバランスドミキサとを備えたミキサ回路であって、上記差動増幅器は、第１電源供給部に接続された第１領域と、入力信号が入力される制御部と、電流が増幅された上記入力信号を出力するための第２領域とを有する第１の増幅用トランジスタと、上記第１の増幅用トランジスタ及び上記第１電源供給部に接続された第１領域と、逆相の上記入力信号が入力される制御部と、電流が増幅された上記逆相の入力信号を出力するための第２領域とを有する第２の増幅用トランジスタと、一端が第２電源供給部に接続され、他端が上記第１の増幅用トランジスタの第２領域に接続された第１のインピーダンス部材と、一端が第２電源供給部及び上記第１のインピーダンス部材に接続され、他端が上記第２の増幅用トランジスタの第２領域に接続された第２のインピーダンス部材とを有し、上記ダブルバランスドミキサは、上記第１の増幅用トランジスタと上記第１のインピーダンス部材との間の第１の節点に接続された第３領域と、上記局部発振信号が入力されるゲート電極と、上記変調信号を出力するための第４領域とを有する第１の変調用ＭＩＳトランジスタと、上記第１の節点及び上記第１の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、上記逆相の局部発振信号が入力されるゲート電極と、上記逆相の変調信号を出力するための第４領域とを有する第２の変調用ＭＩＳトランジスタと、上記第２の増幅用トランジスタと上記第２のインピーダンス部材との間の第２の節点に接続された第３領域と、上記逆相の局部発振信号が入力されるゲート電極と、上記第１の変調用ＭＩＳトランジスタの第４領域に接続され、上記変調信号を出力するための第４領域とを有する第３の変調用ＭＩＳトランジスタと、上記第２の節点及び上記第３の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、上記局部発振信号が入力されるゲート電極と、上記第２の変調用ＭＩＳトランジスタの第４領域に接続され、上記逆相の変調信号を出力するための第４領域とを有する第４の変調用ＭＩＳトランジスタとを有している。
【００２７】
この構成により、差動増幅器では、入力信号及び逆相の入力信号の電流は増幅されるが電圧は増幅されないので、第１〜第４の変調用ＭＩＳトランジスタの各第４領域における電圧振幅を従来よりも低減できる。このため、局部発振信号及び逆相の局部発振信号による第１〜第４の変調用ＭＩＳトランジスタの制御が阻害されにくくなっており、局部発振信号及び逆相の局部発振信号の電力を低減しても比較的大きな利得を得ることができるようになるので、消費電力の低減を図ることが可能になる。また、第１〜第４の変調用ＭＩＳトランジスタの各第４領域において局部発振信号の漏れ成分と逆相の局部発振信号の漏れ成分とが相殺されるので、局部発振信号が差動増幅器を経由して入力信号に漏れることが防がれている。従って、本発明の第２のミキサ回路は規格の厳しい通信機器などにも好ましく用いることができる。さらに、入力信号を差動信号としているので、入力信号が局部発振信号に漏れ出すことも防がれている。
【００２８】
また、上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタは共にＭＩＳトランジスタであり、上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタの第１領域はドレイン、第２領域はソースで、制御部はゲート電極であることにより、差動増幅器はソースフォロワ回路となるので、第１〜第４の変調用ＭＩＳトランジスタの各第４領域における電圧振幅を従来よりも低減できる。
【００２９】
上記第１の増幅用トランジスタ、上記第２の増幅用トランジスタ、上記第１の変調用ＭＩＳトランジスタ、上記第２の変調用ＭＩＳトランジスタ、上記第３の変調用ＭＩＳトランジスタ及び上記第４の変調用ＭＩＳトランジスタの導電型はいずれもＮ型であり、上記第２電源供給部は接地であることにより、異なる導電型のトランジスタを用いる場合やＰ型ＭＩＳトランジスタのみを用いる場合に比べて回路面積を低減できる。
【００３０】
上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタは共にバイポーラトランジスタであり、上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタの第１領域はコレクタ、第２領域はエミッタで、制御部はベースであってもよい。
【００３１】
上記第１の変調用ＭＩＳトランジスタの第３領域と上記第２の変調用ＭＩＳトランジスタの第３領域との接続点と上記第１の節点との間に介設された第１の容量素子と、上記第３の変調用ＭＩＳトランジスタの第３領域と上記第４の変調用ＭＩＳトランジスタの第３領域との接続点と上記第２の節点との間に介設された第２の容量素子とをさらに備えていることにより、第１〜第４の変調用ＭＩＳトランジスタの第４領域の電圧より第１及び第２の増幅用トランジスタの第２領域の電圧が低い場合に、第１〜第４の変調用ＭＩＳトランジスタに直流電流が流れるのを抑制することができ、消費電力を低減することができる。
【００３２】
【発明の実施の形態】
本願発明者は、消費電力を低減するためにできるだけ簡易な構成でミキサ回路を構成することを考えた。そのため、増幅器とＭＩＳトランジスタとを組み合わせた構成を採ることとした。この構成は図４に示す従来のミキサ回路でも採用されているが、従来のミキサ回路では、局部発振信号ＬＯによるトランジスタＴｒ１０２の制御が阻害されやすいため、十分に消費電力を低減することが難しかった。そこで、本願発明者らはトランジスタＴｒ１０２の制御が阻害される原因を調べた。その結果、抵抗Ｒ１０１の抵抗値とトランジスタＴｒ１０１のトランスコンダクタンスｇｍとの積で求められるＡＣ電圧Ｖｄが、トランジスタＴｒ１０１のドレイン端に生じることが原因であることが判明した。すなわち、トランジスタＴｒ１０１のドレイン端に生じるＡＣ電圧Ｖｄが大きく、トランジスタＴｒ１０２のゲート電極に入力される局部発振信号ＬＯのＡＣ電圧の振幅が小さいと、トランジスタＴｒ１０２の動作が阻害される。ここで、ｇｍ＝ｄＶｇ／ｄＩｄ（Ｖｇ：Ｔｒ１０２のゲート電圧、Ｖｄ：Ｔｒ１０２のドレイン電流）とする。
【００３３】
このことから、ミキサ回路のうち、増幅器の出力部の振幅を抑えればトランジスタＴｒ１０２の動作が阻害されず、消費電力の小さいミキサ回路が実現できることが分かった。この知見を基に、本願発明者らは、本発明のミキサ回路に想到した。
【００３４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るミキサ回路の構成を示す回路図である。
【００３５】
本実施形態のミキサ回路は、ＲＦ信号入力部１に入力信号ＲＦを、ＬＯ信号入力部３に局部発振信号ＬＯをそれぞれ受けて、出力部５から変換信号ＩＦを出力する。本実施形態のミキサ回路は、例えば、通信機器において高周波信号のダウンコンバージョン等に用いられる。この場合、例えば入力信号ＲＦは周波数が０．８ＧＨｚ以上の高周波信号で、変換信号ＩＦはそれより周波数の低い信号となる。
【００３６】
図１に示すように、本実施形態のミキサ回路は、ＲＦ信号入力部１がゲート電極（制御部）に接続され、ドレイン（第１領域）が電源電圧ＶＤＤを供給する電源供給部（第１電源供給部）に接続された増幅用トランジスタＴｒ１と、増幅用トランジスタＴｒ１のソース（第２領域）と接地（第２電源供給部）との間に設けられた抵抗Ｒ１と、抵抗Ｒ１と増幅用トランジスタＴｒ１との間の節点７と出力部５との間に介設され、ゲート電極がＬＯ信号入力部３に接続された変調用トランジスタＴｒ２とを備えている。
【００３７】
本実施形態では、増幅用トランジスタＴｒ１と変調用トランジスタＴｒ２とは共にＮチャネル型の電界効果型トランジスタであり、好ましくはＭＩＳＦＥＴ（Ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）である。特に製造の容易さなどからＭＯＳＦＥＴがよく用いられる。従って、増幅用トランジスタＴｒ１と抵抗Ｒ１とで構成される増幅器ＡＭＰ１は、ソースフォロワ増幅器となっている。そのため、増幅用トランジスタＴｒ１のゲート電極に入力された高周波の入力信号ＲＦは増幅器ＡＭＰ１によってその電力が増幅される。この際に、入力信号ＲＦの電流は増幅されるが、電圧はほとんど増幅されない。そして、電力が増幅された入力信号ＲＦは、変調用トランジスタＴｒ２のゲート電極に入力される局部発振信号ＬＯにより変調を受け、変調信号ＩＦとして変調用トランジスタＴｒ２のドレインから出力される。ここで、変調信号ＩＦの周波数は、入力信号ＲＦの周波数と局部発振信号ＬＯの周波数の差になっている。すなわち、本実施形態のミキサ回路は、増幅器ＡＭＰ１の増幅作用と変調用トランジスタＴｒ２の乗算作用とによりアクティブミキサとして動作する。なお、入力信号ＲＦが高周波の場合、電源電圧ＶＤＤを供給する電源供給部は振幅しないと見なせるので、接地と同様に扱われる。そのため、増幅器ＡＭＰ１はドレイン接地型増幅器とも言える。
【００３８】
一般に、ミキサ回路の変換利得（（変換信号ＩＦの電力）／（入力信号ＲＦの電力））は、変調用トランジスタＴｒ２に入力される局部発振信号ＬＯの電圧振幅に依存する。従って、もし変調用トランジスタＴｒ２のソースに大きな電圧振幅が生じると、変調用トランジスタの動作が阻害されてしまう。
【００３９】
本実施形態のミキサ回路では、増幅器ＡＭＰ１が入力信号ＲＦの電圧を増幅しないので、図４に示す従来のミキサ回路に比べて変調用トランジスタのソースにおける振幅は低減されている。そのため、変調用トランジスタＴｒ２のゲート電極に入力される局部発振信号ＬＯの電圧振幅が極めて阻害されにくくなっており、局部発振信号ＬＯの電圧振幅を低減しても回路を正常に動作させることができる。従って、本実施形態のミキサ回路によれば、低い局部発振電力で大きな利得を得ることができ、消費電力の低減を図ることができる。入力信号の周波数が高くなるにつれて局部発振信号ＬＯの強度を上げることが困難となるため、本実施形態のミキサ回路は、入力信号が高周波信号である場合に特に有効である。このことは、以下の実施形態でも同様である。
【００４０】
さらに、本実施形態のミキサ回路では、従来のギルバートセル型ミキサに比べて電源供給部と接地との間に介設されるトランジスタ数を減らすことができるので電源電圧を低減することができる。
【００４１】
また、本実施形態のミキサ回路は、２つのＭＩＳトランジスタと１つの抵抗のみで構成できるので、図４に示す従来のミキサ回路と比べても面積が小さく、集積化に有利である。
【００４２】
なお、本実施形態のミキサ回路において、変調用トランジスタＴｒ２のドレイン電圧の直流成分が増幅用トランジスタＴｒ１のソース電圧の直流成分よりも低い場合には、節点７と変調用トランジスタＴｒ２との間に容量素子を挿入することで変調用トランジスタＴｒ２に直流電流が流れるのを防ぎ、消費電流を低減することができる。この際には、高周波信号が透過できるだけの十分大きな容量を有する容量素子を用いる。例えば、入力信号の周波数を５ＧＨｚで抵抗Ｒ１の抵抗値が３Ωであれば１０ｐＦの容量を用いればよい。
【００４３】
また、本実施形態のミキサ回路では、増幅用トランジスタＴｒ１及び変調用トランジスタＴｒ２にＮチャネル型ＭＩＳＦＥＴを用いているが、このうち両方あるいは一方のトランジスタがＰチャネル型であってもよい。増幅用トランジスタＴｒ１がＰチャネル型の場合、電圧供給部と接地とが入れ替わる。なお、増幅用トランジスタＴｒ１と変調用トランジスタＴｒ２とは共にＮ型のトランジスタである方が回路面積を小さくできるので有利である。
【００４４】
また、増幅用トランジスタＴｒ１をＭＩＳＦＥＴからバイポーラトランジスタに代えて増幅器ＡＭＰ１をエミッタフォロワの構成にしても、上述の効果を有するミキサ回路を構成することができる。このような構成であっても、ＢｉＣＭＯＳプロセスを用いることで集積化することができる。
【００４５】
また、本実施形態のミキサ回路において、抵抗Ｒ１に代えて他のインピーダンス部材、例えば電流源あるいはインダクタを用いてもよい。インダクタを用いれば、抵抗を用いる場合に比べて熱雑音の発生や電圧降下（電圧振幅の低減）を抑制することができるので、電源効率を高められるとともに変調信号中の雑音を低減することができる。
【００４６】
なお、本実施形態では入力信号ＲＦが周波数０．８ＧＨｚ以上の高周波の場合について説明したが、周波数０．８ＧＨｚ未満の信号であっても本実施形態のミキサ回路を使用することができる。
【００４７】
本実施形態のミキサ回路は、通信機器の受信部などに用いることができるが、変換信号ＩＦの周波数が入力信号ＲＦの周波数より高くなるように設計すれば、送信部にも用いることができる。
【００４８】
（第２の実施形態）
図２は本発明の第２の実施形態に係るミキサ回路の構成を示す回路図である。
【００４９】
図２に示すように、本実施形態のミキサ回路では、ＲＦ信号入力部１に入力信号ＲＦが、第１のＬＯ信号入力部１３ａに局部発振信号ＬＯが、第２のＬＯ信号入力部１３ｂに逆相のＬＯ信号がそれぞれ入力されると、第１の出力部１５ａからは変換信号ＩＦＰが、第２の出力部１５ｂからは逆相の変換信号ＩＦＮが、それぞれ出力される。ここで、逆相の変換信号とは、変換信号ＩＦＰと周波数、振幅が同じで位相が１８０度ずれている信号のことを表す。
【００５０】
本実施形態のミキサ回路は、ＲＦ信号入力部１がゲート電極に接続され、ドレインに電源電圧ＶＤＤが供給された増幅用トランジスタＴｒ１と、増幅用トランジスタＴｒ１と接地との間に設けられた抵抗Ｒ１と、増幅用トランジスタＴｒ１と抵抗Ｒ１との間の節点７と第１の出力部１５ａとの間に介設された第１の変調用トランジスタＴｒ２ａと、節点７と第２の出力部１５ｂとの間に介設された第２の変調用トランジスタＴｒ２ｂとを備えている。
【００５１】
本実施形態のミキサ回路を第１の実施形態のミキサ回路と比較すると、増幅器ＡＭＰ１は同じ構成であるが、変調用トランジスタが互いに対称な２つのＮチャネル型ＭＩＳトランジスタであり、変換信号ＩＦＰと逆相の変換信号ＩＦＮとが出力される点が異なる。
【００５２】
本実施形態のミキサ回路において、増幅用トランジスタＴｒ１のゲート電極に入力された入力信号ＲＦは、増幅器ＡＭＰ１によりその電流が増幅される。電流が増幅された入力信号ＲＦは二手に分かれ、一方ではゲート電極に局部発振信号ＬＯＰが入力された第１の変調用トランジスタＴｒ２ａにより変調され、変換信号ＩＦＰとなって第１の変調用トランジスタＴｒ２ａのドレインから出力される。また、電流が増幅された入力信号ＲＦは、他方ではゲート電極に逆相の局部発振信号ＬＯＮが入力された第２の変調用トランジスタＴｒ２ｂにより変調され、逆相の変換信号ＩＦＮとして第２の変調用トランジスタＴｒ２ｂのドレインから出力される。
【００５３】
本実施形態のミキサ回路では、第１の実施形態と同様に、増幅器ＡＭＰ１はソースフォロワ増幅器となっているので、入力信号ＲＦの電流は増幅されるが電圧は増幅されない。そのため、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂのソースにおける電圧振幅は従来のミキサ回路に比べて小さくなっている。従って、本実施形態のミキサ回路においては、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂの動作が阻害されにくくなっており、局部発振信号の電圧を低減することが可能となっている。すなわち、本実施形態のミキサ回路によれば、局部発振信号の電力が小さくても、従来に比べ大きな利得を得ることができる。
【００５４】
また、本実施形態のミキサ回路においては、第１の変調用トランジスタＴｒ２ａのゲート電極と第２の変調用トランジスタＴｒ２ｂのゲート電極にそれぞれ位相が１８０度ずれた差動信号が入力され、且つ第１の変調用トランジスタＴｒ２ａのソースと第２の変調用トランジスタＴｒ２ｂのソースとは互いに接続されている。このため、第１の変調用トランジスタＴｒ２ａと第２の変調用トランジスタＴｒ２ｂの両ソースに漏れ出した局部発振信号ＬＯＰの成分と逆相の局部発振信号ＬＯＮの成分とが相殺され、低雑音増幅器などの前段の回路への局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮの漏れ出しが抑制されている。従って、本実施形態のミキサ回路を通信用機器に用いた場合、通信性能の低下を防ぐことができる。また、本実施形態のミキサ回路は、規格の厳しい通信用機器などにも好ましく用いることができる。
【００５５】
以上の利点に加えて、本実施形態のミキサ回路は、従来のギルバートセル型ミキサに比べて信号が経由するトランジスタ数が少ないので、電源電圧を低く設定することもでき、電源効率の向上や消費電力の低減を図ることができる。
【００５６】
また、本実施形態のミキサ回路において、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタ２ｂと節点７との間に容量素子を挿入してもよい。この際には、高周波信号が透過できるだけの容量を有する容量素子を用いる。
【００５７】
また、増幅用トランジスタＴｒ１、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂはＰチャネル型ＭＩＳＦＥＴであってもよい。ここで、増幅用トランジスタＴｒ１の導電型と第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂの導電型とは互いに異なっていてもよいが、いずれもＮ型である方が回路面積を小さくできるので好ましい。
【００５８】
また、増幅用トランジスタＴｒ１をＭＩＳＦＥＴからバイポーラトランジスタに代えて増幅器ＡＭＰ１をエミッタフォロワの構成にしても、上述の効果を有するミキサ回路を構成することができる。
【００５９】
また、本実施形態のミキサ回路において、抵抗Ｒ１に代えて電流源あるいはインダクタを用いてもよい。インダクタを用いれば、抵抗により生じる熱雑音や、電圧降下（電圧振幅の低減）を抑制することができるので、電源効率を高められるとともに変調信号中の雑音を低減することができる。
【００６０】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るミキサ回路の構成を示す回路図である。
【００６１】
同図に示すように、本実施形態のミキサ回路では、第１のＲＦ信号入力部２１ａと第２のＲＦ信号入力部２１ｂには、高周波の入力信号ＲＦＰと逆相の入力信号ＲＦＮとがそれぞれ入力され、第１のＬＯ信号入力部２３ａと第２のＬＯ信号入力部２３ｂには局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮがそれぞれ入力される。そして、第１の出力部２５ａからは変調信号ＩＦＰが出力され、第２の出力部２５ｂからは逆相の変調信号ＩＦＮが出力される。ここで、変調信号ＩＦＮの周波数は、入力信号ＲＦＰの周波数と局部発振信号ＬＯＰとの差周波数となっている。
【００６２】
図３に示すように、本実施形態のミキサ回路は、入力信号ＲＦＰ及び逆相の入力信号ＲＦＮの電力を増幅するための差動増幅器１１と、差動増幅器１１からの出力信号を局部発振信号ＬＯＰまたは逆相の局部発振信号ＬＯＮとを混合し、変換信号ＩＦＰ及び逆相の変換信号ＩＦＮを出力するダブルバランスドミキサ（以下、「ＤＢＭ」と称する）２７とを備えている。
【００６３】
差動増幅器ＡＭＰ１１は、入力信号ＲＦＰをゲート電極（制御部）に受け、電源電圧ＶＤＤがドレイン（第１領域）に供給されたＮチャネル型の第１の増幅用トランジスタＴｒ１ａと、接地に接続された電流源Ｓ１と、第１の増幅用トランジスタＴｒ１ａのソース（第２領域）と電流源との間に介設された第１の抵抗Ｒ１１と、逆相の入力信号ＲＦＮをゲート電極（制御部）に受け、ドレイン（第１領域）に電源電圧ＶＤＤが供給されるＮチャネル型の第２の増幅用トランジスタＴｒ１ｂと、第２の増幅用トランジスタＴｒ１ｂのソース（第２領域）と電流源Ｓ１との間に介設された第２の抵抗Ｒ１２とを有している。また、第１の増幅用トランジスタＴｒ１ａのドレインと第２の増幅用トランジスタＴｒ１ｂのドレインとは互いに接続され、第１の抵抗Ｒ１１と第２の抵抗Ｒ１２も互いに接続されている。ここで、第１の増幅用トランジスタＴｒ１ａと第２の増幅用トランジスタＴｒ１ｂの間、及び第１の抵抗Ｒ１１と第２の抵抗Ｒ１２の間での電気的特性はそれぞれ揃えられている。
【００６４】
ＤＢＭ２７は、互いのソース同士が接続され、且つ第１の増幅用トランジスタＴｒ１ａと抵抗Ｒ１１との間の第１の節点１７に共に接続された第１の変調用トランジスタＴｒ１２ａ及び第２の変調用トランジスタＴｒ１２ｂと、互いのソース同士が接続され、且つ第２の増幅用トランジスタＴｒ１ｂと第２の抵抗Ｒ１２との間の第２の節点１８に共に接続された第３の変調用トランジスタＴｒ１２ｃ及び第４の変調用トランジスタＴｒ１２ｄとを有している。また、第１の変調用トランジスタＴｒ１２ａと第４の変調用トランジスタＴｒ１２ｄのゲート電極にはそれぞれ局部発振信号ＬＯＰが入力され、第２の変調用トランジスタＴｒ１２ｂと第３の変調用トランジスタＴｒ１２ｃのゲート電極にはそれぞれ逆相の局部発振信号ＬＯＮが入力される。そして、第１の変調用トランジスタＴｒ１２ａのドレイン及び第３の変調用トランジスタＴｒ１２ｃのドレインからは変換信号ＩＦＰが出力され、第２の変調用トランジスタＴｒ１２ｂのドレイン及び第４の変調用トランジスタＴｒ１２ｄのドレインからは逆相の変換信号ＩＦＮが出力される。すなわち、本実施形態のミキサ回路は、第２の実施形態に係るミキサ回路を２つ接続したような構成となっている。
【００６５】
本実施形態のミキサ回路において、差動増幅器ＡＭＰ１１はソースフォロワ型増幅器となっているので、入力信号ＲＦＰ及び逆相の入力信号ＲＦＮの電流は増幅されるが、電圧は増幅されない。そのため、ＤＢＭを構成する各変調用トランジスタのソースに生じる電圧振幅は小さく抑えられており、変調用トランジスタのゲート電極に入力される局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮの電圧振幅は阻害されにくくなっている。従って、本実施形態のミキサ回路によれば、局部発振信号の電圧を低減することができるので、消費電力を低減を図ることができる。言い換えれば、低い局部発振電力で従来よりも大きな利得を得ることができる。
【００６６】
これに加え、本実施形態のミキサ回路では、互いの位相が１８０度ずれた局部発振信号ＬＯＰと逆相の局部発振信号ＬＯＮとが入力されることにより、各変調用トランジスタのソースは、局部発振信号ＬＯＰ及び逆相の局部発振信号の仮想接地となる。そのため、局部発振信号が前段ブロックの低雑音増幅器などの回路に漏れにくくなっている。さらに、入力信号として差動信号が入力されることにより、第１のＬＯ信号入力部２３ａ及び第２のＬＯ信号入力部２３ｂが入力信号の仮想接地点となるので、局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮ中に入力信号ＲＦＰ及び逆相の入力信号ＲＦＮが漏れ出すことも抑えられている。従って、本実施形態のミキサ回路は、局部発振信号の漏れに対する規格が厳しい製品にも好ましく用いられる。
【００６７】
また、本実施形態のミキサ回路によれば、一般的なギルバートセル型ミキサに比べ、電源供給部と接地との間のトランジスタ数を減らすことができるので、電源電圧の低電圧化が可能となり、消費電力の低減を図ることができる。
【００６８】
なお、本実施形態では入力信号を高周波信号としたが、例えば周波数が０．８ＧＨｚ未満の信号であっても同様に周波数を変調することができる。また、入力信号を局部発振信号と掛け合わせてより周波数の高い変換信号を出力することもできる。
【００６９】
なお、本実施形態のミキサ回路において、ＤＢＭを構成する変調用トランジスタはＰチャネル型ＭＩＳＦＥＴであってもよい。ただし、各変調用トランジスタの電気的特性は揃えておく必要がある。ここで、増幅用トランジスタの導電型と変調用トランジスタ及び変調用トランジスタの導電型とは互いに異なっていてもよいが、いずれもＮ型である方が回路面積を小さくすることできるので有利である。
【００７０】
一方、差動増幅器ＡＭＰ１１内の第１の増幅用トランジスタＴｒ１ａと第２の増幅用トランジスタＴｒ１ｂとは、互いに電気的特性が等しければＰチャネル型ＭＩＳＦＥＴでもよく、バイポーラトランジスタであってもよい。第１の増幅用トランジスタＴｒ１ａ及び第２の増幅用トランジスタＴｒ１ｂがバイポーラトランジスタである場合、エミッタフォロワの構成を取れば本実施形態と同様に消費電力の小さいミキサ回路を実現することができる。このようなミキサ回路はＢｉＣＭＯＳプロセスを用いて製造することができる。
【００７１】
また、本実施形態のミキサ回路において、差動増幅器ＡＭＰ１１とＤＢＭ２７との間に容量素子を挿入することにより、変調用トランジスタのドレイン電圧が増幅用トランジスタのソース電圧より低い場合に、差動増幅器ＡＭＰ１１からＤＢＭへ直流電流が流れるのを防ぐことができる。この際には、高周波信号が透過できるだけの容量を有する容量素子を用いる。これにより、消費電流をさらに低減することができる。
【００７２】
なお、本実施形態のミキサ回路のうち差動増幅器ＡＭＰ１において、第１の抵抗Ｒ１１及び第２の抵抗Ｒ１２に接続された電流源Ｓ１は無くてもミキサ回路として動作する。しかし、電流源Ｓ１がある方が、第１の抵抗Ｒ１１と第２の抵抗Ｒ１２とに正確に等しい電流を流すことができるので好ましい。
【００７３】
また、本実施形態のミキサ回路では、ソースフォロワ型の差動増幅器ＡＭＰ１１の負荷を抵抗としたが、インダクタンスを用いても良い。インダクタンスを用いれば、抵抗を用いる場合に比べて熱雑音や、電圧降下を抑制することができ、雑音特性にも有利である上、電源効率を高めることもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るミキサ回路の構成を示す回路図である。
【図２】本発明の第２の実施形態に係るミキサ回路の構成を示す回路図である。
【図３】本発明の第３の実施形態に係るミキサ回路の構成を示す回路図である。
【図４】従来のミキサ回路の構成を示す回路図である。
【図５】一般的なギルバートセル型ミキサの構成を示す回路図である。
【符号の説明】
１ ＲＦ信号入力部
３ ＬＯ信号入力部
５ 出力部
７ 節点
１３ａ 第１のＬＯ信号入力部
１３ｂ 第２のＬＯ信号入力部
１５ａ 第１の出力部
１５ｂ 第２の出力部
Ｔｒ１ 増幅用トランジスタ
Ｔｒ２ 変調用トランジスタ
Ｒ１ 抵抗
ＡＭＰ１ 増幅器
ＲＦ 入力信号
ＬＯ 局部発振信号
ＩＦ 変換信号
【発明の属する技術分野】
本発明は、入力信号と局部発振信号とを混合し、入力信号とは異なる周波数の信号を出力するミキサ回路に関する。
【０００２】
【従来の技術】
２つの信号を入力し、両信号とは異なる周波数を有する信号を出力するミキサ回路は、携帯電話や携帯情報端末（ＰＤＡ）などの端末や、通信用システムの基地局、あるいは音響機器など、種々の機器に用いられている。
【０００３】
図４は、特許文献１に記載された従来のミキサ回路の構成を示す回路図である。ここで示す従来のミキサ回路において、周波数ｆ１の入力信号ＲＦと周波数ｆ２の局部発振信号ＬＯとを入力すると、ｆ３＝ｆ１±ｆ２である周波数ｆ３の変換信号ＩＦが出力される。
【０００４】
図４に示すように、従来のミキサ回路は、ソース接地された第１導電型のトランジスタＴｒ１０１と、トランジスタＴｒ１０１とドレイン同士で接続された第２導電型のトランジスタＴｒ１０２と、ゲート電極がトランジスタＴｒ１０２のソースに接続され、且つソースが接地された第１導電型のトランジスタＴｒ１０３と、一端が電源供給部ＶＤＤに接続され、他端がトランジスタＴｒ１０１のドレイン及びトランジスタＴｒ１０２のドレインに接続された抵抗Ｒ１０１とを備えている。
【０００５】
入力信号ＲＦはトランジスタＴｒ１０１のゲート電極に、局部発振信号ＬＯはトランジスタＴｒ１０２のゲート電極にそれぞれ入力され、トランジスタＴｒ１０３のドレインからは変換信号ＩＦが出力される。
【０００６】
従来のミキサ回路は、トランジスタＴｒ１０１と抵抗Ｒ１０１とから構成されるソース接地型増幅器ＡＭＰ１０１の作用とトランジスタ１０２の乗算作用とによって利得を有するアクティブ・ミキサとして動作する。ここで、ミキサの（変換）利得とは、入力信号の電力ＰＲＦに対する変換信号ＩＦの電力ＰＩＦの比ＰＩＦ／ＰＲＦを意味する。
【０００７】
なお、ここでは第１導電型がｎチャネル型、第２導電型がｐチャネル型である例を示すが、第１導電型がｐチャネル型、第２導電型がｎチャネル型であってもよい。この場合はソースとドレインが入れ替わる。
【０００８】
上述の従来のミキサ回路は、少ない素子数で入力信号ＲＦと局部発振信号ＬＯとを混合できるが、局部発振信号ＬＯが入力信号ＲＦ中に漏れやすいという性質を有している。ミキサ回路を通信機器に用いる場合、局部発振信号ＬＯの漏れは他の通信システムへ影響を与える可能性や、自身の通信の妨害となる可能性があるため、規制の対象となっている。
【０００９】
この不具合に対し、局部発振信号ＬＯの漏れが抑えられた一般的なアクティブミキサとして、ギルバートセル型ミキサがある。
【００１０】
図５は、一般的なギルバートセル型ミキサの構成を示す回路図である。同図に示すギルバートセル型ミキサは、共にソースが電流源に接続された一対の第１導電型のトランジスタＴｒ１０５，Ｔｒ１０６と、共に一端がトランジスタＴｒ１０５のドレインに接続され、共に第１導電型である一対のトランジスタＴｒ１０７，Ｔｒ１０８と、共に一端がトランジスタＴｒ１０６のドレインに接続され、共に第１導電型である一対のトランジスタＴｒ１０９，Ｔｒ１１０と、トランジスタＴｒ１０７及びトランジスタＴｒ１０９と電源供給部ＶＤＤとの間に介設された第１の抵抗１１１と、トランジスタＴｒ１０８及びトランジスタＴｒ１１０と電源供給部ＶＤＤとの間に介設された第２の抵抗体１１３とを備えている。また、トランジスタＴｒ１０８とトランジスタＴｒ１０９のゲート電極同士は互いに接続され、トランジスタＴｒ１０７とトランジスタＴｒ１１０のゲート電極同士も互いに接続されている。
【００１１】
このミキサ回路では、第１のＲＦ信号入力部１０１に入力された入力信号ＲＦＰはトランジスタＴｒ１０６のゲート電極に伝達され、第２のＲＦ信号入力部１０２に入力された逆相の入力信号ＲＦＮはトランジスタＴｒ１０５のゲート電極に伝達される。また、第１のＬＯ信号入力部１０３に入力された局部発振信号ＲＦＰはトランジスタＴｒ１０７及びトランジスタＴｒ１１０のゲート電極に伝達され、第２のＬＯ信号入力部１０５に入力された逆相の局部発振信号ＲＦＮはトランジスタＴｒ１０８及びトランジスタＴｒ１０９のゲート電極に伝達される。そして、第１のＩＦ信号出力部１０７に接続されたトランジスタＴｒ１０７及びトランジスタＴｒ１０９からは変換信号ＩＦＰが出力され、第２のＩＦ信号出力部１０９に接続されたトランジスタＴｒ１０８及びトランジスタ１１０からは逆相の変換信号ＩＦＮが出力される。なお、本明細書で「逆相の信号」とは、元の信号と周波数、振幅が等しく位相が１８０°ずれている信号のことをいう。
【００１２】
以上に示すようなギルバートセル型ミキサでは、互いに対称な構成を有するミキサ回路の一方に入力信号ＲＦＰと局部発信信号ＬＯＰとを入力し、他方に入力信号の逆相信号ＲＦＮと局部発振信号の逆相信号ＬＯＮとを入力することにより、トランジスタＴｒ１０７とトランジスタＴｒ１０８との間、トランジスタＴｒ１０９とトランジスタＴｒ１１０との間で局部発振信号ＬＯＰの漏れ成分と逆相の局部発振信号ＬＯＮの漏れ成分とが相殺される。そのため、局部発信信号ＬＯＰとその逆相信号ＬＯＮが入力信号ＲＦＰとその逆相信号ＲＦＮに漏れることが防がれている。逆に、入力信号ＲＦＰとその逆相信号ＲＦＮが変換信号ＩＦＰとその逆相信号ＩＦＮ中に漏れることが防がれている。
【００１３】
【特許文献１】
特開２００１−１４４５４６号公報（第２図）
【００１４】
【発明が解決しようとする課題】
図４に示す従来のミキサ回路と図５に示すギルバートセル型ミキサとを比べた場合、図４に示す従来のミキサ回路の方がトランジスタ数が少ないので、より低電圧で回路を駆動することができる。
【００１５】
しかしながら、図４に示す従来のミキサ回路において、局部発振信号ＬＯによるトランジスタＴｒ１０２の制御が阻害されやすいという不具合が起こっていた。そのため、トランジスタＴｒ１０２を正常に動作させるためには局部発振信号ＬＯの電圧振幅を大きくせざる得ず、結果として消費電力を低減することが難しかった。
【００１６】
一方、図５に示す一般的なギルバートセル型ミキサでは、トランジスタＴｒ１０７のソース端及びトランジスタＴｒ１０６のソース端に漏れる局部発振信号の成分は抑えられている。このため、局部発振信号ＬＯＰ及びその逆相信号ＬＯＮの入力信号への漏れが防がれている。
【００１７】
しかしながら、ギルバートセル型ミキサでは電圧供給部と接地との間に電流源を入れて３段ものトランジスタを経て出力されるため、トランジスタによる電圧降下の分だけ消費電力が大きくなってしまうという不具合があった。
【００１８】
本発明の目的は、消費電力の低減が図られたミキサ回路を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の第１のミキサ回路は、第１電源供給部に接続された第１領域と、入力信号が入力される制御部と、電流が増幅された上記入力信号を出力するための第２領域とを有する増幅用トランジスタと、一端が第２電源供給部に接続され、他端が上記増幅用トランジスタの第２領域に接続されたインピーダンス部材と、上記増幅用トランジスタと上記インピーダンス部材との間の節点に接続された第３領域と、局部発振信号が入力されるゲート電極と、電流が増幅された上記入力信号を変調させてなる変調信号を出力するための第４領域とを有する第１の変調用ＭＩＳトランジスタとを備えている。
【００２０】
この構成により、入力信号の電圧は増幅用トランジスタではほとんど増幅されないので、第１の変調用ＭＩＳトランジスタの第３領域における電圧振幅は抑えられる。このため、局部発振信号による第１の変調用ＭＩＳトランジスタの制御が阻害されにくくなるので、局部発振信号の電圧を低減することができ、消費電力の低減を図ることができる。また、従来のギルバートセル型ミキサに比べて少ないトランジスタで構成されているので、回路面積を小さくできる。さらに、入力された信号が経由するトランジスタ数もより少ないので、電圧降下が小さくて済み、電源効率を向上させることができる。
【００２１】
上記増幅用トランジスタはＭＩＳトランジスタであり、上記増幅用トランジスタの第１領域はドレイン、第２領域はソースで、制御部はゲート電極であることにより、いわゆるソースフォロワ回路が第１の変調用ＭＩＳトランジスタに接続されることになるので、入力信号の電圧は増幅用トランジスタでは増幅されず、電流のみが増幅される。そのため、局部発振信号による第１の変調用ＭＩＳトランジスタの制御が阻害されにくくなるので、局部発振信号の電圧を低減することができ、消費電力の低減を図ることができる。
【００２２】
上記増幅用トランジスタの導電型と上記第１の変調用ＭＩＳトランジスタの導電型は共にＮ型であり、上記第２電源供給部は接地であることにより、両トランジスタの導電型が異なる場合や両トランジスタが共にＰ型である場合に比べて回路面積を小さくできる。
【００２３】
上記第１の変調用ＭＩＳトランジスタと電気的特性が等しく、且つ上記節点及び上記第１の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、逆相の上記局部発振信号が入力されるゲート電極と、逆相の上記変換信号を出力するための第４領域とを有する第２の変調用ＭＩＳトランジスタをさらに備えていることにより、第１の変調用ＭＩＳトランジスタの第３領域及び上記第２の変調用ＭＩＳトランジスタの第３領域において局部発振信号由来の漏れ信号と逆相の局部発振信号由来の漏れ信号とが相殺されるので、局部発振信号及び逆相の局部発振信号の入力信号への漏れが防止されている。従って、本発明のミキサ回路は、信号漏れに対する規格が厳しい通信機器などにも好ましく用いることができる。
【００２４】
上記増幅用トランジスタはバイポーラトランジスタであり、上記増幅用トランジスタの第１領域はコレクタ、第２領域はエミッタで、制御部はベースであっても局部発振信号の電圧振幅を低減することが可能になる。
【００２５】
上記第１の変調用ＭＩＳトランジスタの第３領域と上記節点との間に容量素子をさらに備えていることにより、第１の変調用ＭＩＳトランジスタの第３領域の直流成分が増幅用トランジスタの第２領域の直流成分よりも低い場合には、第１の変調用ＭＩＳトランジスタに直流電流が流れるのが防がれるので、消費電力の低減を図ることができる。
【００２６】
本発明の第２のミキサ回路は、入力信号及び逆相の上記入力信号の電流を増幅するための差動増幅器と、上記差動増幅器により電流が増幅された上記入力信号及び上記逆相の入力信号と、上記入力信号及び上記逆相の入力信号を変調するための局部発振信号及び逆相の上記局部発振信号を受けて変調信号と逆相の上記変調信号とを出力するダブルバランスドミキサとを備えたミキサ回路であって、上記差動増幅器は、第１電源供給部に接続された第１領域と、入力信号が入力される制御部と、電流が増幅された上記入力信号を出力するための第２領域とを有する第１の増幅用トランジスタと、上記第１の増幅用トランジスタ及び上記第１電源供給部に接続された第１領域と、逆相の上記入力信号が入力される制御部と、電流が増幅された上記逆相の入力信号を出力するための第２領域とを有する第２の増幅用トランジスタと、一端が第２電源供給部に接続され、他端が上記第１の増幅用トランジスタの第２領域に接続された第１のインピーダンス部材と、一端が第２電源供給部及び上記第１のインピーダンス部材に接続され、他端が上記第２の増幅用トランジスタの第２領域に接続された第２のインピーダンス部材とを有し、上記ダブルバランスドミキサは、上記第１の増幅用トランジスタと上記第１のインピーダンス部材との間の第１の節点に接続された第３領域と、上記局部発振信号が入力されるゲート電極と、上記変調信号を出力するための第４領域とを有する第１の変調用ＭＩＳトランジスタと、上記第１の節点及び上記第１の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、上記逆相の局部発振信号が入力されるゲート電極と、上記逆相の変調信号を出力するための第４領域とを有する第２の変調用ＭＩＳトランジスタと、上記第２の増幅用トランジスタと上記第２のインピーダンス部材との間の第２の節点に接続された第３領域と、上記逆相の局部発振信号が入力されるゲート電極と、上記第１の変調用ＭＩＳトランジスタの第４領域に接続され、上記変調信号を出力するための第４領域とを有する第３の変調用ＭＩＳトランジスタと、上記第２の節点及び上記第３の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、上記局部発振信号が入力されるゲート電極と、上記第２の変調用ＭＩＳトランジスタの第４領域に接続され、上記逆相の変調信号を出力するための第４領域とを有する第４の変調用ＭＩＳトランジスタとを有している。
【００２７】
この構成により、差動増幅器では、入力信号及び逆相の入力信号の電流は増幅されるが電圧は増幅されないので、第１〜第４の変調用ＭＩＳトランジスタの各第４領域における電圧振幅を従来よりも低減できる。このため、局部発振信号及び逆相の局部発振信号による第１〜第４の変調用ＭＩＳトランジスタの制御が阻害されにくくなっており、局部発振信号及び逆相の局部発振信号の電力を低減しても比較的大きな利得を得ることができるようになるので、消費電力の低減を図ることが可能になる。また、第１〜第４の変調用ＭＩＳトランジスタの各第４領域において局部発振信号の漏れ成分と逆相の局部発振信号の漏れ成分とが相殺されるので、局部発振信号が差動増幅器を経由して入力信号に漏れることが防がれている。従って、本発明の第２のミキサ回路は規格の厳しい通信機器などにも好ましく用いることができる。さらに、入力信号を差動信号としているので、入力信号が局部発振信号に漏れ出すことも防がれている。
【００２８】
また、上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタは共にＭＩＳトランジスタであり、上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタの第１領域はドレイン、第２領域はソースで、制御部はゲート電極であることにより、差動増幅器はソースフォロワ回路となるので、第１〜第４の変調用ＭＩＳトランジスタの各第４領域における電圧振幅を従来よりも低減できる。
【００２９】
上記第１の増幅用トランジスタ、上記第２の増幅用トランジスタ、上記第１の変調用ＭＩＳトランジスタ、上記第２の変調用ＭＩＳトランジスタ、上記第３の変調用ＭＩＳトランジスタ及び上記第４の変調用ＭＩＳトランジスタの導電型はいずれもＮ型であり、上記第２電源供給部は接地であることにより、異なる導電型のトランジスタを用いる場合やＰ型ＭＩＳトランジスタのみを用いる場合に比べて回路面積を低減できる。
【００３０】
上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタは共にバイポーラトランジスタであり、上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタの第１領域はコレクタ、第２領域はエミッタで、制御部はベースであってもよい。
【００３１】
上記第１の変調用ＭＩＳトランジスタの第３領域と上記第２の変調用ＭＩＳトランジスタの第３領域との接続点と上記第１の節点との間に介設された第１の容量素子と、上記第３の変調用ＭＩＳトランジスタの第３領域と上記第４の変調用ＭＩＳトランジスタの第３領域との接続点と上記第２の節点との間に介設された第２の容量素子とをさらに備えていることにより、第１〜第４の変調用ＭＩＳトランジスタの第４領域の電圧より第１及び第２の増幅用トランジスタの第２領域の電圧が低い場合に、第１〜第４の変調用ＭＩＳトランジスタに直流電流が流れるのを抑制することができ、消費電力を低減することができる。
【００３２】
【発明の実施の形態】
本願発明者は、消費電力を低減するためにできるだけ簡易な構成でミキサ回路を構成することを考えた。そのため、増幅器とＭＩＳトランジスタとを組み合わせた構成を採ることとした。この構成は図４に示す従来のミキサ回路でも採用されているが、従来のミキサ回路では、局部発振信号ＬＯによるトランジスタＴｒ１０２の制御が阻害されやすいため、十分に消費電力を低減することが難しかった。そこで、本願発明者らはトランジスタＴｒ１０２の制御が阻害される原因を調べた。その結果、抵抗Ｒ１０１の抵抗値とトランジスタＴｒ１０１のトランスコンダクタンスｇｍとの積で求められるＡＣ電圧Ｖｄが、トランジスタＴｒ１０１のドレイン端に生じることが原因であることが判明した。すなわち、トランジスタＴｒ１０１のドレイン端に生じるＡＣ電圧Ｖｄが大きく、トランジスタＴｒ１０２のゲート電極に入力される局部発振信号ＬＯのＡＣ電圧の振幅が小さいと、トランジスタＴｒ１０２の動作が阻害される。ここで、ｇｍ＝ｄＶｇ／ｄＩｄ（Ｖｇ：Ｔｒ１０２のゲート電圧、Ｖｄ：Ｔｒ１０２のドレイン電流）とする。
【００３３】
このことから、ミキサ回路のうち、増幅器の出力部の振幅を抑えればトランジスタＴｒ１０２の動作が阻害されず、消費電力の小さいミキサ回路が実現できることが分かった。この知見を基に、本願発明者らは、本発明のミキサ回路に想到した。
【００３４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るミキサ回路の構成を示す回路図である。
【００３５】
本実施形態のミキサ回路は、ＲＦ信号入力部１に入力信号ＲＦを、ＬＯ信号入力部３に局部発振信号ＬＯをそれぞれ受けて、出力部５から変換信号ＩＦを出力する。本実施形態のミキサ回路は、例えば、通信機器において高周波信号のダウンコンバージョン等に用いられる。この場合、例えば入力信号ＲＦは周波数が０．８ＧＨｚ以上の高周波信号で、変換信号ＩＦはそれより周波数の低い信号となる。
【００３６】
図１に示すように、本実施形態のミキサ回路は、ＲＦ信号入力部１がゲート電極（制御部）に接続され、ドレイン（第１領域）が電源電圧ＶＤＤを供給する電源供給部（第１電源供給部）に接続された増幅用トランジスタＴｒ１と、増幅用トランジスタＴｒ１のソース（第２領域）と接地（第２電源供給部）との間に設けられた抵抗Ｒ１と、抵抗Ｒ１と増幅用トランジスタＴｒ１との間の節点７と出力部５との間に介設され、ゲート電極がＬＯ信号入力部３に接続された変調用トランジスタＴｒ２とを備えている。
【００３７】
本実施形態では、増幅用トランジスタＴｒ１と変調用トランジスタＴｒ２とは共にＮチャネル型の電界効果型トランジスタであり、好ましくはＭＩＳＦＥＴ（Ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）である。特に製造の容易さなどからＭＯＳＦＥＴがよく用いられる。従って、増幅用トランジスタＴｒ１と抵抗Ｒ１とで構成される増幅器ＡＭＰ１は、ソースフォロワ増幅器となっている。そのため、増幅用トランジスタＴｒ１のゲート電極に入力された高周波の入力信号ＲＦは増幅器ＡＭＰ１によってその電力が増幅される。この際に、入力信号ＲＦの電流は増幅されるが、電圧はほとんど増幅されない。そして、電力が増幅された入力信号ＲＦは、変調用トランジスタＴｒ２のゲート電極に入力される局部発振信号ＬＯにより変調を受け、変調信号ＩＦとして変調用トランジスタＴｒ２のドレインから出力される。ここで、変調信号ＩＦの周波数は、入力信号ＲＦの周波数と局部発振信号ＬＯの周波数の差になっている。すなわち、本実施形態のミキサ回路は、増幅器ＡＭＰ１の増幅作用と変調用トランジスタＴｒ２の乗算作用とによりアクティブミキサとして動作する。なお、入力信号ＲＦが高周波の場合、電源電圧ＶＤＤを供給する電源供給部は振幅しないと見なせるので、接地と同様に扱われる。そのため、増幅器ＡＭＰ１はドレイン接地型増幅器とも言える。
【００３８】
一般に、ミキサ回路の変換利得（（変換信号ＩＦの電力）／（入力信号ＲＦの電力））は、変調用トランジスタＴｒ２に入力される局部発振信号ＬＯの電圧振幅に依存する。従って、もし変調用トランジスタＴｒ２のソースに大きな電圧振幅が生じると、変調用トランジスタの動作が阻害されてしまう。
【００３９】
本実施形態のミキサ回路では、増幅器ＡＭＰ１が入力信号ＲＦの電圧を増幅しないので、図４に示す従来のミキサ回路に比べて変調用トランジスタのソースにおける振幅は低減されている。そのため、変調用トランジスタＴｒ２のゲート電極に入力される局部発振信号ＬＯの電圧振幅が極めて阻害されにくくなっており、局部発振信号ＬＯの電圧振幅を低減しても回路を正常に動作させることができる。従って、本実施形態のミキサ回路によれば、低い局部発振電力で大きな利得を得ることができ、消費電力の低減を図ることができる。入力信号の周波数が高くなるにつれて局部発振信号ＬＯの強度を上げることが困難となるため、本実施形態のミキサ回路は、入力信号が高周波信号である場合に特に有効である。このことは、以下の実施形態でも同様である。
【００４０】
さらに、本実施形態のミキサ回路では、従来のギルバートセル型ミキサに比べて電源供給部と接地との間に介設されるトランジスタ数を減らすことができるので電源電圧を低減することができる。
【００４１】
また、本実施形態のミキサ回路は、２つのＭＩＳトランジスタと１つの抵抗のみで構成できるので、図４に示す従来のミキサ回路と比べても面積が小さく、集積化に有利である。
【００４２】
なお、本実施形態のミキサ回路において、変調用トランジスタＴｒ２のドレイン電圧の直流成分が増幅用トランジスタＴｒ１のソース電圧の直流成分よりも低い場合には、節点７と変調用トランジスタＴｒ２との間に容量素子を挿入することで変調用トランジスタＴｒ２に直流電流が流れるのを防ぎ、消費電流を低減することができる。この際には、高周波信号が透過できるだけの十分大きな容量を有する容量素子を用いる。例えば、入力信号の周波数を５ＧＨｚで抵抗Ｒ１の抵抗値が３Ωであれば１０ｐＦの容量を用いればよい。
【００４３】
また、本実施形態のミキサ回路では、増幅用トランジスタＴｒ１及び変調用トランジスタＴｒ２にＮチャネル型ＭＩＳＦＥＴを用いているが、このうち両方あるいは一方のトランジスタがＰチャネル型であってもよい。増幅用トランジスタＴｒ１がＰチャネル型の場合、電圧供給部と接地とが入れ替わる。なお、増幅用トランジスタＴｒ１と変調用トランジスタＴｒ２とは共にＮ型のトランジスタである方が回路面積を小さくできるので有利である。
【００４４】
また、増幅用トランジスタＴｒ１をＭＩＳＦＥＴからバイポーラトランジスタに代えて増幅器ＡＭＰ１をエミッタフォロワの構成にしても、上述の効果を有するミキサ回路を構成することができる。このような構成であっても、ＢｉＣＭＯＳプロセスを用いることで集積化することができる。
【００４５】
また、本実施形態のミキサ回路において、抵抗Ｒ１に代えて他のインピーダンス部材、例えば電流源あるいはインダクタを用いてもよい。インダクタを用いれば、抵抗を用いる場合に比べて熱雑音の発生や電圧降下（電圧振幅の低減）を抑制することができるので、電源効率を高められるとともに変調信号中の雑音を低減することができる。
【００４６】
なお、本実施形態では入力信号ＲＦが周波数０．８ＧＨｚ以上の高周波の場合について説明したが、周波数０．８ＧＨｚ未満の信号であっても本実施形態のミキサ回路を使用することができる。
【００４７】
本実施形態のミキサ回路は、通信機器の受信部などに用いることができるが、変換信号ＩＦの周波数が入力信号ＲＦの周波数より高くなるように設計すれば、送信部にも用いることができる。
【００４８】
（第２の実施形態）
図２は本発明の第２の実施形態に係るミキサ回路の構成を示す回路図である。
【００４９】
図２に示すように、本実施形態のミキサ回路では、ＲＦ信号入力部１に入力信号ＲＦが、第１のＬＯ信号入力部１３ａに局部発振信号ＬＯが、第２のＬＯ信号入力部１３ｂに逆相のＬＯ信号がそれぞれ入力されると、第１の出力部１５ａからは変換信号ＩＦＰが、第２の出力部１５ｂからは逆相の変換信号ＩＦＮが、それぞれ出力される。ここで、逆相の変換信号とは、変換信号ＩＦＰと周波数、振幅が同じで位相が１８０度ずれている信号のことを表す。
【００５０】
本実施形態のミキサ回路は、ＲＦ信号入力部１がゲート電極に接続され、ドレインに電源電圧ＶＤＤが供給された増幅用トランジスタＴｒ１と、増幅用トランジスタＴｒ１と接地との間に設けられた抵抗Ｒ１と、増幅用トランジスタＴｒ１と抵抗Ｒ１との間の節点７と第１の出力部１５ａとの間に介設された第１の変調用トランジスタＴｒ２ａと、節点７と第２の出力部１５ｂとの間に介設された第２の変調用トランジスタＴｒ２ｂとを備えている。
【００５１】
本実施形態のミキサ回路を第１の実施形態のミキサ回路と比較すると、増幅器ＡＭＰ１は同じ構成であるが、変調用トランジスタが互いに対称な２つのＮチャネル型ＭＩＳトランジスタであり、変換信号ＩＦＰと逆相の変換信号ＩＦＮとが出力される点が異なる。
【００５２】
本実施形態のミキサ回路において、増幅用トランジスタＴｒ１のゲート電極に入力された入力信号ＲＦは、増幅器ＡＭＰ１によりその電流が増幅される。電流が増幅された入力信号ＲＦは二手に分かれ、一方ではゲート電極に局部発振信号ＬＯＰが入力された第１の変調用トランジスタＴｒ２ａにより変調され、変換信号ＩＦＰとなって第１の変調用トランジスタＴｒ２ａのドレインから出力される。また、電流が増幅された入力信号ＲＦは、他方ではゲート電極に逆相の局部発振信号ＬＯＮが入力された第２の変調用トランジスタＴｒ２ｂにより変調され、逆相の変換信号ＩＦＮとして第２の変調用トランジスタＴｒ２ｂのドレインから出力される。
【００５３】
本実施形態のミキサ回路では、第１の実施形態と同様に、増幅器ＡＭＰ１はソースフォロワ増幅器となっているので、入力信号ＲＦの電流は増幅されるが電圧は増幅されない。そのため、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂのソースにおける電圧振幅は従来のミキサ回路に比べて小さくなっている。従って、本実施形態のミキサ回路においては、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂの動作が阻害されにくくなっており、局部発振信号の電圧を低減することが可能となっている。すなわち、本実施形態のミキサ回路によれば、局部発振信号の電力が小さくても、従来に比べ大きな利得を得ることができる。
【００５４】
また、本実施形態のミキサ回路においては、第１の変調用トランジスタＴｒ２ａのゲート電極と第２の変調用トランジスタＴｒ２ｂのゲート電極にそれぞれ位相が１８０度ずれた差動信号が入力され、且つ第１の変調用トランジスタＴｒ２ａのソースと第２の変調用トランジスタＴｒ２ｂのソースとは互いに接続されている。このため、第１の変調用トランジスタＴｒ２ａと第２の変調用トランジスタＴｒ２ｂの両ソースに漏れ出した局部発振信号ＬＯＰの成分と逆相の局部発振信号ＬＯＮの成分とが相殺され、低雑音増幅器などの前段の回路への局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮの漏れ出しが抑制されている。従って、本実施形態のミキサ回路を通信用機器に用いた場合、通信性能の低下を防ぐことができる。また、本実施形態のミキサ回路は、規格の厳しい通信用機器などにも好ましく用いることができる。
【００５５】
以上の利点に加えて、本実施形態のミキサ回路は、従来のギルバートセル型ミキサに比べて信号が経由するトランジスタ数が少ないので、電源電圧を低く設定することもでき、電源効率の向上や消費電力の低減を図ることができる。
【００５６】
また、本実施形態のミキサ回路において、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタ２ｂと節点７との間に容量素子を挿入してもよい。この際には、高周波信号が透過できるだけの容量を有する容量素子を用いる。
【００５７】
また、増幅用トランジスタＴｒ１、第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂはＰチャネル型ＭＩＳＦＥＴであってもよい。ここで、増幅用トランジスタＴｒ１の導電型と第１の変調用トランジスタＴｒ２ａ及び第２の変調用トランジスタＴｒ２ｂの導電型とは互いに異なっていてもよいが、いずれもＮ型である方が回路面積を小さくできるので好ましい。
【００５８】
また、増幅用トランジスタＴｒ１をＭＩＳＦＥＴからバイポーラトランジスタに代えて増幅器ＡＭＰ１をエミッタフォロワの構成にしても、上述の効果を有するミキサ回路を構成することができる。
【００５９】
また、本実施形態のミキサ回路において、抵抗Ｒ１に代えて電流源あるいはインダクタを用いてもよい。インダクタを用いれば、抵抗により生じる熱雑音や、電圧降下（電圧振幅の低減）を抑制することができるので、電源効率を高められるとともに変調信号中の雑音を低減することができる。
【００６０】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るミキサ回路の構成を示す回路図である。
【００６１】
同図に示すように、本実施形態のミキサ回路では、第１のＲＦ信号入力部２１ａと第２のＲＦ信号入力部２１ｂには、高周波の入力信号ＲＦＰと逆相の入力信号ＲＦＮとがそれぞれ入力され、第１のＬＯ信号入力部２３ａと第２のＬＯ信号入力部２３ｂには局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮがそれぞれ入力される。そして、第１の出力部２５ａからは変調信号ＩＦＰが出力され、第２の出力部２５ｂからは逆相の変調信号ＩＦＮが出力される。ここで、変調信号ＩＦＮの周波数は、入力信号ＲＦＰの周波数と局部発振信号ＬＯＰとの差周波数となっている。
【００６２】
図３に示すように、本実施形態のミキサ回路は、入力信号ＲＦＰ及び逆相の入力信号ＲＦＮの電力を増幅するための差動増幅器１１と、差動増幅器１１からの出力信号を局部発振信号ＬＯＰまたは逆相の局部発振信号ＬＯＮとを混合し、変換信号ＩＦＰ及び逆相の変換信号ＩＦＮを出力するダブルバランスドミキサ（以下、「ＤＢＭ」と称する）２７とを備えている。
【００６３】
差動増幅器ＡＭＰ１１は、入力信号ＲＦＰをゲート電極（制御部）に受け、電源電圧ＶＤＤがドレイン（第１領域）に供給されたＮチャネル型の第１の増幅用トランジスタＴｒ１ａと、接地に接続された電流源Ｓ１と、第１の増幅用トランジスタＴｒ１ａのソース（第２領域）と電流源との間に介設された第１の抵抗Ｒ１１と、逆相の入力信号ＲＦＮをゲート電極（制御部）に受け、ドレイン（第１領域）に電源電圧ＶＤＤが供給されるＮチャネル型の第２の増幅用トランジスタＴｒ１ｂと、第２の増幅用トランジスタＴｒ１ｂのソース（第２領域）と電流源Ｓ１との間に介設された第２の抵抗Ｒ１２とを有している。また、第１の増幅用トランジスタＴｒ１ａのドレインと第２の増幅用トランジスタＴｒ１ｂのドレインとは互いに接続され、第１の抵抗Ｒ１１と第２の抵抗Ｒ１２も互いに接続されている。ここで、第１の増幅用トランジスタＴｒ１ａと第２の増幅用トランジスタＴｒ１ｂの間、及び第１の抵抗Ｒ１１と第２の抵抗Ｒ１２の間での電気的特性はそれぞれ揃えられている。
【００６４】
ＤＢＭ２７は、互いのソース同士が接続され、且つ第１の増幅用トランジスタＴｒ１ａと抵抗Ｒ１１との間の第１の節点１７に共に接続された第１の変調用トランジスタＴｒ１２ａ及び第２の変調用トランジスタＴｒ１２ｂと、互いのソース同士が接続され、且つ第２の増幅用トランジスタＴｒ１ｂと第２の抵抗Ｒ１２との間の第２の節点１８に共に接続された第３の変調用トランジスタＴｒ１２ｃ及び第４の変調用トランジスタＴｒ１２ｄとを有している。また、第１の変調用トランジスタＴｒ１２ａと第４の変調用トランジスタＴｒ１２ｄのゲート電極にはそれぞれ局部発振信号ＬＯＰが入力され、第２の変調用トランジスタＴｒ１２ｂと第３の変調用トランジスタＴｒ１２ｃのゲート電極にはそれぞれ逆相の局部発振信号ＬＯＮが入力される。そして、第１の変調用トランジスタＴｒ１２ａのドレイン及び第３の変調用トランジスタＴｒ１２ｃのドレインからは変換信号ＩＦＰが出力され、第２の変調用トランジスタＴｒ１２ｂのドレイン及び第４の変調用トランジスタＴｒ１２ｄのドレインからは逆相の変換信号ＩＦＮが出力される。すなわち、本実施形態のミキサ回路は、第２の実施形態に係るミキサ回路を２つ接続したような構成となっている。
【００６５】
本実施形態のミキサ回路において、差動増幅器ＡＭＰ１１はソースフォロワ型増幅器となっているので、入力信号ＲＦＰ及び逆相の入力信号ＲＦＮの電流は増幅されるが、電圧は増幅されない。そのため、ＤＢＭを構成する各変調用トランジスタのソースに生じる電圧振幅は小さく抑えられており、変調用トランジスタのゲート電極に入力される局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮの電圧振幅は阻害されにくくなっている。従って、本実施形態のミキサ回路によれば、局部発振信号の電圧を低減することができるので、消費電力を低減を図ることができる。言い換えれば、低い局部発振電力で従来よりも大きな利得を得ることができる。
【００６６】
これに加え、本実施形態のミキサ回路では、互いの位相が１８０度ずれた局部発振信号ＬＯＰと逆相の局部発振信号ＬＯＮとが入力されることにより、各変調用トランジスタのソースは、局部発振信号ＬＯＰ及び逆相の局部発振信号の仮想接地となる。そのため、局部発振信号が前段ブロックの低雑音増幅器などの回路に漏れにくくなっている。さらに、入力信号として差動信号が入力されることにより、第１のＬＯ信号入力部２３ａ及び第２のＬＯ信号入力部２３ｂが入力信号の仮想接地点となるので、局部発振信号ＬＯＰ及び逆相の局部発振信号ＬＯＮ中に入力信号ＲＦＰ及び逆相の入力信号ＲＦＮが漏れ出すことも抑えられている。従って、本実施形態のミキサ回路は、局部発振信号の漏れに対する規格が厳しい製品にも好ましく用いられる。
【００６７】
また、本実施形態のミキサ回路によれば、一般的なギルバートセル型ミキサに比べ、電源供給部と接地との間のトランジスタ数を減らすことができるので、電源電圧の低電圧化が可能となり、消費電力の低減を図ることができる。
【００６８】
なお、本実施形態では入力信号を高周波信号としたが、例えば周波数が０．８ＧＨｚ未満の信号であっても同様に周波数を変調することができる。また、入力信号を局部発振信号と掛け合わせてより周波数の高い変換信号を出力することもできる。
【００６９】
なお、本実施形態のミキサ回路において、ＤＢＭを構成する変調用トランジスタはＰチャネル型ＭＩＳＦＥＴであってもよい。ただし、各変調用トランジスタの電気的特性は揃えておく必要がある。ここで、増幅用トランジスタの導電型と変調用トランジスタ及び変調用トランジスタの導電型とは互いに異なっていてもよいが、いずれもＮ型である方が回路面積を小さくすることできるので有利である。
【００７０】
一方、差動増幅器ＡＭＰ１１内の第１の増幅用トランジスタＴｒ１ａと第２の増幅用トランジスタＴｒ１ｂとは、互いに電気的特性が等しければＰチャネル型ＭＩＳＦＥＴでもよく、バイポーラトランジスタであってもよい。第１の増幅用トランジスタＴｒ１ａ及び第２の増幅用トランジスタＴｒ１ｂがバイポーラトランジスタである場合、エミッタフォロワの構成を取れば本実施形態と同様に消費電力の小さいミキサ回路を実現することができる。このようなミキサ回路はＢｉＣＭＯＳプロセスを用いて製造することができる。
【００７１】
また、本実施形態のミキサ回路において、差動増幅器ＡＭＰ１１とＤＢＭ２７との間に容量素子を挿入することにより、変調用トランジスタのドレイン電圧が増幅用トランジスタのソース電圧より低い場合に、差動増幅器ＡＭＰ１１からＤＢＭへ直流電流が流れるのを防ぐことができる。この際には、高周波信号が透過できるだけの容量を有する容量素子を用いる。これにより、消費電流をさらに低減することができる。
【００７２】
なお、本実施形態のミキサ回路のうち差動増幅器ＡＭＰ１において、第１の抵抗Ｒ１１及び第２の抵抗Ｒ１２に接続された電流源Ｓ１は無くてもミキサ回路として動作する。しかし、電流源Ｓ１がある方が、第１の抵抗Ｒ１１と第２の抵抗Ｒ１２とに正確に等しい電流を流すことができるので好ましい。
【００７３】
また、本実施形態のミキサ回路では、ソースフォロワ型の差動増幅器ＡＭＰ１１の負荷を抵抗としたが、インダクタンスを用いても良い。インダクタンスを用いれば、抵抗を用いる場合に比べて熱雑音や、電圧降下を抑制することができ、雑音特性にも有利である上、電源効率を高めることもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るミキサ回路の構成を示す回路図である。
【図２】本発明の第２の実施形態に係るミキサ回路の構成を示す回路図である。
【図３】本発明の第３の実施形態に係るミキサ回路の構成を示す回路図である。
【図４】従来のミキサ回路の構成を示す回路図である。
【図５】一般的なギルバートセル型ミキサの構成を示す回路図である。
【符号の説明】
１ ＲＦ信号入力部
３ ＬＯ信号入力部
５ 出力部
７ 節点
１３ａ 第１のＬＯ信号入力部
１３ｂ 第２のＬＯ信号入力部
１５ａ 第１の出力部
１５ｂ 第２の出力部
Ｔｒ１ 増幅用トランジスタ
Ｔｒ２ 変調用トランジスタ
Ｒ１ 抵抗
ＡＭＰ１ 増幅器
ＲＦ 入力信号
ＬＯ 局部発振信号
ＩＦ 変換信号
Claims (11)
- 第１電源供給部に接続された第１領域と、入力信号が入力される制御部と、電流が増幅された上記入力信号を出力するための第２領域とを有する増幅用トランジスタと、
一端が第２電源供給部に接続され、他端が上記増幅用トランジスタの第２領域に接続されたインピーダンス部材と、
上記増幅用トランジスタと上記インピーダンス部材との間の節点に接続された第３領域と、局部発振信号が入力されるゲート電極と、電流が増幅された上記入力信号を変調させてなる変調信号を出力するための第４領域とを有する第１の変調用ＭＩＳトランジスタと
を備えているミキサ回路。 - 請求項１に記載のミキサ回路において、
上記増幅用トランジスタはＭＩＳトランジスタであり、
上記増幅用トランジスタの第１領域はドレイン、第２領域はソースで、制御部はゲート電極であることを特徴とするミキサ回路。 - 請求項２に記載のミキサ回路において、
上記増幅用トランジスタの導電型と上記第１の変調用ＭＩＳトランジスタの導電型は共にＮ型であり、上記第２電源供給部は接地であることを特徴とするミキサ回路。 - 請求項１〜３のうちいずれか１つに記載のミキサ回路において、
上記第１の変調用ＭＩＳトランジスタと電気的特性が等しく、且つ上記節点及び上記第１の変調用トランジスタの第３領域に接続された第３領域と、逆相の上記局部発振信号が入力されるゲート電極と、逆相の上記変換信号を出力するための第４領域とを有する第２の変調用ＭＩＳトランジスタをさらに備えているミキサ回路。 - 請求項１に記載のミキサ回路において、
上記増幅用トランジスタはバイポーラトランジスタであり、上記増幅用トランジスタの第１領域はコレクタ、第２領域はエミッタで、制御部はベースであることを特徴とするミキサ回路。 - 請求項１〜５のうちいずれか１つに記載のミキサ回路において、
上記第１の変調用トランジスタの第３領域と上記節点との間に容量素子をさらに備えていることを特徴とするミキサ回路。 - 入力信号及び逆相の上記入力信号の電流を増幅するための差動増幅器と、
上記差動増幅器により電流が増幅された上記入力信号及び上記逆相の入力信号と、上記入力信号及び上記逆相の入力信号を変調するための局部発振信号及び逆相の上記局部発振信号を受けて変調信号と逆相の上記変調信号とを出力するダブルバランスドミキサと
を備えたミキサ回路であって、
上記差動増幅器は、
第１電源供給部に接続された第１領域と、入力信号が入力される制御部と、電流が増幅された上記入力信号を出力するための第２領域とを有する第１の増幅用トランジスタと、
上記第１の増幅用トランジスタ及び上記第１電源供給部に接続された第１領域と、逆相の上記入力信号が入力される制御部と、電流が増幅された上記逆相の入力信号を出力するための第２領域とを有する第２の増幅用トランジスタと、
一端が第２電源供給部に接続され、他端が上記第１の増幅用トランジスタの第２領域に接続された第１のインピーダンス部材と、
一端が第２電源供給部及び上記第１のインピーダンス部材に接続され、他端が上記第２の増幅用トランジスタの第２領域に接続された第２のインピーダンス部材と
を有し、
上記ダブルバランスドミキサは、
上記第１の増幅用トランジスタと上記第１のインピーダンス部材との間の第１の節点に接続された第３領域と、上記局部発振信号が入力されるゲート電極と、上記変調信号を出力するための第４領域とを有する第１の変調用ＭＩＳトランジスタと、
上記第１の節点及び上記第１の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、上記逆相の局部発振信号が入力されるゲート電極と、上記逆相の変調信号を出力するための第４領域とを有する第２の変調用ＭＩＳトランジスタと、
上記第２の増幅用トランジスタと上記第２のインピーダンス部材との間の第２の節点に接続された第３領域と、上記逆相の局部発振信号が入力されるゲート電極と、上記第１の変調用ＭＩＳトランジスタの第４領域に接続され、上記変調信号を出力するための第４領域とを有する第３の変調用ＭＩＳトランジスタと、
上記第２の節点及び上記第３の変調用ＭＩＳトランジスタの第３領域に接続された第３領域と、上記局部発振信号が入力されるゲート電極と、上記第２の変調用ＭＩＳトランジスタの第４領域に接続され、上記逆相の変調信号を出力するための第４領域とを有する第４の変調用ＭＩＳトランジスタと
を有しているミキサ回路。 - 請求項７に記載のミキサ回路において、
上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタは共にＭＩＳトランジスタであり、
上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタの第１領域はドレイン、第２領域はソースで、制御部はゲート電極であることを特徴とするミキサ回路。 - 請求項８に記載のミキサ回路において、
上記第１の増幅用トランジスタ、上記第２の増幅用トランジスタ、上記第１の変調用ＭＩＳトランジスタ、上記第２の変調用ＭＩＳトランジスタ、上記第３の変調用ＭＩＳトランジスタ及び上記第４の変調用ＭＩＳトランジスタの導電型はいずれもＮ型であり、上記第２電源供給部は接地であることを特徴とするミキサ回路。 - 請求項７に記載のミキサ回路において、
上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタは共にバイポーラトランジスタであり、
上記第１の増幅用トランジスタ及び上記第２の増幅用トランジスタの第１領域はコレクタ、第２領域はエミッタで、制御部はベースであることを特徴とするミキサ回路。 - 請求項７〜１０のうちいずれか１つに記載のミキサ回路において、
上記第１の変調用ＭＩＳトランジスタの第３領域と上記第２の変調用ＭＩＳトランジスタの第３領域との接続点と上記第１の節点との間に介設された第１の容量素子と、
上記第３の変調用ＭＩＳトランジスタの第３領域と上記第４の変調用ＭＩＳトランジスタの第３領域との接続点と上記第２の節点との間に介設された第２の容量素子と
をさらに備えていることを特徴とするミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002329271A JP2004165961A (ja) | 2002-11-13 | 2002-11-13 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002329271A JP2004165961A (ja) | 2002-11-13 | 2002-11-13 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165961A true JP2004165961A (ja) | 2004-06-10 |
Family
ID=32807313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002329271A Pending JP2004165961A (ja) | 2002-11-13 | 2002-11-13 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004165961A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013048467A (ja) * | 2008-03-21 | 2013-03-07 | Qualcomm Inc | 段階的利得ミキサ |
| JP2015041987A (ja) * | 2013-08-23 | 2015-03-02 | 日本電信電話株式会社 | 周波数変換器 |
-
2002
- 2002-11-13 JP JP2002329271A patent/JP2004165961A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013048467A (ja) * | 2008-03-21 | 2013-03-07 | Qualcomm Inc | 段階的利得ミキサ |
| JP2015041987A (ja) * | 2013-08-23 | 2015-03-02 | 日本電信電話株式会社 | 周波数変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6947720B2 (en) | Low noise mixer circuit with improved gain | |
| US20100156536A1 (en) | Systems and methods for self-mixing adaptive bias circuit for power amplifier | |
| US7319851B2 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
| KR20060050152A (ko) | 적응적－바이어스된 혼합기 | |
| US6693493B2 (en) | Single-ended differential circuit using complementary devices | |
| US7375590B2 (en) | Single-ended input to differential-ended output low noise amplifier implemented with cascode and cascade topology | |
| KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| KR101085698B1 (ko) | 주파수 혼합 장치 | |
| US8212603B2 (en) | Mixer circuit | |
| JP2009513059A (ja) | トランスコンダクタンス段の構成 | |
| US6087900A (en) | Parallel push-pull amplifier using complementary device | |
| JP2004165961A (ja) | ミキサ回路 | |
| US7002396B2 (en) | Frequency converter | |
| Chong et al. | Design of inductorless, low power, high conversion gain CMOS subharmonic mixer for 2.4 GHz application | |
| US20030042945A1 (en) | Frequency converter | |
| Naik et al. | A 1 V Double-Balanced Mixer for 2.4-2.5 GHz ISM Band Applications | |
| JP2003163555A (ja) | 高周波可変利得増幅装置および通信機器 | |
| Wang et al. | The 1-V 24-GHz low-voltage low-power current-mode transmitter in 130-nm CMOS technology | |
| JP2000315919A (ja) | ミキサー回路 | |
| JP5001186B2 (ja) | 乗算回路及び通信装置 | |
| Zijie et al. | Design and stability analysis of a low-voltage subharmonic cascode FET mixer | |
| Amarnath et al. | Noise and IM3 Harmonics Cancelling in Two-Stage Wideband Differential LNA | |
| Kim et al. | Single-ended differential RF circuit topologies utilizing complementary MOS devices | |
| JP2007288250A (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051109 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |