JP2003163555A - 高周波可変利得増幅装置および通信機器 - Google Patents

Abstract

(57)【要約】 【課題】 高周波可変利得増幅装置の信号バイパス回路
部にある漏れ電流の経路を遮断し、漏れ電流を低減す
る。 【解決手段】 高周波可変利得増幅装置１Ａの信号バイ
パス回路２０は、ゲートが電圧制御端子Ｐ３に接続され
ドレインが増幅器１０の入力端子に接続された高周波ス
イッチ２２と、ゲートが電圧制御端子Ｐ４に接続されソ
ースが増幅器１０の出力端子と出力側コンデンサとの間
に接続された高周波スイッチ２３と、高周波スイッチ２
２のソースと高周波スイッチ２３のドレインを接続する
高周波信号減衰用の抵抗器２４を有し、高周波スイッチ
２３が高利得モード動作時の漏れ電流を低減し、雑音特
性の劣化を防止する構造になっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波可変利得装
置に関し、特に利得切換用のスイッチ素子のオフ時に雑
音指数が劣化しない高周波可変利得増幅装置に関する。

【０００２】

【従来の技術】携帯電話機に代表される無線通信システ
ムの受信機器における初段増幅回路には、微弱信号を受
信する場合は低雑音性及び高利得特性が要求され、大信
号を受信する場合は低歪み性及び低利得特性が要求され
る。特に近年の移動体通信では基地局と端末の距離の関
係で受信時の電界強度が大きく変化するため、受信機器
には大きなダイナミックレンジが必要となり、その結
果、受信フロントエンド部の低雑音増幅器には利得制御
機能が必要となる。

【０００３】このような利得制御機能を有する増幅回路
の一例として特開平１０−１７３４５３号公報に記載さ
れている高周波可変利得増幅装置が有る。

【０００４】図１１は前記公報に開示された高周波可変
利得増幅装置である。

【０００５】図１１に示すように高周波可変利得増幅装
置３００は、増幅素子３１１、増幅回路３０の信号バイ
パス回路部の開閉を行う電界効果トランジスタからなる
高周波スイッチ３２０から構成されている。

【０００６】増幅素子３１１と入力端子Ｔｉとの間に
は、直流遮断用コンデンサＣｉと入力整合回路３１２が
接続され、増幅素子３１１と出力端子Ｔｏとの間には直
流遮断用のコンデンサＣｏと出力整合回路３１４が接続
されている。

【０００７】高周波可変利得増幅装置３００はソース接
地接続のＦＥＴからなる増幅素子３１１を含み、そのゲ
ートには入力整合回路３１２を介して入力端子Ｔｉより
高周波信号が供給されると共にゲートバイアス電圧Ｖｇ
ｇが供給される。増幅素子３１１のドレインは出力整合
回路３１４を介して出力端子Ｔｏに増幅信号を出力する
と共に、ドレインバイアス切換スイッチ３０５と接続さ
れる。切換スイッチ３０５は、電源電圧と接続される第
１の入力ノードａと、第２の入力ノードｂとを有してお
り、これらノードａ、ｂの切換は送信電力制御情報、ま
たは、受信信号の信号レベルに応じて動作する給電制御
回路３０７によって行われる。高周波スイッチ素子３２
０にはディプレッション型のＦＥＴが用いられており、
そのドレインは入力整合回路３１２と直流遮断用コンデ
ンサＣｉを介して入力端子Ｔｉと接続され、そのソース
は増幅素子３１１のドレインと接続され、ゲートは抵抗
器を介して設置される。

【０００８】このように構成された従来の高周波可変利
得増幅装置３００は、切換スイッチ回路３０５が第1の
入力ノードａと接続され、増幅回路にＶｃｃが供給され
て増幅素子３１１は動作状態となり、前記高周波スイッ
チ３６がオフ状態となり信号バイパス部が開放状態とな
るため、高利得動作モードとなる。逆に、切換スイッチ
回路３０５が第２の入力ノードｂと接続されると、増幅
素子３１１には電源電圧が供給されないため増幅回路は
オフ状態となり、さらに前記高周波スイッチをオンにす
ることにより信号バイパス回路がオンになり、入力され
た高周波信号が増幅されない低利得動作モードとなる。

【０００９】従って、入力される高周波信号の信号レベ
ルが所定のレベルよりも低い場合には高利得動作モード
に切換え、入力される高周波信号の信号レベルが所定の
レベルよりも高い場合には低利得動作モードに切換える
ことにより、ダイナミックレンジが大きい高周波信号に
対応できる高周波可変利得増幅装置を実現することがで
きる。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
高周波可変利得増幅装置は利得切換スイッチがオフに切
換えられた高利得動作モードの時に、信号バイパス部の
抵抗器とシリコン基板間の浮遊容量によって、増幅器へ
の負帰還経路を流れる信号が信号バイパス部とこの浮遊
容量を通過してシリコン基板に流れることによる漏れ電
流を生じ、この漏れ電流によって雑音特性が劣化すると
いう問題点があった。

【００１１】本発明は前記従来の問題を解決し、利得切
換スイッチがオフ時の高利得動作モードにおいて、信号
バイパス回路部を通過してシリコン基板に流れる漏れ電
流を低減し、雑音特性が劣化しないことを目的とする。

【００１２】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は高周波可変利得増幅装置における信号バイ
パス回路部の漏れ電流の経路を切断して、漏れ電流を低
減することにより雑音特性が劣化しないことを目的とす
る。

【００１３】具体的に本発明に係る第１の高周波可変利
得増幅装置(請求項１)は、増幅回路と、増幅器と第1の
抵抗器に並列に接続された、第1のスイッチ、第2のスイ
ッチ及び第1と第2のスイッチの間に挿入された第１の抵
抗器が直列に接続される信号バイパス回路を備え、第１
のスイッチと第２のスイッチは同時にオン、または、オ
フになり、増幅回路は、第１と第２のスイッチがオン状
態の場合はオフになり動作せず、第１と第２のスイッチ
がオフ状態の場合にオンになり動作する。

【００１４】第1の高周波可変利得増幅装置によると、
第１と第２のスイッチがオフ状態で増幅回路がオン状態
の場合すなわち高利得モード動作のとき、第２のスイッ
チがオフ状態にあるので、信号バイパス部の抵抗器とシ
リコン基板間の浮遊容量による漏れ電流経路が遮断さ
れ、これにより漏れ電流は低減し雑音特性が劣化しな
い。

【００１５】第１の高周波可変利得増幅装置において増
幅回路(請求項２)はバイポーラトランジスタを有し、バ
イポーラトランジスタのベースに増幅回路の入力信号が
入力され、バイポーラトランジスタのコレクタから増幅
回路の出力信号が出力されることが好ましい。

【００１６】第１の高周波可変利得増幅装置において、
増幅回路（請求項３）が、第１のバイポーラトランジス
タと、エミッタが第１のトランジスタのコレクタと接続
された第２のバイポーラトランジスタを有し、第１のバ
イポーラトランジスタのベースに増幅回路の入力信号が
入力され、第２のバイポーラトランジスタのコレクタか
ら増幅回路の出力信号が出力されることが好ましい。こ
のようにすると第１及び第２のバイポーラトランジスタ
がカスコード接続となるため、より高い周波数を持つ信
号の増幅を行える。その上第２のバイポーラトランジス
タのベース電位をほぼ０とすると、第１のバイポーラト
ランジスタに強電界の信号が入力されても第２のバイポ
ーラトランジスタは動作しない。

【００１７】第１の高周波可変利得増幅装置において、
増幅回路の入力端子と第1のスイッチとの間にはストリ
ップ線路が設けられていることが好ましい。このように
すると、ストリップ線路における特性インピーダンス又
は線路長等を適切な値に設定することにより、増幅回路
の入力インピーダンスの値を変えることができるため、
高利得動作モード時と低利得動作モード時の入出力イン
ピーダンスの値を近づけることができるので、高利得及
び低利得の両動作モード時に入出力端子におけるインピ
ーダンスの不整合による損失を低減できる。また、増幅
回路の出力端子と第２のスイッチとの間にはストリップ
線路が設けられていることが好ましい。

【００１８】第１の高周波可変利得増幅装置において、
増幅回路の出力端子と第２のスイッチとの間にはストリ
ップ線路が設けられていることが好ましい（請求項
４）。

【００１９】または、第１の高周波可変利得増幅装置に
おいて、増幅回路の入力端子と第１のスイッチとの間に
はコプレーナ線路が設けられていることが好ましい（請
求項４）。

【００２０】または、第１の高周波可変利得増幅装置に
おいて、増幅回路の出力端子と第２のスイッチとの間に
はコプレーナ線路が設けられていることが好ましい（請
求項４）。

【００２１】または、第１の高周波可変利得増幅装置に
おいて、増幅回路の入力端子と第１のスイッチとの間に
はインダクタ素子が設けられていることが好ましい（請
求項４）。

【００２２】または、第１の高周波可変利得増幅装置に
おいて、増幅回路の出力端子と第２のスイッチとの間に
はインダクタ素子が設けられていることが好ましい（請
求項４）。

【００２３】第１の高周波可変利得増幅装置において、
スイッチは半導体基板に形成されたゲート電極及び第１
導電型のソースドレイン層を有する、1つまたはソース
が次の素子のドレインに接続される複数の電界効果トラ
ンジスタからなり、ソースドレイン層は、半導体基板の
第２導電型の第１ウェルに形成され、該第１ウェルは半
導体基板の第１導電型の第２ウェルに形成されているこ
とが好ましい(請求項５)。このようにすると、第１のウ
ェルと第２ウェルとの間及び第２ウェルと半導体基板と
の間に逆バイアス電圧をそれぞれ印加することにより、
ｐｎ接合による空乏層が生じ、各ウェル及び半導体基板
が絶縁分離されるため、スイッチがオン状態の場合に、
入力される高周波信号が半導体基板に漏れることによる
入力信号の損失を低減することができる。

【００２４】この場合(請求項６)に、ゲート電極と電圧
制御ノードとの間、第１ウェルと接地ノードとの間及び
第２ウェルと電源電圧ノードとの間にはそれぞれ抵抗器
が設けられていることが好ましい。このようにすると、
入力される高周波信号がゲート電極、第１ウェル及び第
２ウェルから高周波接地に漏れることによる入力信号の
損失を低減することができる。

【００２５】または、この場合に、ゲート電極と電圧制
御ノードとの間、第１ウェルと接地ノードとの間及び第
２ウェルと電源電圧ノードとの間にはそれぞれインダク
タ素子が設けられていることが好ましい（請求項６)。

【００２６】なおスイッチはバイポーラトランジスタで
も良い。

【００２７】本発明に係る第１の高周波可変利得増幅装
置において、第１のスイッチと第１の抵抗器の間と接地
の間に第２の抵抗器が、第２のスイッチと第２の抵抗器
の間と接地の間に第３の抵抗器が設けられている（請求
項７）。このようにすると、第１の抵抗器と第２に抵抗
器と第３の抵抗器がπ型減衰器を構成するので、低利得
モード時に入力される高周波信号を減衰させることがで
きる。またπ型減衰器によって入出力インピーダンスの
値を調整することができるため、高利得モード時と低利
得モード時との入出力インピーダンスの値を調整できる
ので、両動作モード時において入出力端子におけるイン
ピーダンスの不整合による損失を低減できる。

【００２８】本発明に係る第1の高周波可変利得増幅装
置において、増幅回路の入力端と、コンデンサを介して
増幅回路の出力端を接続する第４の抵抗器が設けられて
いる（請求項8）。このようにすると増幅回路の入出力
のアイソレーションを高く、かつ安定にすることができ
る。

【００２９】本発明の第２の高周波可変利得増幅装置
(請求項９)、第１の入力信号及び第２の入力信号をそれ
ぞれ受ける第１の増幅回路及び第２の増幅回路と、第１
の増幅回路及び第２の増幅回路にそれぞれ並列に接続さ
れた第１の抵抗器及び第２の抵抗器と、ドレインが増幅
器の入力端に接続された第１のスイッチ、該第１のスイ
ッチのソースに直列に接続された第３の抵抗器及びドレ
インが第３の抵抗器に直列に接続されソースが第１の増
幅器の出力端に接続された第２のスイッチからなる第1
の信号バイパス回路と、ドレインが増幅器の入力端に接
続された第３のスイッチ、該第３のスイッチのソースに
直列に接続された第４の抵抗器及びドレインが第４の抵
抗器に直列に接続されソースが第２の増幅器の出力端に
接続された第４のスイッチからなる第2の利得切換回路
とを備え、第1スイッチのソースと第３の抵抗器の間と
第３のスイッチのソースと第4の抵抗器の間を接続する
第５の抵抗器と、第２スイッチのドレインと第３の抵抗
器の間と第４のスイッチのドレインと第4の抵抗器を接
続する第６の抵抗器を備え、第１のスイッチ、第２のス
イッチ、第３のスイッチ及び第４のスイッチがオン状態
の場合に第１の増幅回路及び第２の増幅回路は動作せ
ず、第１のスイッチ、第２のスイッチ、第３のスイッチ
及び第４のスイッチがオフ状態の場合に第１の増幅回路
及び第２の増幅回路は動作する。

【００３０】本発明の第２の高周波可変利得増幅装置に
おいて第１の抵抗器、第２の抵抗器、第３の抵抗器及び
第４の抵抗器がπ型減衰器を構成するので、低利得モー
ド時に入力される高周波信号を減衰させることができ
る。またπ型減衰器によって入出力インピーダンスの値
を調整することができるため、高利得モード時と低利得
モード時との入出力インピーダンスの値を調整できるの
で、両動作モード時において入出力端子におけるインピ
ーダンスの不整合による損失を低減できる。

【００３１】本発明の第２の高周波可変利得増幅装置に
おいて、第１の増幅回路及び第２の増幅回路はそれぞれ
バイポーラトランジスタを有し、第１の増幅器のバイポ
ーラトランジスタのベースに第１の増幅回路の入力信号
が入力されると共にそのコレクタから出力信号が出力さ
れ、第２の増幅回路はそれぞれバイポーラトランジスタ
を有し、第２の増幅器のバイポーラトランジスタのベー
スに第２増幅回路の入力信号が入力されると共にそのコ
レクタから出力信号が出力される。

【００３２】本発明の第２の高周波利得可変増幅装置に
おいて、第１の増幅回路が第１のバイポーラトランジス
タとコレクタが第１のバイポーラトランジスタのエミッ
タと接続された第２のバイポーラトランジスタを有し、
第１のバイポーラトランジスタのベースに第１の入力信
号が入力され、第２のバイポーラトランジスタのコレク
タから第１の増幅回路の出力信号が出力され、第２の増
幅回路が第３のバイポーラトランジスタとコレクタが第
３のバイポーラトランジスタのエミッタと接続された第
４のバイポーラトランジスタを有し、第３のバイポーラ
トランジスタのベースに第２の入力信号が入力され、第
４のバイポーラトランジスタのコレクタから第２の増幅
回路の出力信号が出力されることが好ましい。

【００３３】本発明の第２の高周波可変利得増幅装置に
おいて、第１の増幅回路の入力端子と第１のスイッチと
の間及び第２の増幅回路の入力端子と第２のスイッチと
の間にはそれぞれストリップ線路が設けられていること
が好ましい（請求項１０）。

【００３４】本発明の第２の高周波可変利得増幅装置に
おいて、第１の増幅回路の出力端子と第２のスイッチと
の間及び第２の増幅回路の入力端子と第４のスイッチと
の間にはそれぞれストリップ線路が設けられていること
が好ましい（請求項１０）。

【００３５】または、本発明の第２の高周波可変利得増
幅装置において、第１の増幅回路の入力端子と第１のス
イッチとの間及び第２の増幅回路の入力端子と第３のス
イッチとの間にはそれぞれコプレーナ線路が設けられて
いることが好ましい（請求項１０）。

【００３６】または、本発明の第２の高周波可変利得増
幅装置において、第１の増幅回路の出力端子と第２のス
イッチとの間及び第２の増幅回路の出力端子と第４のス
イッチとの間にはそれぞれコプレーナ線路が設けられて
いることが好ましい（請求項１０）。

【００３７】または、本発明の第２の高周波可変利得増
幅装置において、第１の増幅回路の入力端子と第１のス
イッチとの間及び第２の増幅回路の入力端子と第３のス
イッチとの間にはそれぞれインダクタ素子が設けられて
いることが好ましい（請求項１０）。

【００３８】または、本発明の第２の高周波可変利得増
幅装置において、第１の増幅回路の出力端子と第２のス
イッチとの間及び第２の増幅回路の出力端子と第４のス
イッチとの間にはそれぞれインダクタ素子が設けられて
いることが好ましい（請求項１０）。

【００３９】第２の高周波可変利得増幅装置において、
第１のスイッチ、第２のスイッチ、第３のスイッチ及び
第４のスイッチは、それぞれが半導体基板に形成された
ゲート電極及び第１導電型のソースドレイン層を有する
１つまたはソースが次の素子のドレインに接続された複
数の電界効果トランジスタからなり、ソースドレイン層
は、半導体基板の第２導電型の第１ウェルに形成され、
該第１ウェルは半導体基板の第１導電型の第２ウェルに
形成されていることが好ましい（請求項１１）。

【００４０】この場合に、ゲート電極と電圧制御ノード
との間、第１ウェルと接地ノードとの間及び第２ウェル
と電源電圧ノードとの間にはそれぞれ抵抗器が設けられ
ていることが好ましい。

【００４１】または、ゲート電極と電圧制御ノードとの
間、第１ウェルと接地ノードとの間及び第２ウェルと電
源電圧ノードとの間にはそれぞれインダクタ素子が設け
られていることが好ましい。

【００４２】

【発明の実施の形態】（実施の形態１）本発明の実施の
形態１について図面を参照しながら説明する。

【００４３】図１は本発明の実施の形態１に係る高周波
可変利得増幅装置の回路構成の一例を示す。

【００４４】図１に示すように、実施の形態１に係る高
周波可変利得増幅装置１Ａは、直流遮断用の入力側コン
デンサ１１を介して入力端子Ｐ１と接続され、且つ直流
遮断用出力側コンデンサ１２を介して出力端子Ｐ２と接
続された増幅回路１０と、入力側コンデンサ１１と出力
側コンデンサ１２との間に増幅回路１０と並列に接続さ
れた信号バイパス回路２０と、一端が約３Ｖの電源電圧
Ｖｃｃを供給する電源端子１３と接続され、他端が増幅
器１０の出力端子と出力コンデンサ１２との間に接続さ
れたチョークコイル１４とを有している。また、電源端
子１３には接地されたバイパスコンデンサ１５が接続さ
れている。

【００４５】信号バイパス回路２０は、ゲートが電源制
御端子Ｐ３に接続され、ドレインが入力側コンデンサ１
１と増幅回路１０の入力端子との間に接続され、ソース
がばらつき防止用抵抗器２４に接続されたＮチャネルＦ
ＥＴからなる高周波スイッチ素子２２と、ゲートが電源
制御端子Ｐ３に接続され、ドレインが例えばポリシリコ
ンからなるばらつき防止用抵抗器２５を介して高周波ス
イッチ素子２２のソースと接続され、ソースが直流遮断
用のバイパスコンデンサ２１を介して増幅器１０の出力
端子と直流遮断用コンデンサ１２との間に接続されたＮ
チャネルＦＥＴからなる高周波スイッチ素子２３と、高
周波スイッチ２２のドレインと高周波スイッチ２３のソ
ースとの間に該高周波スイッチ２２と抵抗器２４と該高
周波スイッチ２３からなる直列回路から構成されてい
る。

【００４６】なお、本実施の形態においては、電圧制御
端子Ｐ３等の端子は、パッド電極のような端子と、配線
内の素子の接続点であるノードをも含む。

【００４７】図２は実施の形態１に係る増幅回路１０の
回路構成の一例を示している。

【００４８】図2に示すように、エミッタが接地され、
ベースが入力側コンデンサ１１からの入力信号を受ける
入力端子Ｐ５と接続され、コレクタが出力コンデンサ１
２に出力信号を送る出力端子Ｐ６と接続され、高周波可
変利得増幅装置１Ａに入力される高周波信号増幅用の第
１のバイポーラトランジスタ１０１を有する。

【００４９】第１のバイポーラトランジスタ１０１のベ
ースは、互いに直列に接続された第１の抵抗器１０２及
び第２の抵抗器１０３を介して第２のバイポーラトラン
ジスタ１０４のベースと接続されている。

【００５０】第２のバイポーラトランジスタ１０４のエ
ミッタは接地されており、そのコレクタとエミッタの間
には、バイパスコンデンサ１０５と例えばｎチャネルＦ
ＥＴからなる第１のＤＣスイッチ１０６とがそれぞれ並
列に接続されている。また、第２のバイポーラトランジ
スタ１０４のコレクタは、第３のバイポーラトランジス
タ１０７のベースと接続されていると共に、互いに直列
に接続された第３の抵抗器１０９及び例えばＰチャネル
ＦＥＴからなる第２のＤＣスイッチ１０８を介して電源
端子Ｐ６と接続されている。

【００５１】第３のバイポーラトランジスタ１０７のコ
レクタは電源端子Ｐ６と接続され、そのエミッタは第１
の抵抗器１０２および第２の抵抗器１０３の共通接続部
と接続され、ベースは第２のバイポーラトランジスタ１
０４のコレクタに接続されている。

【００５２】以下、前記のように構成された実施の形態
１に係る高周波可変利得増幅装置１Ａの動作について図
１及び図２を参照にしながら説明する。

【００５３】（高利得動作モード）まず、入力される高
周波信号の受信レベルが所定の値よりも低い場合には、
高利得動作モードとなる。すなわち、図１に示す電圧制
御端子Ｐ３及びＰ４の電圧値がほぼ０Ｖになる。さら
に、図２に示す増幅回路１０Ａにおいて、第１のＤＣス
イッチ１０６がオフ状態で且つ第２のＤＣスイッチ１０
８がオン状態になるため、第１のバイポーラトランジス
タ１０１のベースバイアス電圧は約０．７Ｖになる。従
って増幅回路１０Ａは、オン状態になり、一方、高周波
スイッチ素子２２及び２３はゲートとバックゲートとの
電圧がほぼ０Ｖとなってオフ状態となる。

【００５４】（低利得動作モード）次に、入力される高
周波信号の受信レベルが所定の値よりも高い場合には、
例えば増幅回路１０Ａが飽和状態となることを抑えるた
めに、低利得動作モードとなる。すなわち、図１に示す
電圧制御端子Ｐ３及びＰ４の電圧値が電源電圧Ｖｃｃと
なる。さらに図２に示す増幅回路１０Ａにおいて、第１
のＤＣスイッチ１０６がオン状態で且つ第２のＤＣスイ
ッチ１０８がオフ状態となるため第１のバイポーラトラ
ンジスタ１０１のベースバイアス電圧はほぼ０Ｖとな
る。従って、増幅回路１０Ａはオフ状態になり、一方高
周波スイッチ２２及び２３はそのゲートとバックゲート
との間の電圧が約Ｖｃｃとなってオン状態となる。

【００５５】ここで、高周波スイッチ素子２２および２
３の好ましい構成を図３に示す。

【００５６】図３に示すように、高周波スイッチ素子
は、例えばｐ型シリコンからなる半導体基板２０１に選
択的に設けられたトレンチ分離部２０２により区画され
てなる素子形成領域に形成されている。

【００５７】半導体基板２０１における素子形成領域に
は、ｎ型ウェル２０３と前記ｎ型ウェル２０３に囲まれ
たｐ型ウェル２０４とが形成されている。

【００５８】ｐ型ウェル２０４にはドレイン層２０５と
ソース層２０６がお互い距離をおいて形成されており、
ｐ型ウェル２０４上のドレイン層２０５とソース層２０
６の間に酸化シリコンからなる絶縁層２０７とこの絶縁
層２０７上にポリシリコンからなるゲート電極２０８を
形成する。

【００５９】ドレイン層２０５は入力信号が入力される
入力ノードＰ８と接続され、ソース層２０６は出力信号
を出力する出力ノードＰ９と接続されている。

【００６０】ゲート電極２０８は第1の抵抗器２０９を
介して電圧制御端子Ｐ3に接続され、ｎ型ウェル２０３
は第2の抵抗器２１０を介して電源電圧端子と接続さ
れ、ｐ型ウェル層２０４は第３の抵抗器２１１を介して
接地され、半導体基板２０１は接地されている。

【００６１】入力従って、高周波スイッチ素子がオン状
態の場合に、入力端子Ｐ８より入力された高周波信号が
ドレイン層２０５、ソース層２０６およびチャネル領域
から電源端子やグランド等の高周波接地に流れることに
よって発生する損失を低減できる。その結果、低利得動
作モード時おける高周波スイッチ素子２２及び２３によ
る挿入損失を低減できる。

【００６２】前記のような、いわゆるトリプルウェル構
造を用いることにより、高周波スイッチ素子がオフの状
態であっても、入力端子Ｐ８に入力された高周波信号が
ドレイン層２０５を介して生じる高周波接地への信号の
漏れを低減できる。その結果高利得動作モード時におい
ても、図１に示す入力端子Ｐ１に入力される高周波信号
の一部が高周波スイッチ素子２２及び２３による挿入損
失を低減するので雑音特性の劣化を低減する。

【００６３】なお第１の抵抗器２０９、第２の抵抗器２
１０及び第３の抵抗器２１１の代わりにそれぞれインダ
クタ素子を用いても良い。

【００６４】（実施の形態１の第１変形例）以下、本発
明実施の形態１の第１変形例について図面を参照しなが
ら説明する。

【００６５】図４は本発明実施の形態１に係る高周波可
変利得増幅装置に用いる増幅回路の回路構成の一例を示
している。図４において、図２に示す構成要素と同一の
構成要素には同一の符号を付すことにより説明を省略す
る。

【００６６】第１変形例に係る増幅回路１０Ｂは、入力
される高周波信号の増幅素子が、カスコード接続されて
いることを特徴とする。すなわちエミッタが接地された
第１のバイポーラトランジスタ１０１と、エミッタが第
１のバイポーラトランジスタ１０１のコレクタと接続さ
れ、ベースが高周波的に接地され、コレクタが出力端子
Ｐ６と接続された第４のバイポーラトランジスタ１５１
が接続されている。

【００６７】第４のバイポーラトランジスタ１５１のベ
ースは、第５のバイポーラトランジスタ１５２のエミッ
タと接続され、且つ第２のバイパスコンデンサ１５３を
介して接地されている。

【００６８】第５のバイポーラトランジスタ１５２は、
コレクタが電源端子Ｐ７と接続され、ベースが互いに直
列に接続された第４の抵抗器１５４及び第５の抵抗器１
５５の間に接続されている。

【００６９】第４の抵抗器１５４で第５の抵抗器１５５
との共通接続部の反対側の端子は第３のＤＣスイッチ１
５６を介して電源端子Ｐ７と接続されている。

【００７０】第５の抵抗器１５５で第４の抵抗器１５４
との共通接続部との反対側の端子は第６のバイポーラト
ランジスタ１５８Ａのコレクタと接続されている。

【００７１】第６のバイポーラトランジスタ１５８Ａ
は、コレクタとベースが互いに接続され且つ該ベースが
第７のバイポーラトランジスタ１５８Ｂのベースと接続
されエミッタが第６の抵抗器１５７を介して接地されて
いる。

【００７２】また、第６のバイポーラトランジスタ１５
８Ａのコレクタは、互いに並列に接続された第３のバイ
パスコンデンサ１６０及び第４のＤＣスイッチ１６１に
より接地されている。

【００７３】以下、前記のように構成された増幅回路１
０Ｂの動作について説明する。

【００７４】（高利得動作モード）図１に示す電圧制御
端子Ｐ３およびＰ４の電位がほぼ０Ｖとなり、図４の示
す増幅回路１０Ｂにおいて、第１のＤＣスイッチ１０６
及び第４のＤＣスイッチ１６１がオフ状態で且つ第２の
ＤＣスイッチ１０８及び第３のスイッチ１５６がオン状
態となる。

【００７５】第４のバイポーラトランジスタ１５１のベ
ースバイアス電圧Ｖｂは、第４の抵抗器１５４、第５の
抵抗器１５５及び第６の抵抗器１５７の各抵抗値をＲ
４、Ｒ５、Ｒ６とすると、以下の式（１）で与えられ
る。

【００７６】 Ｖｂ＝（Ｖｃｃ−０．７）（Ｒ５+Ｒ６）／（Ｒ４+Ｒ５+Ｒ６）・・・（１） これにより、実施の形態１と同様に、図１に示す増幅回
路１０はオン状態となり、信号バイパス回路２０の高周
波スイッチ素子２２および２３はオフ状態となる。

【００７７】（低利得動作モード）次に、低利得動作モ
ードでは、図1に示す電圧制御端子Ｐ３及びＰ４の電圧
値が電源電圧Ｖｃｃとなる。さらに、図４に示す増幅回
路１０Ｂにおいて、第１のＤＣスイッチ１０６及び第４
のＤＣスイッチ１６１がオン状態で且つ第２のＤＣスイ
ッチ１０８及び第３のＤＣスイッチ１５６がオフ状態と
なる。

【００７８】このため、第４のバイポーラトランジスタ
１５１のベースバイアス電圧Ｖｂは、ほぼ０Ｖとなる。

【００７９】また、実施の形態１と同様に、第１のＤＣ
スイッチ１０６が閉じたことにより第１のバイポーラト
ランジスタ１０１のベース電圧がほぼ０Ｖとなるため、
増幅回路１０Ｂは オフ状態となる。一方、高周波スイ
ッチ素子２２及び２３は、そのゲートとバックゲートと
の間の電圧が約Ｖｃｃとなってオン状態となる。

【００８０】前述した実施の形態１においては、低利得
動作モードの場合にも、第１のバイポーラトランジスタ
１０１のコレクタに、図１に示す電源端子１３から電源
電圧Ｖｃｃが供給されている。このため、入力端子Ｐ１
に電界信号が入力された場合に、第１のバイポーラトラ
ンジスタ１０１のベースからエミッタにＤＣ電流が流れ
ると、該第１のバイポーラトランジスタ１０１のコレク
タからエミッタにも電流が流れてしまう。その結果、第
１のバイポーラトランジスタ１０１により歪んだ信号が
出力端子Ｐ２に出力されてしまう。

【００８１】しかしながら、第１変形例に係る増幅回路
１０Ｂは、第１のバイポーラトランジスタ１０１及び第
４のバイポーラトランジスタ１５１とからなるカスコー
ドアンプ構成とし、さらに、低利得動作モード時に第４
のバイポーラトランジスタ１５１のベースバイアス電圧
Ｖｂをほぼ０Ｖとすることにより、入力端子Ｐ１に強電
界信号が入力された場合における第１のバイポーラトラ
ンジスタ１０１及び第４のバイポーラトランジスタ１５
１に流れる電流を低減し、出力端子Ｐ２に出力される歪
み信号の出力レベルを低減することができる。

【００８２】なお、高周波スイッチ素子２２及び２３は
図３に示す電界効果トランジスタを用いることが好まし
い。

【００８３】（実施の形態１の第２変形例）以下、本発
明第１の実施形態の第２変形例について図面を参照しな
がら説明する。

【００８４】図５は本発明実施の形態１の第２変形例に
係る高周波可変利得増幅装置の回路構成の一例を示して
いる。図５において、図１に示す構成要素と同一の構成
要素には同一の符号を付すことにより説明を省略する。

【００８５】図5に示すように、第2の変形例に係る高周
波可変利得増幅装置１Bは、第1のスイッチ素子２２のソ
ースとグランド間を接続する第２の抵抗器２５と第2の
スイッチ素子２３のドレインとグランド間を接続する第
３の抵抗器２６が設けられ、第１の抵抗器２４、第２の
抵抗器２５及び第３の抵抗器２６からなるπ型減衰器の
構造を特徴とする。

【００８６】なお、増幅回路１０には、図２に示す増幅
回路１０Ａ、または、図４に示す増幅回路１０Ｂを用い
れば良い。

【００８７】従来の高周波可変利得増幅装置は、一般に
高利得動作モード時と低利得動作モード時の入力インピ
ーダンス値と出力インピーダンス値とが大きく異なる場
合がある。一方π型減衰器によって入出力インピーダン
スを調整することによって、高利得動作モード時と低利
得動作モード時の入出力インピーダンスを同等の値に近
づけることができるので、両動作モードにおいて、入力
端子Ｐ１及び出力端子Ｐ２におけるインピーダンスの不
整合による損失を低減できる。また低利得動作モード時
に減衰量も同時に調整できる。

【００８８】（実施の形態１の第３変形例）以下、実施
の形態1の第３変形例について図面を参照しながら説明
する。

【００８９】図６は実施の形態１の第３変形例に係る高
周波可変利得増幅装置の回路構成を示している。図６に
おいて、図１に示す構成要素と同一の構成要素には同一
の符号を付すことにより説明を省略する。

【００９０】図６に示すように、第３の変形例に係る高
周波可変利得増幅装置１Ｃは、信号バイパス回路２０に
おける高周波スイッチ素子２２のドレインと入力コンデ
ンサ１１との間に第１のストリップ線路２７が設けら
れ、高周波スイッチ素子２３のソースとバイパス回路用
コンデンサ２１との間に第２のストリップ線路２８が設
けられていることを特徴とする。

【００９１】なお、増幅回路１０には、図２に示す増幅
回路１０Ａ、または、図４に示す増幅回路１０Ｂを用い
れば良い。

【００９２】従来の高周波可変利得増幅装置は、一般に
高利得動作モード時と低利得動作モード時の入力インピ
ーダンス値と出力インピーダンス値とが大きく異なる場
合がある。一方、本実施の形態の第３変形例に係る高周
波可変利得増幅装置１Ｃは第１のストリップ線路２７及
び第２のストリップ線路２８の特性インピーダンス値、
又はバイパス回路用コンデンサ２１の容量を変えること
により、第１の高周波スイッチ素子２２と第１の抵抗器
２５と第２の高周波スイッチ素子２３からなる直列回路
の入力インピーダンス値及び出力インピーダンス値を変
えることができる。

【００９３】これにより、高利得動作モード時と低利得
動作モード時の入力インピーダンス値と出力インピーダ
ンス値とを近づけることができるため、両方の動作モー
ド時において、入力端子Ｐ１及び出力端子Ｐ２における
インピーダンスの不整合による損失を低減することがで
きる。

【００９４】なお、高周波スイッチ素子２２及び２３は
図３に示すＭＯＳＦＥＴを用いることが好ましい。

【００９５】また、第１のストリップ線路６及び第２の
ストリップ線路２７はいずれか一方でも良い。また、ス
トリップ線路に代えてコプレーナ線路を用いても良く、
また、高周波線路の代わりにインダクタ素子を用いても
良い。

【００９６】なお、高周波スイッチ２２及び２３はそれ
ぞれ複数の高周波スイッチを直列に接続した回路に換え
ても同様の効果が得られる。

【００９７】（実施の形態１の第４変形例）以下、実施
の形態1の第４変形例について図面を参照しながら説明
する。

【００９８】図７は実施の形態１の第４変形例に係る高
周波可変利得増幅装置の回路構成を示している。図７に
おいて、図１に示す構成要素と同一の構成要素には同一
の符号を付すことにより説明を省略する。

【００９９】図７に示すように、第４の変形例に係る高
周波可変利得増幅装置１Dは、増幅回路１０の入力端
と、コンデンサを介して増幅回路１０の出力端を接続す
る第5の抵抗器が設けられていること特徴とする。

【０１００】なお、増幅回路１０には、図２に示す増幅
回路１０Ａ、又は、図４に示す増幅回路１０Ｂを用いれ
ば良い。

【０１０１】従来の高周波可変利得増幅装置は高利得時
にアイソレーションが安定しない場合がある。一方、本
発明の第４変形例に係る高周波可変利得増幅装置１Dは
入力端と出力端を抵抗器で接続するためアイソレーショ
ンを高くかつ安定にすることができる。

【０１０２】（実施の形態２）以下、実施の形態２につ
いて図面を参照しながら説明する。

【０１０３】図８は実施の形態２に係る高周波可変利得
増幅装置の回路構成の一例を示している。図7において
図1に示す構成要素と同一の構成要素には同一の符号を
付すことにより説明を省略する。

【０１０４】実施の形態２に係る高周波可変利得増幅装
置１Eは実施の形態１の第３変形例に係る一対の高周波
可変利得増幅装置１Ｃを含む差動増幅回路構成とし、さ
らに、第１の信号バイパス回路２０ａ及び第２の信号バ
イパス回路２０ｂに特徴を持たせている。

【０１０５】図８に示すように、第１の増幅器１０ａ
は，第１の入力コンデンサ１１ａを介して第１の入力端
子Ｐ１ａと接続され、第１の出力コンデンサ１２ａを介
して出力端子Ｐ２ａに接続されている。

【０１０６】図８に示すように、第２の増幅器１０ｂ
は，第２の入力コンデンサ１１ｂを介して第２の入力端
子Ｐ１ｂと接続され、第２の出力コンデンサ１２ｂを介
して出力端子Ｐ２ｂに接続されている。

【０１０７】ここで、第１の入力端子Ｐ１ａと第２の入
力端子Ｐ１ｂとには、振幅が互いに同一で位相が１８０
°ずれた高周波信号が入力される。また、第２の出力端
子Ｐ２ａと第２の出力端子Ｐ２ｂとには、振幅が互いに
同一で位相が１８０°ずれた高周波信号が出力される。

【０１０８】第１の信号バイパス回路２０ａにおいて、
第１の抵抗器２４ａと、ドレインが第１の直流阻止用コ
ンデンサ１１ａを介して入力端子Ｐ１ａに接続された第
１の高周波スイッチ素子２２ａ、第１の高周波スイッチ
２２ａのソースに接続され反対側の端子が第２の高周波
スイッチ２３ａのドレインに接続される第２の抵抗器２
５ａ及びソースが第２の直流阻止用コンデンサ高周波ス
イッチ素子２３ａからなる直列回路が、第１の増幅器10
ａと並列に接続される。

【０１０９】第２の信号バイパス回路２０ｂにおいて、
第３の抵抗器２４ｂと、ドレインが第３の直流阻止用コ
ンデンサ１１ｂを介して入力端子Ｐ１ｂに接続された第
３の高周波スイッチ素子２２ｂ、第３の高周波スイッチ
２２ｂのソースに接続され反対側の端子が第２の高周波
スイッチ２３ｂのドレインに接続される第３の抵抗器２
５ｂ、および、ソースが第４の直流阻止用コンデンサ高
周波スイッチ素子２３ａからなる直列回路が、第２の増
幅器１０ｂと並列に接続される。

【０１１０】電源端子１３は、第1のチョークコイル１
４ａを介して増幅回路１０ａの出力側に接続されると共
に、第２のチョークコイル１４ｂを介して増幅回路１０
ｂの出力側に接続されている。

【０１１１】さらに、第１のばらつき防止用抵抗器２４
ａ及び第２のばらつき防止用抵抗器２４ｂは高周波スイ
ッチ２２ａ、２２ｂの各ドレイン側の端子同士が第１の
減衰用抵抗器２８により接続され、且つその反対側の端
子同士が第２の減衰用抵抗器２９により接続されてお
り、これら各抵抗器２４ａ、２４ｂ、２８及び２９がπ
型減衰器３０を構成することより、低利得動作モード時
に入力される高周波信号を減衰する。

【０１１２】なお、第１の増幅回路１０ａ及び第２の増
幅回路１０ｂには、図２に示す増幅回路１０Ａ、又は、
図４に示す増幅回路１０Ｂを用いれば良い。

【０１１３】以下、上記のように構成された高周波可変
利得増幅装置１Eの動作について説明する。

【０１１４】実施の形態１で説明したように、高利得動
作モードの場合には、第１の増幅回路１０ａ及び第２の
増幅回路１０ｂがオン状態となり、電圧制御端子Ｐ３の
電位がほぼ０Ｖとなって信号バイパス回路の第１の高周
波スイッチ２２ａ、第２の高周波スイッチ２３ａ、第３
の高周波スイッチ２２ｂ及び第４の高周波スイッチ２３
ｂがオフ状態になる。

【０１１５】また、低利得動作モードの場合には、第１
の増幅回路１０ａ及び第２の増幅回路１０ｂがオフ状態
になり、電圧制御端子Ｐ３の電位がＶｃｃとなって、第
１の信号バイパス回路２０ａの第１の高周波スイッチ２
２ａ、第２の高周波スイッチ２３ａ、第３の高周波スイ
ッチ２２ｂ及び第４の高周波スイッチ２３ｂがオン状態
となる。さらに低利得動作モード時には、差動形式のπ
型減衰器３０によって、入力される高周波信号がさらに
減衰する。

【０１１６】このように実施の形態２は、実施の形態１
の第２変形例に係る高周波可変利得増幅装置と同様に、
受信できる高周波信号のダイナミックレンジが広がる上
に、差動型のπ型減衰器３０により入出力インピーダン
ス値を調整できるため、高利得動作モード時と低利得動
作モード時の入出力インピーダンス値を近づけることが
できるので、両動作モードにおいて、各入力端子Ｐ１
ａ、Ｐ１ｂ及び各出力端子Ｐ２ａ、Ｐ２ｂにおけるイン
ピーダンスの不整合による損失を低減することができ
る。

【０１１７】以上、説明したように、実施の形態２によ
ると、第１の増幅回路１０ａ及び第２の増幅回路１０ｂ
を差動形式とし、且つ、第１の信号バイパス回路２０ａ
及び第２の信号バイパス回路２０ｂ同士を接続するπ型
減衰器３０を設けることにより、簡単な構成で、受信で
きる高周波信号のダイナミックレンジをさらに広げるこ
とができ、高利得動作モード時と低利得動作モード時と
のインピーダンス不整合による損失を低減することがで
きる。

【０１１８】なお、第１の高周波スイッチ素子２２ａ、
第２の高周波スイッチ素子２３ａ、第３の高周波スイッ
チ素子２２ｂ及び第４の高周波スイッチ素子２３ｂは図
３に示すＭＯＳＦＥＴをもちいることが好ましい。

【０１１９】なお、各高周波スイッチ素子は、それぞれ
複数の高周波スイッチを直列に接続した回路でも良い。

【０１２０】また、実施の形態１の第３の変形例と同様
に、各高周波スイッチ素子２２ａ、２２ｂのドレインと
増幅器１０ａ、１０ｂの各入力端子の間及び各高周波ス
イッチ素子２３ａ，２３ｂと各バイパスコンデンサ２１
ａ，２２ｂの間にストリップ線路又はコプレーナ線路を
直列に接続しても良い。また、高周波線路に代えてイン
ダクタ素子を用いても良い。

【０１２１】（実施の形態３）図１０は本発明の実施の
形態１または実施の形態２に記載の高周波可変利得増幅
装置を使用した機器の一例を示している。

【０１２２】高周波可変利得増幅装置４ｂは、実施の形
態１、または、実施の形態２に記載されている高周波可
変利得増幅装置であり、その入力端はアンテナ４ａに接
続され、入力端にはアンテナが受信した信号が入力さ
れ、出力端が周波数を変化させるミキサ回路４ｄに接続
され、高周波可変利得増幅回路４ｂの出力信号がミキサ
回路４ｄに入力され、高周波可変利得増幅装置４ｂの出
力信号の周波数と発振器４ｃの発振周波数との差周波信
号がミキサ回路４ｄから出力端子Ｐ１１より出力される
ことを特徴とする。

【０１２３】なお、高周波可変利得増幅回路４ｂの出力
信号が直接、出力端子Ｐ１１より出力されても良い。

【０１２４】なお、出力端子Ｐ１１は主にデータ処理回
路に接続される。

【０１２５】なお、各ブロック間にはフィルタが設けら
れていても良い。

【０１２６】

【発明の効果】本発明に係る高周波可変利得増幅装置に
よると、高利得動作モード時において、漏れ電流が流れ
る信号バイパス回路部と半導体基板を結ぶ経路を遮断す
ることにより漏れ電流を低減し、雑音特性を改善でき
る。

【図面の簡単な説明】

【図１】本発明の実施の形態1に係る高周波可変利得増
幅装置を示す回路図

【図２】本発明の実施の形態１に係る高周波可変利得増
幅装置における増幅回路の一例を示す回路図

【図３】本発明の実施の形態1に係る高周波可変利得増
幅装置に用いる高周波スイッチ素子の一例を示す模式的
な構成断面図

【図４】本発明実施の形態１に係る高周波可変利得増幅
装置における増幅回路の一例を示す回路図

【図５】本発明実施の形態１の第２変形例に係る高周波
可変利得増幅装置を示す回路図

【図６】本発明実施の形態1の第３変形例に係る高周波
可変利得増幅装置を示す回路図

【図７】本発明実施の形態1の第４変形例に係る高周波
可変利得増幅装置を示す回路図

【図８】本発明実施の形態２に係る高周波可変利得増幅
装置を示す回路図

【図９】本発明実施の形態２の第１変形例に係る高周波
可変利得増幅装置を示す回路図

【図１０】本発明の使用例の１つを示す図

【図１１】従来の高周波可変利得増幅装置を示す回路図

【符号の説明】

１Ａ 高周波可変利得増幅装置 １Ｂ 高周波可変利得増幅装置 １Ｃ 高周波可変利得増幅装置 １Ｄ 高周波可変利得増幅装置 １Ｅ 高周波可変利得増幅装置 Ｐ１ 入力端子 Ｐ２ 出力端子 Ｐ３ 電圧制御端子 Ｐ４ 電圧制御端子 Ｐ５ 入力端子 Ｐ６ 出力端子 Ｐ７ 電源端子 Ｐ８ 入力端子 Ｐ９ 出力端子 Ｐ１０ 電源端子 Ｐ１１ 信号出力端子 １０ 増幅回路 １０Ａ 増幅回路 １０Ｂ 増幅回路 １１ 入力側コンデンサ １２ 出力側コンデンサ １３ 電源端子 １４ チョークコイル １５ バイパスコンデンサ ２０ 信号バイパス回路 ２１ バイパス用コンデンサ ２２ 高周波スイッチ ２３ 高周波スイッチ ２４ 第1の抵抗器 ２５ 第2の抵抗器 ２６ 第3の抵抗器 ２７ 第１のストリップ線路 ２８ 第２のストリップ線路 ２９ 第4の抵抗器 ３０ 増幅回路 ３１ バイパス用コンデンサ ３２ バイパス用コンデンサ ３４ チョークコイル １０１ 第１のバイポーラトランジスタ １０２ 第１の抵抗器 １０３ 第２の抵抗器 １０４ 第２のバイポーラトランジスタ １０５ バイパスコンデンサ １０６ 第１のＤＣスイッチ １０７ 第３のバイポーラトランジスタ １０８ 第２のＤＣスイッチ １０９ 第３の抵抗器 １５１ 第４のバイポーラトランジスタ １５２ 第５のバイポーラトランジスタ １５３ 第２のバイパスコンデンサ １５４ 第４の抵抗器 １５５ 第５の抵抗器 １５６ 第３のＤＣスイッチ １５７ 第６の抵抗器 １５８Ａ 第６のバイポーラトランジスタ １５８Ｂ 第７のバイポーラトランジスタ １５９ 第７の抵抗器 １６０ 第３のバイパスコンデンサ １６１ 第４のＤＣスイッチ ２０１ 半導体基板 ２０２ トレンチ分離部 ２０３ ｎ型ウェル ２０４ ｐ型ウェル ２０５ ドレイン層 ２０６ ソース層 ２０７ ゲート絶縁膜 ２０８ ゲート層 ２０９ 第１の高周波信号漏洩防止抵抗器 ２１０ 第２の高周波信号漏洩防止抵抗器 ２１１ 第３の高周波信号漏洩防止抵抗器 ３００ 従来の高周波可変利得増幅回路 ３０５ 電圧切換スイッチ ３０７ 給電制御器 ３１１ 増幅素子 ３１２ 整合回路 ３１３ バイアス抵抗器 ３１４ 整合回路 ３１５ 抵抗器 ３２０ バイパススイッチ Ｐ１ａ 第1の入力端子 Ｐ２ａ 第1の出力端子 １０ａ 第１の増幅回路 １１ａ 第１の入力コンデンサ １２ａ 第１の出力コンデンサ ２０ａ 第１の信号バイパス回路 ２１ａ 第１のバイパスコンデンサ ２２ａ 第１の高周波スイッチ ２３ａ 第２の高周波スイッチ ２４ａ 第１の抵抗器 ２５ａ 第３の抵抗器 ２６ａ 第４の抵抗器 ２７ａ 第５の抵抗器 Ｐ１ｂ 第２の入力端子 Ｐ２ｂ 第２の出力端子 １０ｂ 第２の増幅回路 １１ｂ 第２の入力コンデンサ １２ｂ 第２の出力コンデンサ ２０ｂ 第２の信号バイパス回路 ２１ｂ 第２のバイパスコンデンサ ２２ｂ 第３の高周波スイッチ ２３ｂ 第４の高周波スイッチ ２４ｂ 第２の抵抗器 ２７ｂ 第６の抵抗器 ２８ 第１の減衰用抵抗器 ２９ 第２の減衰用抵抗器 ４ａ アンテナ ４ｂ 高周波可変利得切換増幅装置 ４ｃ 発振器 ４ｄ ミキサ

フロントページの続き (72)発明者 伊藤 順治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中野 秀夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5J069 AA01 AA04 AA41 AA53 AA54 AC03 CA42 FA10 FA11 FA18 HA02 HA09 HA25 HA29 HA33 HA39 HA40 KA29 KA47 KC03 MA04 MA17 MA21 QA02 TA01 5J100 AA15 AA16 BA03 BA04 BB01 BB02 BB07 BB11 BB13 BB15 CA01 CA02 CA05 CA07 CA11 CA12 CA33 EA02 5J500 AA01 AA04 AA41 AA53 AA54 AC42 AF10 AF11 AF18 AH02 AH09 AH25 AH29 AH33 AH39 AH40 AK29 AK47 AM04 AM17 AM21 AQ02 AT01 CA03 CK03

Claims (13)

【特許請求の範囲】
1. 【請求項１】 増幅回路と、第1のスイッチと、第2のス
   イッチと、前記第1のスイッチと前記第2のスイッチとの
   間に挿入された第１の抵抗器を備え、前記増幅回路は、
   前記第1のスイッチおよび前記第2のスイッチがオン状態
   の場合に動作せず、前記第1のスイッチおよび前記第2の
   スイッチがオフ状態の場合に動作することを特徴とする
   高周波可変利得増幅装置。
2. 【請求項２】 前記増幅回路はバイポーラトランジスタ
   を有し、前記バイポーラトランジスタのベースに前記増
   幅回路の入力信号が入力され、前記バイポーラトランジ
   スタのコレクタから前記増幅回路の出力信号が出力され
   ることを特徴とする請求項１に記載の高周波可変利得増
   幅装置。
3. 【請求項３】 前記増幅回路は、第１のバイポーラトラ
   ンジスタと、エミッタが第１のバイポーラトランジスタ
   のコレクタと接続された第２のバイポーラトランジスタ
   とを有し、前記第１のバイポーラトランジスタのベース
   に前記増幅回路の入力信号が入力され、前記第２のバイ
   ポーラトランジスタのコレクタから前記増幅回路の出力
   信号が出力されることを特徴とする請求項１に記載の高
   周波可変利得増幅装置。
4. 【請求項４】 前記増幅回路の入力端子と前記第1のス
   イッチとの間、または、前記増幅回路の出力端子と前記
   第2のスイッチとの間には入出力インピーダンスを調整
   する高周波線路が設けられていることを特徴とする請求
   項１〜３のうちいずれか１項に記載の高周波可変利得増
   幅装置。
5. 【請求項５】 前記第1のスイッチおよび前記第2のスイ
   ッチは半導体基板に形成されたゲート電極及び第１導電
   型のソースドレイン層を有する１つの電界効果トランジ
   スタ、または、ソースが次の素子のドレインと直列に接
   続された複数の電界効果トランジスタからなり、前記ソ
   ースドレイン層は、前記半導体基板の第2導電型の第１
   ウェルに形成され、前記第１ウェルは前記半導体基板の
   第１導電型の第２ウェルに形成されることを特徴とする
   請求項１〜４のいずれか１項に記載の高周波可変利得増
   幅装置。
6. 【請求項６】 前記ゲート電極と電圧制御ノードとの
   間、前記第１ウェルと接地ノードとの間、および、第2
   ウェルと電源電圧ノードとの間に高周波信号が流れるこ
   とを防ぐために抵抗器が設けられていることを特徴とす
   る請求項５に記載の高周波可変利得増幅装置。
7. 【請求項７】 前記第１の抵抗器と第１の高周波スイッ
   チの間とグランドを接続する第２の抵抗器、および、第
   １の抵抗器と第２の高周波スイッチの間とグランドを接
   続する第３の抵抗器を設けたことを特徴とする請求項１
   〜６のいずれか１項に記載の高周波可変利得増幅装置。
8. 【請求項８】 前記増幅回路の入力端とコンデンサを介
   して前記増幅回路の出力端を接続する、第４の抵抗器を
   設けたことを特徴とする請求項１〜７のいずれか１項に
   記載の高周波可変利得増幅装置。
9. 【請求項９】 第１の増幅回路と第２の増幅回路と、第
   1のスイッチと第２のスイッチと、前記第1のスイッチと
   前記第２のスイッチの間に挿入された第１の抵抗器を備
   え、第1の入力信号が入力される第1の入力端子は前記第
   1の増幅回路の入力端及び前記第1のスイッチに接続さ
   れ、第1の出力信号が出力される第1の出力端子は前記第
   1の増幅回路の出力端及び前記第２のスイッチに接続さ
   れ、 第３のスイッチと第４のスイッチと前記第３のスイッチ
   と前記第４のスイッチの間に挿入された第２の抵抗器を
   備え、第２の入力信号が入力される第２の入力端子は前
   記第２の増幅回路の入力端及び前記第３のスイッチに接
   続され、第２の出力信号が出力される第２の出力端子は
   前記第２の増幅回路の出力端子及び前記第４のスイッチ
   に接続され、 前記第1のスイッチと前記第１の抵抗器の間、および、
   前記第3のスイッチと前記第２の抵抗器の間を接続する
   第３の抵抗器と、 前記第２のスイッチと前記第１の抵抗器の間、および、
   前記第４のスイッチと前記第２の抵抗器の間を接続する
   第４の抵抗器とを備え、 前記第１の増幅回路は前記第１のスイッチ及び前記第２
   のスイッチがオン状態の場合に動作せず、前記第１のス
   イッチ及び前記第2のスイッチがオフ状態の場合に動作
   し、 前記第２の増幅回路は、前記第３のスイッチ及び前記第
   4のスイッチがオン状態の場合に動作せず、前記第３の
   スイッチ及び前記第4のスイッチがオフ状態の場合に動
   作することを特徴とする高周波可変利得増幅装置。
10. 【請求項１０】 前記第1の増幅回路の入力端子と前記
    第1のスイッチとの間、前記第2の増幅回路の入力端子と
    前記第3のスイッチとの間、前記第1の増幅回路の出力端
    子と前記第２のスイッチとの間、および、前記第2の増
    幅回路の出力端子と前記第４のスイッチとの間にはそれ
    ぞれ入出力インピーダンスを調整する高周波線路が設け
    られていることを特徴とする請求項９に記載の高周波可
    変利得増幅装置。
11. 【請求項１１】 前記第1のスイッチ、前記第2のスイッ
    チ、前記第3のスイッチ、および、前記第4のスイッチは
    半導体基板に形成されたゲート電極及び第１導電型のソ
    ースドレイン層を有する１つの電界効果トランジスタ、
    または、ソースが次の素子のドレインと直列に接続され
    た複数の電界効果トランジスタからなり、前記ソースド
    レイン層は、前記半導体基板の第2導電型の第１ウェル
    に形成され、前記第１ウェルは前記半導体基板の第１導
    電型の第２ウェルに形成されることを特徴とする請求項
    ９または１０に記載の高周波可変利得増幅装置。
12. 【請求項１２】 前記第１の増幅回路の入力端と出力端
    を接続する第５の抵抗器、または、前記第２の増幅回路
    の入力端と出力端を接続する第６の抵抗器を備えること
    を特徴とする請求項９〜１１のいずれか１項に記載の高
    周波可変利得増幅装置。
13. 【請求項１３】 入力端にはアンテナで受信した高周波
    信号が入力され、また、出力端から出力される信号が周
    波数変調回路、あるいは、データ処理回路へ入力される
    ことを特徴とする請求項１〜１２のいずれか１項に記載
    の高周波可変利得増幅装置を用いた通信機器。