KR101981382B1 - 저 드롭 아웃 레귤레이터 - Google Patents

Abstract

본 발명은 저 드롭 아웃 레귤레이터에 관한 것으로, 기준 전압과 출력 전압을 비교하여 오차신호를 출력하는 차동 차이 증폭부, 상기 차동 차이 증폭부의 출력 신호를 입력으로 하여 제1 대역폭으로 증폭하여 출력하는 제1 증폭부, 상기 제1 증폭부의 출력 신호를 입력으로 하여 제2 대역폭으로 증록하여 출력하는 제2 증폭부, 상기 제2 증폭부의 출력 신호를 입력으로 하여 출력 부하를 구동하고 반전 증폭하여 상기 차동 차이 증폭부로 상기 출력 신호를 귀환시키는 구동부, 및 상기 제2 증폭부의 출력단에 연결되어 네거티브 커패시턴스를 생성하는 네거티브 커패시턴스 생성부를 포함한다. 본 발명에 따르면, 고주파 영역에서 패스 트랜지스터의 게이트 리플 전압을 네거티브 커패시턴스 회로를 이용하여 공급 전원의 리플 전압과 동일하게 만들어 상쇄함으로써 고주파수에서 발생하는 패스 트랜지스터의 기생 커패시터의 영향을 상쇄시켜 전원 노이즈를 없앨 수 있다.

Description

저 드롭 아웃 레귤레이터{LOW DROPOUT REGULATOR}

본 발명은 저 드롭 아웃 레귤레이터에 관한 것으로, 더욱 상세하게는 고주파 영역에서 높은 전원 전압 제거비(PSRR: Power Supply Rejection Ratio}를 갖는 저 드롭 아웃 레귤레이터에 관한 것이다.

선형 레귤레이터인 저 드롭 아웃 레귤레이터는 스위칭 정류기에 비해 효율이 떨어지지만 잡음특성이 좋기 때문에 잡음에 민감한 시스템 칩 내부 블록의 전압원으로 사용된다. 최근 시스템 온 칩(system-on-chip) 경향에 따라 저 전압, 저 면적의 전원 회로가 요구되며, 종래의 저 드롭 아웃 레귤레이터는 종종 수 마이크로 패럿 범위 내에서 큰 외부 커패시터를 요구하게 된다. 이는 집적회로의 추가적인 핀(PIN)이나 패드(PAD)가 요구되는 등 인쇄회로기판(PCB)상의 면적과 하드웨어 구성비용이 증가하는 결과를 가져오게 된다.

또한, 기존의 저 드롭 아웃 레귤레이터는 저주파 대역에서 성능을 향상시키기 위한 방향으로 연구가 진행되어 고주파 대역에서 노이즈에 취약한 문제점이 있다.

도 1 내지 도 2는 종래 기술에 따른 저 드롭 아웃 레귤레이터(100)의 회로도이다.

도 1을 참조하면, 종래의 저 드롭 아웃 레귤레이터(100)는 넓은 주파수 대역에서 높은 전원 전압 제거비(PSRR)를 얻기 위한 저 드롭 아웃 레귤레이터(100) 회로로, 2차 다이오드-커넥티드 디바이스 공통-소스 증폭기를 사용하여 패스 트랜지스터의 게이트에 전원 VDD 노이즈를 복사하여 출력 단에 리플을 제거할 수 있다.

제1 증폭단(110)의 트랜지스터 M4를 통과한 전원 VDD 노이즈가 제2 증폭단(120)의 트랜지스터 M5의 게이트로 입력되고, 트랜지스터 M5의 소스에서 전원 VDD 노이즈가 유입되어 서로 상쇄되므로, 소스와 게이트 전압 차이인 트랜지스터 M5의 출력 전류와 출력 전압은 트랜지스터 M5의 소스와 게이트 전압의 영향을 받지 않는다.

또한, 제3 증폭단(130)에서 다이오드 커넥티드된 PMOS 트랜지스터 M8에서 유입된 전원 VDD 노이즈가 패스 트랜지스터 Mp의 게이트로 유입되고, 패스 트랜지스터 Mp의 소스로 유입된 전원 VDD 노이즈와 서로 상쇄되어 저 드롭 아웃 레귤레이터 전체 출력 전압인 VOUT은 패스 트랜지스터 Mp의 게이트-소스 전압 차이와 무관하다.

종래의 저 드롭 아웃 레귤레이터(100)는 상기와 같은 방법으로 전원 VDD 노이즈를 상쇄시켜 높은 전원 전압 제거비(PSRR)를 얻을 수 있었다.

도 2를 참조하면, 종래의 저 드롭 아웃 레귤레이터(100)는 패스 트랜지스터 Mp(A)의 크기가 크고, 패스 트랜지스터 Mp의 기생 커패시터(CGS, CGD)에 의해 노이즈가 복사되어 고주파 영역에서 전원 VDD 노이즈를 정확하게 상쇄하지 못하는 문제가 있다.

상기와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 패스 트랜지스터의 기생 커패시턴스를 네거티브 커패시턴스 회로 구조로 상쇄하여 고주파 영역에서 전원 노이즈를 제거하기 위한 저 드롭 아웃 레귤레이터를 제공하는 것이다.

상술한 본 발명의 목적을 달성하기 위한 저 드롭 아웃 레귤레이터는, 기준 전압과 출력 전압을 비교하여 오차신호를 출력하는 차동 차이 증폭부, 상기 차동 차이 증폭부의 출력 신호를 입력으로 하여 제1 대역폭으로 증폭하여 출력하는 제1 증폭부, 상기 제1 증폭부의 출력 신호를 입력으로 하여 제2 대역폭으로 증록하여 출력하는 제2 증폭부, 상기 제2 증폭부의 출력 신호를 입력으로 하여 출력 부하를 구동하고 반전 증폭하여 상기 차동 차이 증폭부로 상기 출력 신호를 귀환시키는 구동부, 및 상기 제2 증폭부의 출력단에 연결되어 네거티브 커패시턴스를 생성하는 네거티브 커패시턴스 생성부를 포함한다.

네거티브 커패시턴스 생성부는 비반전 증폭기와 귀환 커패시터를 포함하여 구성될 수 있다.

네거티브 커패시턴스 생성부는 상기 비반전 증폭기의 출력단이 상기 귀환 커패시터를 통해 상기 비반전 증폭기의 입력단과 연결될 수 있다.

네거티브 커패시턴스 생성부는 상기 비반전 증폭기의 이득값과 상기 귀환 커패시터의 커패시턴스 값을 아래 수학식을 만족하도록 조절할 수 있다.

CN=-(CGD+CP)

(여기서, CN은 네거티브 커패시턴스 값이고, CGD는 패스 트랜지스터의 게이트-드레인의 기생 커패시턴스 값임)

상기와 같은 저 드롭 아웃 레귤레이터에 따르면, 고주파 영역에서 패스 트랜지스터의 게이트 리플 전압을 네거티브 커패시턴스 회로를 이용하여 공급 전원의 리플 전압과 동일하게 만들어 상쇄함으로써 고주파수에서 발생하는 패스 트랜지스터의 기생 커패시터의 영향을 상쇄시켜 전원 노이즈를 없앨 수 있다.

도 1 내지 도 2는 종래 기술에 따른 저 드롭 아웃 레귤레이터의 회로도이다.
도 3은 본 발명의 실시예에 따른 저 드롭 아웃 레귤레이터의 구성도이다.
도 4는 본 발명의 제1 실시예에 따른 저 드롭 아웃 레귤레이터의 회로도이다.
도 5는 본 발명의 제1 실시예에 따른 저 드롭 아웃 레귤레이터에 포함되는 네거티브 커패시턴스 생성 회로도이다.
도 6은 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터의 회로도이다.
도 7은 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터에 포함되는 차동 차이 증폭부 회로도이다.
도 8은 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터에 포함되는 네거티브 커패시턴스 생성부의 비반전 증폭기의 회로도이다.
도 9 내지 도 10은 본 발명에 따른 저 드롭 아웃 레귤레이터를 사용한 PSRR 시뮬레이션 결과를 나타내는 도면들이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.

또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명하도록 한다.

도 3은 본 발명의 실시예에 따른 저 드롭 아웃 레귤레이터(200)의 구성도이다.

도 3을 참조하면, 저 드롭 아웃 레귤레이터(200)는 차동 차이 증폭부(210), 제1 증폭부(220), 제2 증폭부(230), 구동부(240) 및 네거티브 커패시턴스 생성부(250)를 포함한다.

차동 차이 증폭부(210)는 기준 전압 (V_REF) 및 귀환 전압을 입력으로 받아 차이 신호를 오차 신호로서 출력으로 내보낸다.

제1 증폭부(220)는 차동 차이 증폭부(210)에서 나온 오차 신호를 입력으로 수신하여 비반전 증폭 과정을 거쳐 차동 차이 증폭부(210)보다 높은 증폭비 A₁을 갖도록 구성하여 대역폭을 증가시킨다.

제2 증폭부(230)는 제1 증폭부(220)의 출력 신호를 입력으로 수신하여 보다 높은 증폭비 A₂을 갖도록 구성하여 대역폭을 한번 더 증가시킨다.

구동부(240)는 패스 트랜지스터(M_P), 귀환 저항(R_F1, R_F2)을 포함하여 구성되고, 패스 트랜지스터(M_P)는 제2 증폭부(230)에서 나온 출력 신호를 입력으로 수신하여 출력 부하를 구동하는 동시에 반전 증폭하여 귀환시킨다.

네거티브 커패시턴스 생성부(250)는 제2 증폭부(230)의 출력단에 연결되어 네거티브 커패시턴스를 생성한다. 이때, 네거티브 커패시턴스 생성부(250)는 비반전 증폭기와 커패시터를 포함하여 구성되고, 비반전 증폭기의 출력단이 커패시터를 통해 비반전 증폭기의 입력단과 연결되는 귀환 회로로 구성될 수 있다.

도 4는 본 발명의 제1 실시예에 따른 저 드롭 아웃 레귤레이터(200)의 회로도이고, 도 5는 본 발명의 제1 실시예에 따른 저 드롭 아웃 레귤레이터(200)에 포함되는 네거티브 커패시턴스 생성부의 회로도(250)이다.

도 4를 참조하면, 본 발명의 제1 실시예에 따른 저 드룹 아웃 레귤레이터(200)는 구동부(240)에 포함되는 패스 트랜지스터(M_P)의 기생 커패시터(C_GS, C_GD)에 의해 패스 트랜지스터(M_P)의 게이트 리플 전압이 공급 전원 리플 전압보다 감소하는 문제점이 있다.

네거티브 커패시턴스 생성부(250)는 네거티브 커패시턴스(C_N)을 생성하는 회로로 다양한 형태로 구성될 수 있다. 네거티브 커패시턴스 생성부(250)는 감소한 패스 트랜지스터(M_P)의 게이트 리플 전압을 보상하여 공급 전원의 리플 전압과 동일하게 유지될 수 있도록 제어한다.

구체적으로, 본 발명의 제1 실시 예에 따른 저 드룹 아웃 레귤레이터(200)는 에러 앰프(A_E)로 구성된 차동 차이 증폭부(210), A₁, A₂ 두 개의 증폭단으로 구성된 2-stage 회로(220, 230), 구동부(240) 및 네거티브 커패시턴스 생성부(250)를 포함한다.

여기서, V_DD, v_g 는 패스 트랜지스터의 소스와 게이트의 리플 전압을 의미하고, 소스와 게이트의 리플 전압은 시스템에서 노이즈로 작용한다. 따라서, 높은 PSRR을 얻기 위해서는 패스 트랜지스터의 V_DD, v_g 를 상쇄할 필요가 있다. 그러나, 패스 트랜지스터는 고주파 영역에서 기생 커패시터(C_GS, C_GD)의 영향이 증가하게 된다.

상기의 고주파수의 리플 전압 vg 를 구하면 아래 [수학식 1]과 같다.

[수학식 1]

여기서, C_GS는 패스 트랜지스터의 게이트-소스 커패시턴스이고, C_GD는 패스 트랜지스터의 게이트-드레인 커패시턴스이고, C_P는 증폭기의 출력 커패시턴스를 나타낸다.

상기 [수학식 1]에 따르면, v_g는 V_DD 보다 작으므로, [수학식 1]과 같이, 리플 상쇄가 감소하는 것을 막기 휘하여 네거티브 커패시턴스 생성부를 추가할 필요가 있다.

도 5를 참조하면, 본 발명의 제1 실시 예에 따른 네거티브 커패시턴스 생성부(250)는 전압 이득이 A_VN인 비반전 증폭기(A_N)과 커패시터(C_FB)를 포함하여 구성될 수 있다.

구체적으로, 네거티브 커패시턴스 생성부(250)는 전압 이득이 A_VN인 비반전 증폭기(A_N)의 입력(V_G+v_g)이고, 출력(V_NO) 사이에 커패시터(C_FB)를 연결한 회로이다. 이때, 네거티브 커패시턴스 생성부(250)의 출력(V_NO)단은 그라운드에 연결된다.

밀러 이펙트에 의하여, 네거티브 커패시턴스 생성부(250)의 커패시턴스 C_N은 아래 [수학식 2]에 의해 결정된다.

[수학식 2]

즉, 증폭기(A_N)은 비반전 증폭기로 전압 이득이 1보다 크기 때문에, C_N은 음의 커패시턴스를 갖는다.

C_N과 연결된 패스 트랜지스터의 게이트 리플 전압은 [수학식 3]에 의해 계산되고, 게이트 전체 커패시턴스가 0보다 작으로 Right half plane(RHP)에 폴(Pole)이 생겨 로 드롭 아웃 레귤레이터가 발진하므로 C_N값은 [수학식 4]와 같은 조건으로 결정된다.

[수학식 3]

[수학식 4]

여기서, C_GS, C_GD, C_P는 회로 시뮬레이션을 통해 구할 수 있으므로, 네거티브 커패시턴스 생성부(250)를 구성하는 비반전 증폭기의 전압 이득 A_VN 및 커패시터 C_FB를 정하면 C_N이 결정되므로, [수학식 3]의 분모가 감소하고 게이트 리플 전압이 증가하여 PSRR을 높일 수 있다. 즉, C_N=-(C_GD+C_P)인 경우, 게이트 리플 전압 vg는 V_DD와 일치하게 되어 고주파수에서도 높은 PSRR을 얻을 수 있다.

도 6은 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터의 회로도이고, 도 7은 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터에 포함되는 차동 차이 증폭부의 회로도이고, 도 8은 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터에 포함되는 네거티브 커패시턴스 생성부의 비반전 증폭기의 회로도이다.

도 6을 참조하면, 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터(200)는 차동 차이 증폭부(210), 제1 증폭부(220), 제2 증폭부(230), 구동부(240) 및 네거티브 커패시턴스 생성부(250)를 포함한다.

제1 증폭부(220)(A1)는 전압 이득이 작은 공통-소스 증폭기로 구성될 수 있고, 제2 증폭부(230)(A2)는 Cherry-Hooper 증폭기로 구성되어 넓은 주파수 대역을 얻을 수 있다.

또한, 제2 증폭부(230)의 출력단이 푸시-풀(push-pull) 형태로 구성되어 전류 구동 능력이 향상되기 때문에 오차 증폭기의 트랜스컨덕턴스를 증가시텨 넓은 대역폭을 만들 수 있다.

도 7을 참조하면, 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터에 포함되는 차동 차이 증폭부(210)인 에러 회로의 일 예를 도시한 것으로, 다수의 다이오드 커넥티드 디바이스 공통-소스 증폭기로 구성될 수 있다.

도 8을 참조하면, 본 발명의 제2 실시예에 따른 저 드롭 아웃 레귤레이터에 포함되는 비반전 증폭기를 포함하는 네거티브 커패시턴스 생성부(250)를 구성하는 비반전 증폭기는 입력 V_G에 작은 신호를 가했을 경우, 출력 신호 V_NO의 위상은 변하지 않도록 다수의 트랜지스터로 구현될 수 있다.

도 9 내지 도 10은 본 발명에 따른 저 드롭 아웃 레귤레이터를 사용한 PSRR 시뮬레이션 결과를 나타내는 도면들이다.

도 9 내지 도 10을 참조하면, V_DD=1.8V, V_OUT=1.6V, 부하 전류 40mA에서 시뮬레이션을 수행하였고, 10MHz에서 PSRR 시뮬레이션 결과는 -67.9dB가 확인되었다. 즉, 네거티브 커패시턴스 생성부를 구비한 저 드롭 아웃 레귤레이터의 PSRR은 107Hz의 고주파수 영역에서 -67.9dB인 반면, 네거티브 커패시턴스 생성부를 구비하지 않은 저 드롭 아웃 레귤레이터의 PSRR은 -53dB인 것을 확인할 수 있다.

결론적으로, 본 발명에 따른 저 드롭 아웃 레귤레이터는 네거티브 커패시턴스를 생성하여 넓은 주파수 범위에서, 특허 고주파수 영역에서 높은 PSRR을 얻을 수 있다.

200: 저 드롭 아웃 레귤레이터
210: 차동 차이 증폭기
220: 제1 증폭부
230: 제2 증폭부
240: 구동부
250: 네거티브 커패시턴스 생성부

Claims (4)

1. 기준 전압과 출력 전압을 비교하여 오차신호를 출력하는 차동 차이 증폭부;
   상기 차동 차이 증폭부의 출력 신호를 입력으로 하여 제1 대역폭으로 증폭하여 출력하는 제1 증폭부;
   상기 제1 증폭부의 출력 신호를 입력으로 하여 제2 대역폭으로 증폭하여 출력하는 제2 증폭부;
   상기 제2 증폭부의 출력 신호를 입력으로 하여 출력 부하를 구동하고 반전 증폭하여 상기 차동 차이 증폭부로 상기 출력 신호를 귀환시키는 구동부; 및
   상기 제2 증폭부의 출력단에 연결되어 네거티브 커패시턴스를 생성하는 네거티브 커패시턴스 생성부;
   를 포함하되,
   상기 네거티브 커패시턴스 생성부는, 비반전 증폭기와 귀환 커패시터를 포함하되, 상기 비반전 증폭기의 출력단이 상기 귀환 커패시터를 통해 상기 비반전 증폭기의 입력단과 연결되고,
   상기 네거티브 커패시턴스 생성부는, 상기 비반전 증폭기의 이득값과 상기 귀환 커패시터의 커패시턴스 값을 아래 수학식을 만족하도록 조절하는 것을 포함하되,
   상기 제1 증폭부는,
   상기 차동 차이 증폭부의 출력단과 연결된 게이트, 접지된 소스, 및 제1 공통전류를 입력받는 드레인을 포함하는 제1 트랜지스터; 및
   상기 제1 증폭부의 출력단을 구성하는 게이트, 접지된 소스, 및 상기 제1 공통전류를 입력받는 드레인을 포함하는 제2 트랜지스터를 포함하되, 상기 제2 트랜지스터의 게이트 및 드레인은 서로 연결되고,
   상기 제2 증폭부는,
   상기 제1 증폭부와 연결된 게이트, 접지된 소스, 및 드레인을 포함하는 제3 트랜지스터;
   상기 제3 트랜지스터의 드레인과 연결된 게이트, 접지된 소스, 및 상기 제2 증폭부의 출력단을 구성하고 제2 공통전류를 입력받는 드레인을 포함하는 제4 트랜지스터; 및
   상기 제4 트랜지스터의 드레인 및 상기 제4 트랜지스터의 게이트를 연결하는 저항을 포함하는 저 드롭 아웃 레귤레이터.
   C_N=-(C_GD+C_P)
   (여기서, C_N은 네거티브 커패시턴스 값이고, C_GD는 패스 트랜지스터의 게이트-드레인의 기생 커패시턴스 값이고, C_p는 증폭기의 출력 커패시턴스 값임)
   
2. 삭제
3. 삭제
4. 삭제

Images