WO2023095462A1 - 定電圧回路及び電子機器 - Google Patents

定電圧回路及び電子機器 Download PDF

Info

Publication number
WO2023095462A1
WO2023095462A1 PCT/JP2022/037552 JP2022037552W WO2023095462A1 WO 2023095462 A1 WO2023095462 A1 WO 2023095462A1 JP 2022037552 W JP2022037552 W JP 2022037552W WO 2023095462 A1 WO2023095462 A1 WO 2023095462A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
transistor
voltage
output
feedback
Prior art date
Application number
PCT/JP2022/037552
Other languages
English (en)
French (fr)
Inventor
健司 三井
大輔 兼本
Original Assignee
国立大学法人大阪大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人大阪大学 filed Critical 国立大学法人大阪大学
Publication of WO2023095462A1 publication Critical patent/WO2023095462A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Definitions

  • the present invention relates to, for example, a constant voltage circuit and an electronic device to which a low dropout voltage regulator LDO (Low Drop Out) is applied.
  • LDO Low Drop Out
  • FIG. 5 shows a constant voltage circuit described in Patent Document 1, in which serial feedback resistors R1 and R2 connected to the output terminal of the control transistor Mp are provided between the midpoint of R1 and R2 and the transistor M5.
  • a differential amplifier composed of transistors M1B, M11, M12, M3, M4; and transistors M2B, M21, M22, provided between the output of control transistor Mp and transistor M5
  • An AC feedback circuit comprising a differential amplifier composed of M3 and M4 and a high-pass filter HPF (C F , R F ) connected between the output terminal of the control transistor Mp and the differential amplifier is connected in parallel. It is connected.
  • the combined output of the transistors (M11, M12 and M21, M22) is generated by operating the transistors M21 and M22 via the high-pass filter HPF.
  • the resistance is reduced to about half or less, the current consumption increases by the amount of the transistor M2B, and the PSRR is widened.
  • the action of the PSRR is improved to a high band.
  • FIG. 6 shows a constant voltage circuit described in Non-Patent Document 1, in which series feedback resistors R11 and R12 are connected to the output terminal of the control transistor Mp, and the midpoint thereof is connected to the non-inverting input terminal.
  • a DC feedback circuit having a differential amplifier (Error Amplifier) to which a reference voltage Vref is applied to terminals, and a high-pass filter HPF (C ff1 , R ff1 ) connected to the input terminal of the control transistor Mp,
  • An AC feedback circuit consisting of a differential amplifier Hff (s) (Feedforward Amplifier) with an operational amplifier connected to the output side, and an AC feedback circuit provided on the output side of the DC feedback circuit and the AC feedback circuit, combining both feedback signals.
  • Non-Patent Document 1 the signal amplified by the DC side differential amplifier is superimposed with the signal amplified by the AC side amplifier H ff (s) to increase the load current, thereby increasing the PSRR.
  • the function is improved to a high band.
  • the present invention has been made in view of the above, and provides a constant voltage circuit and an electronic device that improve the PSRR over a wide band including high frequencies while maintaining the low power consumption performance of the LDO.
  • a constant voltage circuit includes a direct current feedback circuit that amplifies an error between an output voltage output to an output terminal side via a control element and a predetermined reference voltage with a differential amplifier and feeds it back to the control element; and an AC feedback circuit that amplifies the AC component superimposed on the output voltage after band selection and feeds it back to the control element.
  • the AC feedback circuit includes a capacitor whose one end is connected to either the input end or the output end of the control element, and a gate-grounded first transistor whose source is connected to the other end of the capacitor. and an amplifier circuit that amplifies an output signal of the voltage detection circuit and outputs the amplified signal to the control element.
  • the voltage detection circuit includes a second transistor connected in series with the first transistor, the drain of the first transistor is connected to the gate of the second transistor and the amplifier circuit, and the The amplifier circuit includes a source-grounded transistor circuit.
  • a feedback signal corresponding to the error is generated and guided to the control element, thereby eliminating the error.
  • an AC component which is an AC ripple
  • the AC component passes through the capacitor, is detected by a voltage detection circuit including a gate-grounded first transistor, is amplified, and is output.
  • a coupling capacitor is coupled to the low impedance source node, and the drain of the first transistor is connected to the gate of the second transistor in series connection to provide an output resistance to the capacitor.
  • the output signal from the voltage detection circuit that has been amplified in a high band is further amplified and fed back to the control element because a high voltage gain is obtained in the source-grounded transistor circuit of the amplifier circuit, and is superimposed on the output voltage. AC components are eliminated. Therefore, it is possible to provide a constant voltage circuit that improves PSRR over a wide band while maintaining low power consumption performance.
  • the present invention is preferably an electronic device including a constant voltage circuit, and according to this, an electronic device integrally including a constant voltage circuit can be provided.
  • the PSRR can be improved over a wide band while maintaining the low consumption performance of the LDO.
  • FIG. 1 is a circuit diagram showing a first embodiment of a constant voltage circuit according to the present invention
  • FIG. Fig. 1 shows PSRR frequency characteristics by simulating a constant voltage circuit.
  • (1) is an example using the circuit shown in Fig. 1
  • (2) is the circuit shown in Fig. 1 without the AC feedback circuit.
  • FIG. 4 is a circuit diagram showing another embodiment of the voltage detection circuit
  • FIG. 10A is a circuit diagram showing another embodiment, in which (A) is an example in which a transistor MN11 is added as a cascode to an amplifier circuit, and (B) is an example in which a plurality of systems with different capacitor sizes are connected in parallel.
  • This is a conventional constant voltage circuit described in Patent Document 1.
  • FIG. This is a conventional constant voltage circuit described in Non-Patent Document 1.
  • FIG. 1 is a circuit diagram showing a first embodiment of a constant voltage circuit according to the present invention.
  • the constant voltage circuit 1 is configured by an LDO in this embodiment, and includes a control circuit 2 having a transistor Mpass as a control element connected between the power supply Vdd line and the output terminal Po, a DC feedback circuit 3, and an AC and a feedback circuit 4 .
  • the AC feedback circuit 4 includes a voltage detection circuit 41 indicated by a thin dashed frame, and an amplifier circuit 42 on its output side (next stage).
  • the transistor Mpass of the control circuit 2 has the source S connected to the power supply Vdd line and the drain D connected to the output terminal Po.
  • the transistor Mpass functions as a control element, and controls the load current Iload flowing from the source S to the drain D in accordance with the level of the feedback voltage input to the gate G, which will be described later. Control to maintain constant voltage. As a result, even if the output voltage Vout deviates from the predetermined constant voltage and causes an error, a feedback signal corresponding to the error is generated and the output voltage Vout is returned to the predetermined constant voltage.
  • the output terminal Po of the transistor Mpass has a bypass capacitor Cout (including an electrical series resistor Re), and when a required load (device) is connected between the ground (common) and a constant voltage A load current Iload is supplied.
  • the loads are mainly wearable devices such as smartphones, cameras, video cameras with video decks, laptop PCs, CMOS image sensors, RF modules, oscillators (VCO, PLL), ADCs and DACs, and even Various other devices such as wireless earphones, smart glasses, wireless electroencephalographs, IoT edge devices, and network cameras are envisioned.
  • the constant voltage circuit 1 may be connected directly to the battery or connected to an application via a switching converter.
  • the power supply Vdd may be a battery power supply or an output power supply of a switching converter.
  • the constant voltage circuit 1 may be detachable between the power supply and the device, or may be integrated with the device.
  • the DC feedback circuit 3 has feedback resistors R1 and R2 connected in series between the output terminal Po and the ground (common), a non-inverting input terminal connected to the midpoint of the feedback resistors R1 and R2, and an inverting input terminal It comprises an operational amplifier, for example a differential amplifier OP, to which a predetermined reference voltage Vref is applied and whose output end is connected to the gate G of the transistor Mpass.
  • the details of the differential amplifier OP are described in the dashed frame indicated by the leader line in the upper right margin of FIG.
  • a known circuit configuration can be used for the differential amplifier OP, and here, it is composed of transistors MP4, MP5, MN5, MN6 and a constant current source Ib1.
  • the gate of the transistor MN5 is connected to the midpoint of the feedback resistors R1 and R2, and the gate of the transistor MN6 is connected to the reference voltage Vref.
  • the load current flowing through the transistor Mpass does not change and the output voltage Vout stabilizes at a predetermined constant voltage.
  • OP is designed.
  • MP indicates a P-type MOSFET
  • MN indicates an N-type MOSFET, and so on.
  • the voltage detection circuit 41 of the AC feedback circuit 4 detects and amplifies AC ripple noise superimposed on the output voltage Vout of the output terminal Po.
  • a transistor MP1 acting as a constant current source corresponding to the bias voltage Vbiasp, a current source transistor MN1 corresponding to the bias voltage Vbiasn1, and a transistor MN2 are connected in series between the power supply Vdd and the ground. ing.
  • the transistor MP1 has a source S connected to the power supply Vdd and a drain D connected to the drain D of the transistor MN1.
  • the source S of the transistor MN1 is connected to the drain D of the transistor MN2.
  • a capacitor Ccap is interposed between the output terminal Po of the transistor Mpass and the source S of the transistor MN1.
  • band-pass filter frequency band selection
  • the high-pass filter frequency determined by the capacitance value of the capacitor Ccap and the low-pass filter frequency determined by the output resistance of the voltage detection circuit 41 and the input capacitance of the amplifier circuit 42 AC components can be detected. That is, it is possible to configure an HPF that passes high frequency components according to the MOS characteristics of the transistor MN2 according to the current value of the constant current source of the transistor MP1. Furthermore, the drain D of the transistor MN1 is connected to the gate G of the transistor MN2, ie the drain voltage of the transistor MN1 is fed back to the gate G of the transistor MN2. This can reduce the output resistance of the drain D of the transistor MN2. Therefore, the parallel combined resistance value on the output side of the capacitor Ccap becomes smaller. Note that the output impedance of the voltage detection circuit 41 will be described later.
  • the drain D of the transistor MP1 functions as the output terminal of the voltage detection circuit 41 and is connected to the gate G of the transistor MN3 of the amplifier circuit . From the output terminal of the voltage detection circuit 41, a voltage corresponding to the current difference between the current from the constant current source, which is the transistor MP1, and the current flowing through the transistor MN1 is output as a detection voltage.
  • the amplifier circuit 42 has transistors MN3 and MN4 forming a source-grounded amplifier circuit, and transistors MP2 and MP3 forming a current mirror circuit, which provides high output impedance and high voltage gain.
  • the transistor MN3 converts the detected voltage input to the gate G into a current and sends it to the transistor MP2.
  • the current flowing through transistor MP2 is copied to transistor MP3. It is amplified as the voltage of the drain D of the transistor MN4.
  • the amplified voltage signal is then input to the gate G of the transistor Mpass.
  • the AC feedback circuit 4 is configured so as not to use the reference voltage Vref, so that the accuracy of the AC feedback operation is not affected by fluctuations in the reference voltage Vref.
  • the output impedance of the voltage detection circuit 41 will be considered.
  • the 1/gm is about 1000 times smaller than the ro, and the signal amplification factor has characteristics (for example, 40 dB) comparable to those of the differential amplifiers shown in FIGS.
  • the increase in output impedance when the drain current decreases is 1/ ⁇ Id (that is, the square root), so it is not as high as a general differential amplifier. No problem occurs, and excellent high-frequency characteristics can be exhibited for PSRR under low power consumption.
  • the voltage detection circuit 41 connects the capacitor Ccap to the source S of the transistor MN1, which has a low impedance, thereby making it possible to amplify the AC signal superimposed on Vout in a high band.
  • An AC signal input to the source S of the transistor MN1 is amplified by the gate-grounded transistor MN1, receives a low output resistance realized by connection with the transistor MN2, and is output to the next stage (transistor MN3).
  • the operation of the constant voltage circuit 1 will be explained. Now, if a fluctuation occurs in the ripple component superimposed on the output voltage Vout of the output terminal Po, this fluctuation is detected as a voltage corresponding to the in-phase fluctuation via the capacitor Ccap, and the detected voltage is amplified by the transistor MN1. be done.
  • the amplified signal can be subjected to PSRR performance to extract high frequency components.
  • the extracted signal is output to the next-stage transistor MN3.
  • it is amplified by an amplifier circuit 42 having a source-grounded amplifier circuit and a current mirror circuit, and is output from the drain D of the transistor MP3.
  • the output fluctuating voltage signal is input to the gate G of the transistor Mpass to drive the transistor Mpass.
  • the ripple is suppressed by canceling out the AC component of the output voltage Vout due to the fluctuation acting on the output Vout.
  • the output Vout is maintained at a predetermined constant voltage through the DC feedback circuit 3 .
  • FIG. 2 shows PSRR frequency characteristics obtained by simulating a constant voltage circuit.
  • (1) is an example using the circuit shown in FIG. This is a comparative example applied without a feedback circuit. These are the simulation results for the same level fluctuating signal during light load operation.
  • the tail current Ib1 of the differential amplifier of the DC feedback circuit 3 was set to 50 nA, and the total current consumption was set to 720 nA.
  • the tail current Ib1 of the differential amplifier of the DC feedback circuit 3 was set to 250 nA, resulting in a total current consumption of 710 nA, which is approximately equal to that of the example.
  • the ripple voltage generated by the switching converter in the preceding stage decreases along the cutoff frequency of the operational amplifier, while in the example, the PSRR is approximately 40 dB over a wide range from 100 Hz to around 4 kHz in the high band. was found to be stable. Therefore, in this band range, it was found that the embodiment can exhibit the PSRR performance more stably.
  • the PSRR in the frequency range of 10 KHz or higher is a characteristic determined by Cout and Re in FIG. 1 as dominant parameters, and the difference between the example and the comparative example was small.
  • the PSRR of the embodiment is lower than that of the comparative example, but the switching frequency of the switching converter in the previous stage generally does not fall below 1 KHz under light load, so there is no problem.
  • the embodiment stabilized or improved the PSRR in a wide band including a high band of several hundred Hz to 10 kHz compared to the comparative example.
  • FIG. 3 is a voltage detection circuit 41' showing another embodiment of the voltage detection circuit 41 shown in FIG.
  • the drain voltage of the drain D of the transistor MN1 is fed back to the gate G of the transistor MN2, but in the voltage detection circuit 41', part of the drain voltage is fed back.
  • the voltage detection circuit 41' is provided with serially connected transistors MN7 and MN8.
  • the transistor MN7 is used as a constant current source by applying a fixed bias to the gate-source voltage.
  • the transistor MN8 connects the drain D of the transistor MN1 and the gate G of the transistor MN2 via the gate and source.
  • Transistor MN8 acts as a source follower, lowers the potential by Vth (between gate and source), and outputs it to gate G of transistor MN2.
  • Vth between gate and source
  • each transistor achieves the desired operation by being used in the saturation region, while the voltage input range of the gate G of the transistor MN1 is rate-determined by the power supply Vdd.
  • Vdd the voltage input range of the gate G of the transistor MN1 is rate-determined by the power supply Vdd.
  • Vdd the power supply
  • the circuit of FIG. 1 it is difficult to design the bias in the circuit, but in the circuit of FIG. 3, it becomes easier to design the circuit because a higher power supply Vdd can be used. In this way, even if circuit components with high withstand voltage are used and the power supply Vdd is increased, the same operation as in FIG. 1 can be designed with a higher degree of freedom.
  • FIG. 4 is a circuit diagram showing another embodiment, in which (A) is an example in which the transistor MN11 is added as a cascode to the amplifier circuit 42', and (B) is in which a plurality of systems with different capacitor sizes are connected in parallel. For example.
  • Another embodiment shown in (A) adds a cascode-connected transistor MN11 in series with the transistor MN4. As a result, it is possible to synergistically improve the gain by increasing the output resistance of the amplifier circuit. It is considered that the gain of the circuit of FIG. 3A is approximately several hundred times higher than that of the circuit of FIG.
  • a plurality of AC feedback circuits 4-1, 4-2, The outputs of the circuits 4-1, 4-2, .
  • Each capacitance value of capacitors Ccap1, Ccap2, . . . CcapN sets a respective filter frequency.
  • the voltage detection circuit 41 in the above embodiment is not limited to the circuit of FIG. There may be.
  • the input of the AC feedback circuit 4, that is, the capacitor Ccap may be connected to the input terminal (source S) of the transistor Mpass functioning as a control element, instead of being connected to the output terminal (drain D) Po.
  • the amplifier circuit 42 is not limited to the circuit of FIG. 1, and may be a source-grounded amplifier circuit configuration connected to other known current sources without a current mirror circuit.
  • the present invention is not limited to MOS type transistors, and other types of transistors may be used.
  • the constant voltage circuit amplifies the error between the output voltage output to the output terminal side via the control element and the predetermined reference voltage by the differential amplifier and feeds it back to the control element. and an AC feedback circuit that amplifies the AC component superimposed on the output voltage after band selection and feeds it back to the control element.
  • the AC feedback circuit includes a capacitor whose one end is connected to either the input end or the output end of the control element, and a gate-grounded first transistor whose source is connected to the other end of the capacitor. and an amplifier circuit that amplifies an output signal of the voltage detection circuit and outputs the amplified signal to the control element.
  • the voltage detection circuit includes a second transistor connected in series with the first transistor, the drain of the first transistor is connected to the gate of the second transistor and the amplifier circuit, and the The amplifier circuit includes a source-grounded transistor circuit.
  • a feedback signal corresponding to the error is generated and guided to the control element, thereby eliminating the error.
  • an AC component which is an AC ripple
  • the AC component passes through the capacitor, is detected by a voltage detection circuit including a gate-grounded first transistor, is amplified, and is output.
  • a coupling capacitor is coupled to the low impedance source node, and the drain of the first transistor is connected to the gate of the second transistor in series connection to provide an output resistance to the capacitor.
  • the output signal from the voltage detection circuit that has been amplified in a high band is further amplified and fed back to the control element because a high voltage gain is obtained in the source-grounded transistor circuit of the amplifier circuit, and is superimposed on the output voltage. AC components are eliminated. Therefore, it is possible to provide a constant voltage circuit that improves PSRR over a wide band while maintaining low power consumption performance.
  • the voltage detection circuit preferably has a source follower circuit between the drain of the first transistor and the gate of the second transistor. According to this configuration, it is possible to adopt a higher power supply voltage while considering the withstand voltage of the transistors used.
  • the amplifier circuit includes a current mirror circuit serving as a current source. According to this configuration, a desired current source can be secured.
  • the amplifier circuit includes a circuit in which the source-grounded transistor circuits are cascode-connected in a plurality of stages. According to this configuration, it is possible to synergistically improve the gain by increasing the output resistance of the amplifier circuit.
  • the present invention includes an adder circuit, wherein the AC feedback circuit is provided in parallel with first and second AC feedback circuits having the capacitors having different capacitance values, and the adder circuit includes the second capacitor. 1.
  • the output signal of the second AC feedback circuit is superimposed and output to the control element. According to this configuration, by arranging in parallel a plurality of AC feedback circuits each having capacitors with different capacitance values, it is possible to extend the frequency band for improving the PSRR characteristics.
  • the versatility of the constant voltage circuit is enhanced, such as by providing an electronic device integrally equipped with the constant voltage circuit of the present invention.
  • control circuit Mpass transistor (control element) 3 DC feedback circuit (DC feedback circuit) OP differential amplifier (operational amplifier) 4 AC feedback circuit (AC feedback circuit) 41, 41' voltage detection circuit 42, 42' amplifier circuit MN1 transistor (first transistor) MN2 transistor (second transistor) MP1 ⁇ MP5,MP21,MN3 ⁇ MN8,MN11,MN21 Transistor Ccap,Ccap1,Ccap2,CcapN Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

定電圧回路（１）は、DC帰還回路（３）を備えると共に、出力電圧Voutに重畳した交流成分を帯域選択をかけた上で増幅して制御素子Mpassに帰還させるAC帰還回路（４）を備える。AC帰還回路（４）は、出力端Poに一方端が接続されたキャパシタCcap、及びキャパシタCcapの他方端にソースSが接続されたゲート接地のトランジスタMN1を含む電圧検出回路（４１）と、電圧検出回路（４１）の出力信号を増幅して制御素子Mpassに出力する増幅回路（４２）とを備える。電圧検出回路（４１）は、トランジスタMN1に直列接続されたトランジスタMN2を備え、かつトランジスタMN1のドレインDを、トランジスタMN2のゲートGに接続すると共に増幅回路（４２）に接続する。増幅回路（４２）は、カレントミラー回路のトランジスタMP2,MP3、ソース接地のトランジスタMN３，MN4を含む。これにより、LDOの低消費性能を維持しつつ、PSRRを広帯域に向上させる。

Description

定電圧回路及び電子機器
　本発明は、例えば低ドロップアウト電圧レギュレータLDO（Low　Drop　Out）を適用した定電圧回路及び電子機器に関する。
　近年、バッテリー駆動のアプリケーション（デバイス）の普及に伴って定電圧回路に用いられるLDOの長時間動作の要請が高まり、低消費回路の開発が検討されている。また、デバイスを構成するアナログ回路中にはノイズに敏感な回路部もあり、スイッチングコンバータ等の電源部で発生したノイズの影響を受け易いことから、ノイズ除去性能を有するLDOの需要も高まっている。
　ところで、差動増幅器を使用したLDOでは、消費電流を低減させると、動作周波数が低域に移行してDC-DCコンバータ及びスイッチングレギュレータ等から発生するリップル（ACノイズ）の検出性能が低下して、電源電圧変動除去比（PSRR：Power　Supply　Rejection　Ratio）特性を充分に発揮させることが難しくなることが知られている。
　従来、PSRRを効果的に機能させるために、直流電圧（DC）に対する帰還回路と交流電圧（AC）に対する帰還回路とを設け、両方の帰還回路からの帰還増幅信号を重畳して電源制御素子に帰還させることで、ACノイズも含めてPSRR特性の維持を図るようにした回路が提案されている（例えば特許文献１、非特許文献１）。図５は、特許文献１に記載の定電圧回路を示し、制御トランジスタMpの出力端に接続された直列の帰還抵抗R1,R2と、R1,R2の中点とトランジスタM5との間に設けられる、トランジスタM1B,M11,M12,M3,M4で構成された差動増幅器とを備えたDC帰還回路と、制御トランジスタMpの出力端とトランジスタM5との間に設けられる、トランジスタM2B,M21,M22,M3,M4で構成される差動増幅器と、制御トランジスタMpの出力端と差動増幅器との間に接続されるハイパスフィルタHPF（CF，RF）とを備えたAC帰還回路とが並列に接続されたものである。特許文献１に記載の回路では、出力電圧VoにACノイズが重畳したときには、ハイパスフィルタHPFを介してトランジスタM21、M22を動作させることで、トランジスタ（M11、M12とM21、M22と）の合成出力抵抗が約半分以下とされ、トランジスタM2B分、消費電流が増えてPSRRが広帯域化される。すなわち、DC側の差動増幅器で得られた帰還電圧にAC側の差動増幅器で増幅された帰還電圧を重畳することでPSRRの働きを高帯域に向上させている。
　図６は、非特許文献１に記載の定電圧回路を示し、制御トランジスタMpの出力端に接続された直列の帰還抵抗R11,R12と、その中点が非反転入力端子に接続され、反転入力端子に基準電圧Vrefが印加された差動増幅器（Error　Amplifier）とを備えたDC帰還回路と、制御トランジスタMpの入力端に接続されたハイパスフィルタHPF（Cff1，Rff1）を備えると共に、その出力側に接続されたオペアンプを備えた差動増幅器Hff(s)（Feedforward　Amplifier）からなるAC帰還回路と、DC帰還回路とAC帰還回路との出力側に設けられ、両帰還信号を合成して制御トランジスタMpのゲートに導く合成回路（Summing　Amplifier）とを備えたものである。非特許文献１に記載の回路では、DC側の差動増幅器で増幅された信号にAC側の増幅器Hff(s)で増幅された信号を重畳して、負荷電流を増加させることでPSRRの働きを高帯域に向上させている。
特許第４２３６５８６号公報
M.　El-Nozahi,　A.　Amer,　J.　Torres,　K.　Entesari　and　E.　Sanchez-Sinencio,　"High　PSR　Low　Drop-Out　Regulator　With　Feed-Forward　Ripple　Cancellation　Technique,"　IEEE　J.　Solid-State　Circuits,　vol.:　45,　Issue:　3,　pp.　565　-　577,　March　2010.
　ところで、LDOに用いられるトランジスタは、出力抵抗をroとするとき、ro＝1/λID（但し、ID：ドレイン電流、λ：係数）で表され、出力抵抗roとドレイン電流IDとが反比例の関係にあることが知られている（R.　Jacob　Baker,　CMOS　Circuit　Design,　Layout,　and　Simulation,　Second　Edition　　:Wiley-IEEE　Press,　2004/11/1,　pp271-,280、参照）。そして、差動増幅器を用いたLDOでは、動作の長時間化（低消費化）の目的で消費電流を低減しようとすると、出力抵抗roが大きくなることで、PSRR特性を充分に発揮させることが難しくなることから、動作の長時間化（低消費化）とPSRR性能とはトレードオフの関係にあることが分かる。
　特許文献１及び非特許文献１に記載の回路では、PSRRを高域周波数を含む広帯域に向上させるためには、差動増幅器の出力インピーダンスを下げる必要があるが、差動増幅器の出力インピーダンスは前記したように消費電流に反比例する関係にあるため、前記トレードオフとして課題が残っている。
　本発明は、上記に鑑みてなされたもので、LDOの低消費性能を維持しつつ、PSRRを高周波域を含む広帯域に向上させる定電圧回路及び電子機器を提供するものである。
　本発明に係る定電圧回路は、制御素子を介して出力端側に出力された出力電圧と所定の基準電圧との誤差を差動増幅器で増幅して前記制御素子に帰還する直流帰還回路と、前記出力電圧に重畳した交流成分を帯域選択をかけた上で増幅して前記制御素子に帰還させる交流帰還回路とを備える。前記交流帰還回路は、前記制御素子の入力端または出力端のいずれかに一方端が接続されたキャパシタ、及び前記キャパシタの他方端にソースが接続されたゲート接地の第１のトランジスタを含む電圧検出回路と、前記電圧検出回路の出力信号を増幅して前記制御素子に出力する増幅回路とを備える。前記電圧検出回路は、前記第１のトランジスタに直列接続された第２のトランジスタを備え、前記第１のトランジスタのドレインを前記第２のトランジスタのゲートに接続すると共に前記増幅回路に接続し、前記増幅回路は、ソース接地のトランジスタ回路を含むものである。
　本発明によれば、出力電圧が所定の基準電圧から外れる（誤差が生じる）と、誤差に応じた帰還信号が生成されて制御素子に導かれることで、誤差が解消される。一方、出力電圧に交流リップルである交流成分が生じると、交流成分がキャパシタを通過して、ゲート接地の第１のトランジスタを含む電圧検出回路で検出され、増幅されて出力される。このように、インピーダンスの低いソースのノードにカップリング用のコンデンサを結合し、かつ、前記第１のトランジスタのドレインを、直列接続された第２のトランジスタのゲートに接続してキャパシタに対する出力抵抗を低減させることで、差動増幅器を用いることなく、出力電圧中の交流成分が高帯域で増幅されて検出される。この結果、高帯域で増幅された電圧検出回路からの出力信号は、増幅回路のソース接地のトランジスタ回路で高い電圧利得が得られるので、さらに増幅されて制御素子に帰還され、出力電圧に重畳した交流成分が解消される。従って、低消費性能を維持しつつ、PSRRを広帯域に向上させる定電圧回路が提供できる。
　また、本発明は、定電圧回路を備えた電子機器とすることが好ましく、これによれば、定電圧回路を一体で備えた電子機器が提供できる。
　本発明によれば、LDOの低消費性能を維持しつつ、PSRRを広帯域に向上させることができる。
本発明に係る定電圧回路の第１の実施形態を示す回路図である。 定電圧回路のシミュレーションによるPSRRの周波数特性を示す図で、図中、(1)は図１に示す回路を適用した実施例であり、(2)は図１に示す回路からAC帰還回路を除いた状態で適用した比較例である。 電圧検出回路の他の実施形態を示す回路図である。 他の実施形態を示す回路図で、（Ａ）はトランジスタMN11を増幅回路にカスコードとして追加した例、（Ｂ）はキャパシタの大きさが異なる複数の系を並列に接続した例である。 特許文献１に記載された従来の定電圧回路である。 非特許文献１に記載された従来の定電圧回路である。
　図１は、本発明に係る定電圧回路の第１の実施形態を示す回路図である。定電圧回路１は、本実施形態ではLDOで構成され、電源Vddラインと出力端Poとの間に接続された制御素子であるトランジスタMpassを備えた制御回路２と、DC帰還回路３と、AC帰還回路４とを備える。AC帰還回路４は、細い破線の枠で示す電圧検出回路４１と、その出力側（次段）の増幅回路４２とを備える。
　制御回路２のトランジスタMpassは、電源VddラインにソースSが、出力端PoにドレインDが接続されている。トランジスタMpassは、制御素子として機能するもので、ゲートGに入力される、後述する帰還電圧のレベルに応じてソースSからドレインDに流れる負荷電流Iloadを制御することで、出力電圧Voutを所定の定電圧に維持するように制御する。これにより、出力電圧Voutが所定の定電圧から外れて誤差を生じても、誤差に応じた帰還信号が生成されて出力電圧Voutが所定の定電圧に戻される。トランジスタMpassの出力端PoにはバイパスキャパシタCout（電気的直列抵抗Re含む）を有し、接地（コモン）との間に所要の負荷（デバイス）が接続されると、電源Vddから定電圧での負荷電流Iloadが供給される。
　なお、負荷（デバイス）は、主にウェアラブルデバイスであり、スマートフォン、カメラ、ビデオデッキ付きビデオカメラ、ラップトップPC、またCMOSイメージセンサ、RFモジュール、発振器（VCO、PLL）、ADCやDAC、更にはワイヤレスイヤホン、スマートグラス、無線脳波計器、IoTエッジデバイス、ネットワークカメラなど、その他の各種デバイスが想定される。また、定電圧回路１は、バッテリーに直接、あるいはスイッチングコンバータを介してアプリケーションとの間に接続してもよい。具体的には、電源Vddは、バッテリー電源でもよいし、スイッチングコンバータの出力電源でもよい。さらに、定電圧回路１は、電源とデバイスとの間に着脱可能な構造の他、デバイス側と一体構造であってもよい。
　DC帰還回路３は、出力端Poと接地（コモン）との間に直列接続された帰還抵抗R1、R2と、非反転入力端子が帰還抵抗R1、R2の中点に接続され、反転入力端子に所定の基準電圧Vrefが印加され、出力端がトランジスタMpassのゲートGに接続された演算増幅器、例えば差動増幅器OPとを備える。差動増幅器OPの詳細は、図１の右上余白部に引出線で示される破線枠内に記載されている。差動増幅器OPは、公知の回路構成が採用可能であり、ここではトランジスタMP4，MP5、MN5，MN6及び定電流源Ib1で構成されている。トランジスタMN5のゲートに帰還抵抗R1、R2の中点が接続され、トランジスタMN6のゲートに基準電圧Vrefが接続されている。そして、帰還抵抗R1、R2の中点の分圧電圧が基準電圧Vrefに一致すると、トランジスタMpassを流れる負荷電流が変化せず、出力電圧Voutが所定の定電圧で安定するように、差動増幅器OPが設計されている。上記において、MPはP型のMOSFETを、MNはN型のMOSFETを示し、以降も同様とする。
　AC帰還回路４の電圧検出回路４１は、出力端Poの出力電圧Voutに重畳的に生じるACリップルノイズを検出し、増幅するものである。電圧検出回路４１は、電源Vddと接地との間に、バイアス電圧Vbiaspに応じた定電流源として作用するトランジスタMP1、バイアス電圧Vbiasn1に応じた電流源のトランジスタMN1、及びトランジスタMN2が直列に接続されている。
　トランジスタMP1は、ソースSが電源Vddに接続され、ドレインDがトランジスタMN1のドレインDに接続されている。トランジスタMN1は、ソースSがトランジスタMN2のドレインDに接続されている。キャパシタCcapは、トランジスタMpassの出力端PoとトランジスタMN1のソースSとの間に介設されている。キャパシタCcapをトランジスタMN1のソースSに接続することで、トランジスタMN1のソースSのノードとトランジスタMN2のドレインDのノードの各出力抵抗が並列に接続される構成となり、その並列合成した出力抵抗値とキャパシタCcapの容量値とで決まるハイパスのフィルタ周波数と、電圧検知回路４１の出力抵抗と増幅回路４２の入力容量とによって決まるローパスのフィルタ周波数とで決定するバンドパスフィルタ周波数（帯域選択）に応じた交流成分が検出可能となる。すなわち、トランジスタMP1の定電流源の電流値に応じたトランジスタMN2のMOS特性に応じて高域の周波数成分を通過させるHPFが構成できる。さらに、トランジスタMN1のドレインDは、トランジスタMN2のゲートGに接続、すなわちトランジスタMN1のドレイン電圧をトランジスタMN2のゲートGに帰還させている。これによって、トランジスタMN2のドレインDの出力抵抗を低下させることができる。従って、キャパシタCcapの出力側の並列合成抵抗値は、より小さくなる。なお、電圧検出回路４１の出力インピーダンスについては後述する。
　そして、トランジスタMP1のドレインDが電圧検出回路４１の出力端として機能し、増幅回路４２のトランジスタMN3のゲートGに接続されている。電圧検出回路４１の出力端からは、トランジスタMP1である定電流源からの電流とトランジスタMN1を流れる電流との差分の電流に応じた電圧が検出電圧として出力される。
　増幅回路４２は、トランジスタMN3、MN4がソース接地増幅回路を構成し、トランジスタMP2、MP3がカレントミラー回路を構成したもので、これにより出力インピーダンスが高く、高い電圧利得が得られる。
　トランジスタMN3は、ゲートGに入力される検出電圧を電流変換し、トランジスタMP2に流す。トランジスタMP2は、トランジスタMP3とゲート電圧を共通にすることで、トランジスタMP2を流れる電流をトランジスタMP3にコピーし、その電流を、ゲート電圧Vbiasn2に固定されたトランジスタMN4の出力抵抗に足し込むことで、トランジスタMN4のドレインDの電圧として増幅している。そして、増幅された電圧信号がトランジスタMpassのゲートGに入力される。
　この結果、トランジスタMpassのゲートGには、DC帰還回路３及びAC帰還回路４から帰還した両電流に応じた電圧が重畳されて入力され、トランジスタMpassは、この入力電圧に対応した負荷電流を流して出力電圧Voutが所定の定電圧となると共に、ACリップルが抑制される。なお、上記のように、AC帰還回路４では基準電圧Vrefを利用しない構成としたので、基準電圧Vrefに変動が生じてAC帰還動作の精度などに影響が生じることのないようにしている。
　ここで、電圧検出回路４１の出力インピーダンスについて検討する。電圧検出回路４１の出力インピーダンスは、トランジスタのトランスコンダクタンスgmを用いて近似すると、約1/gmのように計算され、かつ、1/√Idに比例することが知られている（R.　Jacob　Baker,　CMOS　Circuit　Design,　Layout,　and　Simulation,　Second　Edition　　:Wiley-IEEE　Press,　2004/11/1,　pp271-,280、参照）。そして、出力インピーダンス1/gmと、図５、図６に示す回路における差動増幅器の出力抵抗roとを対比すると、MOSFETに20μAを流した際に、1/gm＝6.7kΩとなり、一方、ro＝5MΩ程度となることが知られている（R.　Jacob　Baker,　CMOS　Circuit　Design,　Layout,　and　Simulation,　Second　Edition　　:Wiley-IEEE　Press,　2004/11/1,pp283,289、参照）。上記によれば、前記1/gmは、前記roに対して約１０００倍程度小さく、また、信号増幅率は、図５、図６の差動増幅器と同程度の特性（例えば40dB）を有し、加えてドレイン電流が低下した際の出力インピーダンスの増加は、1/√Id（すなわち平方根）で効いてくるため一般的な差動増幅器程には高くならないことから、従来のようなトレードオフの問題は生じなく、低消費の下でPSRRに対して優れた高周波特性を発揮できる。
　また、電圧検出回路４１は、キャパシタCcapをインピーダンスの低い、トランジスタMN1のソースSに結合することで、Voutに重畳するAC信号を高帯域で増幅することを可能としている。トランジスタMN1のソースSに入力されたAC信号は、ゲート接地のトランジスタMN1で増幅され、トランジスタMN2との結線により実現された低出力抵抗を受けて次段（トランジスタMN3）に出力される。
　次いで、定電圧回路１の動作を説明する。今、出力端Poの出力電圧Voutに重畳しているリップル成分に変動が発生したとすると、この変動は、キャパシタCcapを介して同相の変動分の電圧として検出され、検出電圧はトランジスタMN1で増幅される。増幅された信号は、PSRR性能を受けて高周波域の成分まで抽出され得る。抽出された信号は、次段のトランジスタMN3に出力される。次いで、ソース接地増幅回路及びカレントミラー回路を備えた増幅回路４２で増幅されて、トランジスタMP3のドレインDから出力される。出力された変動電圧信号は、トランジスタMpassのゲートGに入力されてトランジスタMpassを駆動させる。トランジスタMpassは、出力Voutに変動分が作用することで出力電圧VoutのAC成分が相殺されてリップルが抑制される。なお、DC成分の変動に関しては、DC帰還回路３を経て出力Voutを所定の定電圧に維持する。
　図２は、定電圧回路のシミュレーションによるPSRRの周波数特性を示す図で、図中、(1)は図１に示す回路を適用した実施例であり、(2)は図１に示す回路からAC帰還回路を除いた状態で適用した比較例である。それぞれ軽負荷動作時での同一レベルの変動信号に対してのシミュレーション結果である。実施例では、DC帰還回路３の差動増幅器のテール電流Ib1を50nAとし、合計消費電流を720nAとした。一方、比較例では、DC帰還回路３の差動増幅器のテール電流Ib1を250nAとし、それによって合計消費電流710nAとして、実施例とほぼ等しくなるように合わせた。
　PSRRは、比較例では、前段のスイッチングコンバータによって発生するリップル電圧は作動増幅器のカットオフ周波数に沿って低下しており、一方、実施例では、100Hzから高帯域の4KHz辺りまでの広範囲で約40dBと安定していることが分かった。従って、この帯域範囲では、実施例の方がPSRR性能を安定的に発揮できることが分かった。なお、10KHz以上の周波数域におけるPSRRは、図１のCoutとReが支配的なパラメータとなって決定する特性であり、実施例と比較例との差は小さくなっていた。一方、1KHz以下の周波数域では実施例の方が比較例に比してPSRRが低いが、軽負荷時における前段のスイッチングコンバータのスイッチング周波数は一般的に1KHzを下回ることはなく問題とはならない。このように、実施例は比較例に比して、数百Hz～10KHzという高帯域を含む広帯域でPSRRの安定乃至改善効果が確認できた。
　次に、図３は、図１に示す電圧検出回路４１の他の実施形態を示す電圧検出回路４１’である。図１では、トランジスタMN1のドレインDのドレイン電圧をトランジスタMN2のゲートGに帰還させていたが、電圧検出回路４１’では、ドレイン電圧の一部を帰還させる構成としたものである。電圧検出回路４１’は、電圧検出回路４１と比べて、直列に接続されたトランジスタMN7、MN8が付設されたものである。トランジスタMN７は、ゲート・ソース間電圧に固定のバイアスを印加して定電流源として用いる。また、トランジスタMN8は、ゲート・ソースを介して、トランジスタMN1のドレインDとトランジスタMN2のゲートGとを接続している。トランジスタMN8は、ソースフォロアとして作用し、電位を（ゲート・ソース間の）Vth分低下させてトランジスタMN2のゲートGに出力する。ところで、各トランジスタは、飽和領域で使用することで所期の動作を実現する一方、トランジスタMN１のゲートGの電圧の入力範囲は、電源Vddで律速される。その場合、回路全体のトランジスタを耐圧の高いものとすることが必要になるが、図３では、LDO部分を含む回路が動作する電源Vddを高めることが可能となる。また、図１の回路では、回路内のバイアス設計が難しくなるが、図３の回路では、より高い電源Vddが使用可能となることで回路設計がしやすくなる。このように、耐圧の高い回路部品を使用して電源Vddが高くなっても、図１と同一の動作をより高い自由度で設計可能となる。
　図４は、他の実施形態を示す回路図で、（Ａ）はトランジスタMN11を増幅回路４２’にカスコードとして追加した例、（Ｂ）はキャパシタの大きさが異なる複数の系を並列に接続した例である。
　（Ａ）に示す他の実施形態は、トランジスタMN4と直列にトランジスタMN11をカスコード接続して追加したものである。これにより、増幅回路としての出力抵抗を上げてゲインを相乗的に向上させることができる。図１の回路に対して図３（Ａ）の回路では、ゲインが概ね数百倍向上すると考えられる。
　（Ｂ）に示す、さらに他の実施形態は、キャパシタの容量が異なる複数のAC帰還回路４―１，４―２，…４―N（N：２以上）を並列に接続し、各AC帰還回路４―１，４―２，…４―Nの出力を加算回路５で重畳してトランジスタMpassのゲートGに出力するようにしたものである。キャパシタCcap1,Ccap2,…CcapNの各容量値は、それぞれのフィルタ周波数を設定する。AC帰還回路４―１，４―２，…４―Nを並列配置することで、PSRR特性を改善する周波数帯域を拡張することが可能となる。
　なお、前記実施形態における電圧検出回路４１は、図１の回路に限定されず、出力電圧Voutが入力されるキャパシタCcapの出力側のインピーダンスが低くなるように設計された他の種類の増幅回路であってもよい。また、AC帰還回路４の入力、すなわちキャパシタCcapは、制御素子として機能するトランジスタMpassの出力端（ドレインD）Poに接続する他、入力端（ソースS）に接続する態様であってもよい。さらに、増幅回路４２は、図１の回路に限定されず、カレントミラー回路を備えない、他の公知の電流源に接続されたソース接地増幅回路構成でもよい。
　また、本発明は、MOS型のトランジスタに限らず、他の種類のトランジスタでもよい。
　以上説明したように、本発明に係る定電圧回路は、制御素子を介して出力端側に出力された出力電圧と所定の基準電圧との誤差を差動増幅器で増幅して前記制御素子に帰還する直流帰還回路と、前記出力電圧に重畳した交流成分を帯域選択をかけた上で増幅して前記制御素子に帰還させる交流帰還回路とを備えることが好ましい。前記交流帰還回路は、前記制御素子の入力端または出力端のいずれかに一方端が接続されたキャパシタ、及び前記キャパシタの他方端にソースが接続されたゲート接地の第１のトランジスタを含む電圧検出回路と、前記電圧検出回路の出力信号を増幅して前記制御素子に出力する増幅回路とを備える。前記電圧検出回路は、前記第１のトランジスタに直列接続された第２のトランジスタを備え、前記第１のトランジスタのドレインを前記第２のトランジスタのゲートに接続すると共に前記増幅回路に接続し、前記増幅回路は、ソース接地のトランジスタ回路を含むものである。
　本発明によれば、出力電圧が所定の基準電圧から外れる（誤差が生じる）と、誤差に応じた帰還信号が生成されて制御素子に導かれることで、誤差が解消される。一方、出力電圧に交流リップルである交流成分が生じると、交流成分がキャパシタを通過して、ゲート接地の第１のトランジスタを含む電圧検出回路で検出され、増幅されて出力される。このように、インピーダンスの低いソースのノードにカップリング用のコンデンサを結合し、かつ、前記第１のトランジスタのドレインを、直列接続された第２のトランジスタのゲートに接続してキャパシタに対する出力抵抗を低減させることで、差動増幅器を用いることなく出力電圧中の交流成分が高帯域で増幅されて検出される。この結果、高帯域で増幅された電圧検出回路からの出力信号は、増幅回路のソース接地のトランジスタ回路で高い電圧利得が得られるので、さらに増幅されて制御素子に帰還され、出力電圧に重畳した交流成分が解消される。従って、低消費性能を維持しつつ、PSRRを広帯域に向上させる定電圧回路が提供できる。
　また、前記電圧検出回路は、前記第１のトランジスタのドレインと前記第２のトランジスタのゲートとの間に、ソースフォロア回路を備えた構成とすることが好ましい。この構成によれば、使用するトランジスタの耐圧を考慮しながら、より高圧の電源電圧が採用可能となる。
　また、前記増幅回路は、電流源となるカレントミラー回路を含むことが好ましい。この構成によれば、所望する電流源が確保できる。
　また、前記増幅回路は、前記ソース接地のトランジスタ回路が複数段だけカスコード接続された回路を含むように構成することが好ましい。この構成によれば、増幅回路としての出力抵抗を上げてゲインを相乗的に向上させることができる。
　また、本発明は、加算回路を備え、前記交流帰還回路は、容量値の異なる前記キャパシタを有する第１、第２の交流帰還回路が並列に設けられたもので、前記加算回路は、前記第１、第２の交流帰還回路の出力信号を重畳して前記制御素子に出力することが好ましい。この構成によれば、それぞれ容量値の異なるキャパシタ有する複数の交流帰還回路を並列配置することで、PSRR特性を改善する周波数帯域を拡張することが可能となる。
　また、本発明によれば、本発明の定電圧回路を一体で備えた電子機器が提供できるなど、定電圧回路の汎用性が高まる。
　１　定電圧回路
　２　制御回路
　Mpass　トランジスタ（制御素子）
　３　DC帰還回路（直流帰還回路）
　OP　差動増幅器（演算増幅器）
　４　AC帰還回路（交流帰還回路）
　４１，４１’　電圧検出回路
　４２，４２’　増幅回路
　MN1　トランジスタ（第１のトランジスタ）
　MN2　トランジスタ（第２のトランジスタ）
　MP1～MP5,MP21,MN3～MN8,MN11,MN21　トランジスタ
　Ccap,Ccap1,Ccap2,CcapN　キャパシタ

Claims (6)

  1. 　制御素子を介して出力端側に出力された出力電圧と所定の基準電圧との誤差を差動増幅器で増幅して前記制御素子に帰還する直流帰還回路と、
    　前記出力電圧に重畳した交流成分を帯域選択をかけた上で増幅して前記制御素子に帰還させる交流帰還回路とを備え、
    　前記交流帰還回路は、
    　前記制御素子の入力端または出力端のいずれかに一方端が接続されたキャパシタ、及び前記キャパシタの他方端にソースが接続されたゲート接地の第１のトランジスタを含む電圧検出回路と、
    　前記電圧検出回路の出力信号を増幅して前記制御素子に出力する増幅回路とを備え、
    　前記電圧検出回路は、前記第１のトランジスタに直列接続された第２のトランジスタを備え、前記第１のトランジスタのドレインを前記第２のトランジスタのゲートに接続すると共に前記増幅回路に接続し、
    　前記増幅回路は、ソース接地のトランジスタ回路を含む定電圧回路。
  2. 　前記電圧検出回路は、前記第１のトランジスタのドレインと前記第２のトランジスタのゲートとの間に、ソースフォロア回路を備えた請求項１に記載の定電圧回路。
  3. 　前記増幅回路は、電流源となるカレントミラー回路を含む請求項１に記載の定電圧回路。
  4. 　前記増幅回路は、前記ソース接地のトランジスタ回路が複数段だけカスコード接続された回路を含む請求項１に記載の定電圧回路。
  5. 　加算回路を備え、
    　前記交流帰還回路は、容量値の異なる前記キャパシタを有する第１、第２の交流帰還回路が並列に設けられたもので、
    　前記加算回路は、前記第１、第２の交流帰還回路の出力信号を重畳して前記制御素子に出力する請求項１に記載の定電圧回路。
  6. 　請求項１～５のいずれかに記載の定電圧回路を備えた電子機器。
PCT/JP2022/037552 2021-11-29 2022-10-07 定電圧回路及び電子機器 WO2023095462A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-193038 2021-11-29
JP2021193038 2021-11-29

Publications (1)

Publication Number Publication Date
WO2023095462A1 true WO2023095462A1 (ja) 2023-06-01

Family

ID=86539287

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/037552 WO2023095462A1 (ja) 2021-11-29 2022-10-07 定電圧回路及び電子機器

Country Status (1)

Country Link
WO (1) WO2023095462A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116755502A (zh) * 2023-08-17 2023-09-15 深圳奥简科技有限公司 一种源极跟随器驱动电路、电子电路及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130285631A1 (en) * 2012-04-30 2013-10-31 Infineon Technologies Austria Ag Low-Dropout Voltage Regulator
US20180120879A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Voltage regulator with enhanced power supply rejection ratio and load-transient performance
JP2019507427A (ja) * 2016-01-28 2019-03-14 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 改善された電源除去を有する低ドロップアウト電圧レギュレータ
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130285631A1 (en) * 2012-04-30 2013-10-31 Infineon Technologies Austria Ag Low-Dropout Voltage Regulator
JP2019507427A (ja) * 2016-01-28 2019-03-14 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 改善された電源除去を有する低ドロップアウト電圧レギュレータ
US20180120879A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Voltage regulator with enhanced power supply rejection ratio and load-transient performance
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116755502A (zh) * 2023-08-17 2023-09-15 深圳奥简科技有限公司 一种源极跟随器驱动电路、电子电路及电子设备
CN116755502B (zh) * 2023-08-17 2023-10-20 深圳奥简科技有限公司 一种源极跟随器驱动电路、电子电路及电子设备

Similar Documents

Publication Publication Date Title
US7586373B2 (en) Fully differential class AB amplifier and amplifying method using single-ended, two-stage amplifier
Hoon et al. A low noise, high power supply rejection low dropout regulator for wireless system-on-chip applications
US7166991B2 (en) Adaptive biasing concept for current mode voltage regulators
JP5092009B2 (ja) 低ドロップアウト線形レギュレータ（ｌｄｏ）、ｌｄｏを提供するための方法、およびｌｄｏを動作させるための方法
US10416695B1 (en) Linear regulator with first and second feedback voltages
US20130320944A1 (en) Voltage regulator, amplification circuit, and compensation circuit
US11782468B2 (en) Current-mode feedforward ripple cancellation
US20120212199A1 (en) Low Drop Out Voltage Regulator
US7999612B2 (en) Operational amplifier having DC offset cancellation capability
CN109388170B (zh) 电压调节器
JP4527592B2 (ja) 定電圧電源回路
TWI612408B (zh) Ｐｍｏｓ功率電晶體線性降壓穩壓電路
JP2002278631A (ja) リニア集積回路に周波数安定度改善のためにラプラス変換零を加える方法および回路
WO2023095462A1 (ja) 定電圧回路及び電子機器
US10958169B2 (en) Power converter with robust stable feedback
US9128505B2 (en) Voltage regulator circuit
JP2011024086A (ja) 位相補償回路
JP2021502775A (ja) トランスコンダクタシステム
KR100618354B1 (ko) 교차 연결된 트랜지스터를 이용하는 초광대역 필터
TW202010234A (zh) 電壓轉換器
KR101981382B1 (ko) 저 드롭 아웃 레귤레이터
JP2007505585A (ja) トランスコンダクタ回路における改良およびトランスコンダクタ回路に関連する改良
JP4838760B2 (ja) 演算増幅器
Lee et al. Implementation of a high PSRR low power CMOS bandgap voltage reference circuit
TWI818432B (zh) 電壓調節電路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22898246

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023563542

Country of ref document: JP

Kind code of ref document: A