JP2019507427A - 改善された電源除去を有する低ドロップアウト電圧レギュレータ - Google Patents
改善された電源除去を有する低ドロップアウト電圧レギュレータ Download PDFInfo
- Publication number
- JP2019507427A JP2019507427A JP2018539145A JP2018539145A JP2019507427A JP 2019507427 A JP2019507427 A JP 2019507427A JP 2018539145 A JP2018539145 A JP 2018539145A JP 2018539145 A JP2018539145 A JP 2018539145A JP 2019507427 A JP2019507427 A JP 2019507427A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pass element
- feedback
- coupled
- feedback circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 4
- 230000001276 controlling effect Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【選択図】図4
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
電圧レギュレータであって、
前記電圧レギュレータの入力と出力との間に結合された第1のパス素子と、ここにおいて、前記第1のパス素子は、前記第1のパス素子の抵抗を制御するための制御入力を有する、
基準電圧に結合された第1の入力と、フィードバック電圧に結合された第2の入力と、前記第1のパス素子の前記制御入力に結合された出力とを有する第1のフィードバック回路と、ここにおいて、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に略等しいかそれに比例し、前記第1のフィードバック回路は、前記基準電圧と前記フィードバック電圧との差分を低減する方向に前記第1のパス素子の前記抵抗を調整するように構成される、
前記基準電圧に結合された第1の入力と、前記フィードバック電圧に結合された第2の入力と、前記第1のフィードバック回路に結合された出力とを有する第2のフィードバック回路と、ここにおいて、前記第2のフィードバック回路は、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第1のフィードバック回路のバイアス電圧を調整するように構成される、
を備える電圧レギュレータ。
[C2]
前記電圧レギュレータの前記入力は、電力供給レールに結合され、前記第1のフィードバック回路は、前記電力供給レール上の高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、C1に記載の電圧レギュレータ。
[C3]
前記第1のフィードバック回路は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、C1に記載の電圧レギュレータ。
[C4]
前記第1のフィードバック回路は、前記基準電圧に結合された第1の入力と、前記フィードバック電圧に結合された第2の入力と、前記第1のパス素子の前記制御入力に結合された出力とを有する第1の増幅器を備え、前記第2のフィードバック回路は、前記第1の増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、C1に記載の電圧レギュレータ。
[C5]
前記第1のフィードバック回路は、電力供給レールと前記第1の増幅器との間に結合された第2のパス素子をさらに備え、前記第2のパス素子は、前記第2のパス素子の抵抗を制御するための制御入力を有し、前記第2のフィードバック回路の前記出力は、前記第2のパス素子の前記制御入力に結合され、前記第1のフィードバック回路の前記バイアス電圧は、前記第2のパス素子と前記第1の増幅器との間にあり、前記第2のフィードバック回路は、前記第2のパス素子の前記抵抗を調整することで、前記第1のフィードバック回路の前記バイアス電圧を調整するように構成される、C4に記載の電圧レギュレータ。
[C6]
前記第2のパス素子を通る電流は、前記第2のパス素子の前記抵抗が調整されるため、略一定のままである、C5に記載の電圧レギュレータ。
[C7]
前記第2のパス素子は、前記電力供給レールに結合されたソースと、前記第2のフィードバック回路の前記出力に結合されたゲートと、前記第1の増幅器に結合されたドレインとを有するp型電界効果トランジスタ(PFET)を備える、C5に記載の電圧レギュレータ。
[C8]
前記第1の増幅器は、
差動ドライバと、
前記第2のパス素子と前記差動ドライバの第1の出力との間に結合された第1の負荷と、
前記第2のパス素子と前記差動ドライバの第2の出力との間に結合された第2の負荷と、ここにおいて、前記差動ドライバは、前記基準電圧と前記フィードバック電圧とに基づいて、前記第1の負荷および前記第2の負荷を駆動するように構成される、
を備える、C5に記載の電圧レギュレータ。
[C9]
前記第2のフィードバック回路は、前記第1の負荷を通る電流と前記第2の負荷を通る電流との差分を低減する方向に前記第2のパス素子の前記抵抗を調整するように構成される、C8に記載の電圧レギュレータ。
[C10]
前記第1の増幅器は、前記第1の増幅器にバイアス電流を供給するように構成された電流源をさらに備え、前記第2のパス素子を通る電流は、前記バイアス電流に略等しい、C8に記載の電圧レギュレータ。
[C11]
前記第2のフィードバック回路は、前記基準電圧に結合された第1の入力と、前記フィードバック電圧に結合された第2の入力と、前記第1のフィードバック回路に結合された出力とを有する第2の増幅器を備え、前記第1の増幅器は、低い利得で高い帯域幅の増幅器であり、前記第2の増幅器は、高い利得で低い帯域幅の増幅器である、C4に記載の電圧レギュレータ。
[C12]
前記第2のパス素子と前記第1の増幅器との間に結合された第1の端と、前記第2の増幅器の前記出力に結合された第2の端を有するキャパシタをさらに備える、C11に記載の電圧レギュレータ。
[C13]
電圧制御のための方法であって、
基準電圧とフィードバック電圧との差分を低減する方向に第1のパス素子の抵抗を、フィードバック回路を使用して、調整することと、ここにおいて、前記第1のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記フィードバック回路のバイアス電圧を調整することと
を備える方法。
[C14]
前記第1のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、C13に記載の方法。
[C15]
前記第1のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、C13に記載の方法。
[C16]
前記フィードバック回路は、増幅器を備え、前記フィードバック回路の前記バイアス電圧を調整することは、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、C13に記載の方法。
[C17]
前記フィードバック回路は、電力供給レールと前記増幅器との間に結合された第2のパス素子をさらに備え、前記フィードバック回路の前記バイアス電圧は、前記第2のパス素子と前記増幅器との間にあり、前記フィードバック回路の前記バイアス電圧を調整することは、前記第2のパス素子の抵抗を調整することを備える、C16に記載の方法。
[C18]
前記第2のパス素子を通る電流は、前記第2のパス素子の前記抵抗が調整されるため、略一定のままである、C17に記載の方法。
[C19]
前記増幅器は、第1の負荷および第2の負荷を備え、前記第2のパス素子の前記抵抗を調整することは、前記第1の負荷を通る電流と前記第2の負荷を通る電流との差分を低減する方向に前記第2のパス素子の前記抵抗を調整することを備える、C17に記載の方法。
[C20]
電圧制御のための装置であって、
基準電圧とフィードバック電圧との差分を低減する方向に第1のパス素子の抵抗を調整するための手段と、ここにおいて、前記第1のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第1のパス素子の前記抵抗を調整するための前記手段のバイアス電圧を調整するための手段と
を備える装置。
[C21]
前記第1のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、C20に記載の装置。
[C22]
前記第1のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、C20に記載の装置。
[C23]
前記第1のパス素子の前記抵抗を調整するための前記手段は、増幅器を備え、前記バイアス電圧を調整するための前記手段は、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、C20に記載の装置。
[C24]
前記増幅器は、第1の負荷および第2の負荷を備え、前記バイアス電圧を調整するための前記手段は、前記第1の負荷を通る電流と前記第2の負荷を通る電流との差分を低減する方向に前記バイアス電圧を調整する、C23に記載の装置。
Claims (24)
- 電圧レギュレータであって、
前記電圧レギュレータの入力と出力との間に結合された第1のパス素子と、ここにおいて、前記第1のパス素子は、前記第1のパス素子の抵抗を制御するための制御入力を有する、
基準電圧に結合された第1の入力と、フィードバック電圧に結合された第2の入力と、前記第1のパス素子の前記制御入力に結合された出力とを有する第1のフィードバック回路と、ここにおいて、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に略等しいかそれに比例し、前記第1のフィードバック回路は、前記基準電圧と前記フィードバック電圧との差分を低減する方向に前記第1のパス素子の前記抵抗を調整するように構成される、
前記基準電圧に結合された第1の入力と、前記フィードバック電圧に結合された第2の入力と、前記第1のフィードバック回路に結合された出力とを有する第2のフィードバック回路と、ここにおいて、前記第2のフィードバック回路は、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第1のフィードバック回路のバイアス電圧を調整するように構成される、
を備える電圧レギュレータ。 - 前記電圧レギュレータの前記入力は、電力供給レールに結合され、前記第1のフィードバック回路は、前記電力供給レール上の高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項1に記載の電圧レギュレータ。
- 前記第1のフィードバック回路は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項1に記載の電圧レギュレータ。
- 前記第1のフィードバック回路は、前記基準電圧に結合された第1の入力と、前記フィードバック電圧に結合された第2の入力と、前記第1のパス素子の前記制御入力に結合された出力とを有する第1の増幅器を備え、前記第2のフィードバック回路は、前記第1の増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項1に記載の電圧レギュレータ。
- 前記第1のフィードバック回路は、電力供給レールと前記第1の増幅器との間に結合された第2のパス素子をさらに備え、前記第2のパス素子は、前記第2のパス素子の抵抗を制御するための制御入力を有し、前記第2のフィードバック回路の前記出力は、前記第2のパス素子の前記制御入力に結合され、前記第1のフィードバック回路の前記バイアス電圧は、前記第2のパス素子と前記第1の増幅器との間にあり、前記第2のフィードバック回路は、前記第2のパス素子の前記抵抗を調整することで、前記第1のフィードバック回路の前記バイアス電圧を調整するように構成される、請求項4に記載の電圧レギュレータ。
- 前記第2のパス素子を通る電流は、前記第2のパス素子の前記抵抗が調整されるため、略一定のままである、請求項5に記載の電圧レギュレータ。
- 前記第2のパス素子は、前記電力供給レールに結合されたソースと、前記第2のフィードバック回路の前記出力に結合されたゲートと、前記第1の増幅器に結合されたドレインとを有するp型電界効果トランジスタ(PFET)を備える、請求項5に記載の電圧レギュレータ。
- 前記第1の増幅器は、
差動ドライバと、
前記第2のパス素子と前記差動ドライバの第1の出力との間に結合された第1の負荷と、
前記第2のパス素子と前記差動ドライバの第2の出力との間に結合された第2の負荷と、ここにおいて、前記差動ドライバは、前記基準電圧と前記フィードバック電圧とに基づいて、前記第1の負荷および前記第2の負荷を駆動するように構成される、
を備える、請求項5に記載の電圧レギュレータ。 - 前記第2のフィードバック回路は、前記第1の負荷を通る電流と前記第2の負荷を通る電流との差分を低減する方向に前記第2のパス素子の前記抵抗を調整するように構成される、請求項8に記載の電圧レギュレータ。
- 前記第1の増幅器は、前記第1の増幅器にバイアス電流を供給するように構成された電流源をさらに備え、前記第2のパス素子を通る電流は、前記バイアス電流に略等しい、請求項8に記載の電圧レギュレータ。
- 前記第2のフィードバック回路は、前記基準電圧に結合された第1の入力と、前記フィードバック電圧に結合された第2の入力と、前記第1のフィードバック回路に結合された出力とを有する第2の増幅器を備え、前記第1の増幅器は、低い利得で高い帯域幅の増幅器であり、前記第2の増幅器は、高い利得で低い帯域幅の増幅器である、請求項4に記載の電圧レギュレータ。
- 前記第2のパス素子と前記第1の増幅器との間に結合された第1の端と、前記第2の増幅器の前記出力に結合された第2の端を有するキャパシタをさらに備える、請求項11に記載の電圧レギュレータ。
- 電圧制御のための方法であって、
基準電圧とフィードバック電圧との差分を低減する方向に第1のパス素子の抵抗を、フィードバック回路を使用して、調整することと、ここにおいて、前記第1のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記フィードバック回路のバイアス電圧を調整することと
を備える方法。 - 前記第1のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項13に記載の方法。
- 前記第1のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項13に記載の方法。
- 前記フィードバック回路は、増幅器を備え、前記フィードバック回路の前記バイアス電圧を調整することは、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項13に記載の方法。
- 前記フィードバック回路は、電力供給レールと前記増幅器との間に結合された第2のパス素子をさらに備え、前記フィードバック回路の前記バイアス電圧は、前記第2のパス素子と前記増幅器との間にあり、前記フィードバック回路の前記バイアス電圧を調整することは、前記第2のパス素子の抵抗を調整することを備える、請求項16に記載の方法。
- 前記第2のパス素子を通る電流は、前記第2のパス素子の前記抵抗が調整されるため、略一定のままである、請求項17に記載の方法。
- 前記増幅器は、第1の負荷および第2の負荷を備え、前記第2のパス素子の前記抵抗を調整することは、前記第1の負荷を通る電流と前記第2の負荷を通る電流との差分を低減する方向に前記第2のパス素子の前記抵抗を調整することを備える、請求項17に記載の方法。
- 電圧制御のための装置であって、
基準電圧とフィードバック電圧との差分を低減する方向に第1のパス素子の抵抗を調整するための手段と、ここにおいて、前記第1のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第1のパス素子の前記抵抗を調整するための前記手段のバイアス電圧を調整するための手段と
を備える装置。 - 前記第1のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項20に記載の装置。
- 前記第1のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項20に記載の装置。
- 前記第1のパス素子の前記抵抗を調整するための前記手段は、増幅器を備え、前記バイアス電圧を調整するための前記手段は、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項20に記載の装置。
- 前記増幅器は、第1の負荷および第2の負荷を備え、前記バイアス電圧を調整するための前記手段は、前記第1の負荷を通る電流と前記第2の負荷を通る電流との差分を低減する方向に前記バイアス電圧を調整する、請求項23に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/009,600 | 2016-01-28 | ||
US15/009,600 US9684325B1 (en) | 2016-01-28 | 2016-01-28 | Low dropout voltage regulator with improved power supply rejection |
PCT/US2016/068436 WO2017131906A1 (en) | 2016-01-28 | 2016-12-22 | Low dropout voltage regulator with improved power supply rejection |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019507427A true JP2019507427A (ja) | 2019-03-14 |
JP2019507427A5 JP2019507427A5 (ja) | 2020-01-09 |
JP6805259B2 JP6805259B2 (ja) | 2020-12-23 |
Family
ID=57799865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018539145A Active JP6805259B2 (ja) | 2016-01-28 | 2016-12-22 | 改善された電源除去を有する低ドロップアウト電圧レギュレータ |
Country Status (10)
Country | Link |
---|---|
US (1) | US9684325B1 (ja) |
EP (2) | EP3889730A1 (ja) |
JP (1) | JP6805259B2 (ja) |
KR (1) | KR102356564B1 (ja) |
CN (2) | CN108700906B (ja) |
AU (1) | AU2016389095B2 (ja) |
BR (1) | BR112018015353B1 (ja) |
ES (1) | ES2890825T3 (ja) |
TW (1) | TWI606321B (ja) |
WO (1) | WO2017131906A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023095462A1 (ja) * | 2021-11-29 | 2023-06-01 | 国立大学法人大阪大学 | 定電圧回路及び電子機器 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10382030B2 (en) * | 2017-07-12 | 2019-08-13 | Texas Instruments Incorporated | Apparatus having process, voltage and temperature-independent line transient management |
US10013005B1 (en) * | 2017-08-31 | 2018-07-03 | Xilinx, Inc. | Low voltage regulator |
CN107632658A (zh) * | 2017-10-30 | 2018-01-26 | 杭州洪芯微电子科技有限公司 | 高电源抑制比的低压差线性稳压器 |
US10411599B1 (en) | 2018-03-28 | 2019-09-10 | Qualcomm Incorporated | Boost and LDO hybrid converter with dual-loop control |
US10488875B1 (en) * | 2018-08-22 | 2019-11-26 | Nxp B.V. | Dual loop low dropout regulator system |
CN108919874B (zh) * | 2018-08-30 | 2023-07-11 | 北京神经元网络技术有限公司 | 一种低压差线性稳压器 |
US10444780B1 (en) | 2018-09-20 | 2019-10-15 | Qualcomm Incorporated | Regulation/bypass automation for LDO with multiple supply voltages |
US10591938B1 (en) | 2018-10-16 | 2020-03-17 | Qualcomm Incorporated | PMOS-output LDO with full spectrum PSR |
US10545523B1 (en) | 2018-10-25 | 2020-01-28 | Qualcomm Incorporated | Adaptive gate-biased field effect transistor for low-dropout regulator |
US10809752B2 (en) * | 2018-12-10 | 2020-10-20 | Analog Devices International Unlimited Company | Bandgap voltage reference, and a precision voltage source including such a bandgap voltage reference |
US11372436B2 (en) | 2019-10-14 | 2022-06-28 | Qualcomm Incorporated | Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages |
US11029716B1 (en) * | 2020-02-18 | 2021-06-08 | Silicon Laboratories Inc. | Providing low power charge pump for integrated circuit |
CN111414040A (zh) * | 2020-04-10 | 2020-07-14 | 上海兆芯集成电路有限公司 | 低压差线性稳压器 |
JP7391791B2 (ja) * | 2020-08-12 | 2023-12-05 | 株式会社東芝 | 定電圧回路 |
US11329559B2 (en) * | 2020-08-24 | 2022-05-10 | Nanya Technology Corporation | Low dropout regulator and control method thereof |
US11658570B2 (en) * | 2020-09-01 | 2023-05-23 | Intel Corporation | Seamless non-linear voltage regulation control to linear control apparatus and method |
US11630472B2 (en) | 2020-12-15 | 2023-04-18 | Texas Instruments Incorporated | Mitigation of transient effects for wide load ranges |
CN113315089B (zh) * | 2021-05-27 | 2023-06-23 | 晶艺半导体有限公司 | 一种高电源抑制比负载开关电路及其控制方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
JP2006065836A (ja) * | 2004-07-27 | 2006-03-09 | Rohm Co Ltd | レギュレータ回路 |
JP2010199719A (ja) * | 2009-02-23 | 2010-09-09 | Asahi Kasei Electronics Co Ltd | 反転増幅器 |
US20110298499A1 (en) * | 2010-06-04 | 2011-12-08 | Samsung Electronics Co., Ltd. | Internal voltage generator and integrated circuit device including the same |
CN104699161A (zh) * | 2015-03-27 | 2015-06-10 | 西安华芯半导体有限公司 | 一种根据负载频率和输出电压动态调整偏置电流的稳压器 |
JP2015230585A (ja) * | 2014-06-05 | 2015-12-21 | 日本電信電話株式会社 | シリーズレギュレータ回路 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5629609A (en) * | 1994-03-08 | 1997-05-13 | Texas Instruments Incorporated | Method and apparatus for improving the drop-out voltage in a low drop out voltage regulator |
US6246221B1 (en) | 2000-09-20 | 2001-06-12 | Texas Instruments Incorporated | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
US6465994B1 (en) | 2002-03-27 | 2002-10-15 | Texas Instruments Incorporated | Low dropout voltage regulator with variable bandwidth based on load current |
US7030595B2 (en) * | 2004-08-04 | 2006-04-18 | Nanopower Solutions Co., Ltd. | Voltage regulator having an inverse adaptive controller |
US7323853B2 (en) | 2005-03-01 | 2008-01-29 | 02Micro International Ltd. | Low drop-out voltage regulator with common-mode feedback |
US20060273771A1 (en) * | 2005-06-03 | 2006-12-07 | Micrel, Incorporated | Creating additional phase margin in the open loop gain of a negative feedback amplifier system |
US7199565B1 (en) * | 2006-04-18 | 2007-04-03 | Atmel Corporation | Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit |
US7446515B2 (en) | 2006-08-31 | 2008-11-04 | Texas Instruments Incorporated | Compensating NMOS LDO regulator using auxiliary amplifier |
US7683592B2 (en) * | 2006-09-06 | 2010-03-23 | Atmel Corporation | Low dropout voltage regulator with switching output current boost circuit |
US7402985B2 (en) | 2006-09-06 | 2008-07-22 | Intel Corporation | Dual path linear voltage regulator |
CN100595714C (zh) * | 2006-12-22 | 2010-03-24 | 崇贸科技股份有限公司 | 低压降稳压器及其稳压方法 |
CN101661301B (zh) * | 2008-08-25 | 2011-06-29 | 原相科技股份有限公司 | 具有频率补偿的低压降线性稳压器 |
US8754620B2 (en) | 2009-07-03 | 2014-06-17 | Stmicroelectronics International N.V. | Voltage regulator |
JP5467845B2 (ja) * | 2009-09-29 | 2014-04-09 | セイコーインスツル株式会社 | ボルテージレギュレータ |
US8289009B1 (en) * | 2009-11-09 | 2012-10-16 | Texas Instruments Incorporated | Low dropout (LDO) regulator with ultra-low quiescent current |
US8575905B2 (en) | 2010-06-24 | 2013-11-05 | International Business Machines Corporation | Dual loop voltage regulator with bias voltage capacitor |
US9110488B2 (en) | 2011-06-07 | 2015-08-18 | International Business Machines Corporation | Wide-bandwidth linear regulator |
CN102354243B (zh) * | 2011-08-11 | 2014-03-12 | 中国科学院上海高等研究院 | 集成式线性稳压器 |
CN102393781A (zh) | 2011-12-06 | 2012-03-28 | 四川和芯微电子股份有限公司 | 低压差线性稳压电路及系统 |
US8890499B2 (en) * | 2013-03-11 | 2014-11-18 | Micrel, Inc. | Buck DC-DC converter with improved accuracy |
EP2857923B1 (en) * | 2013-10-07 | 2020-04-29 | Dialog Semiconductor GmbH | An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing |
US9535439B2 (en) | 2013-11-08 | 2017-01-03 | Texas Instruments Incorporated | LDO current limit control with sense and control transistors |
JP6326836B2 (ja) * | 2014-02-03 | 2018-05-23 | セイコーエプソン株式会社 | シリーズレギュレーター回路、半導体集積回路装置、及び、電子機器 |
CN104181972B (zh) | 2014-09-05 | 2015-12-30 | 电子科技大学 | 一种具有高电源抑制比特性的低压差线性稳压器 |
CN104808734B (zh) * | 2015-02-17 | 2016-04-06 | 唯捷创芯(天津)电子技术有限公司 | 一种宽耐压范围的自适应低压差线性稳压器及其芯片 |
-
2016
- 2016-01-28 US US15/009,600 patent/US9684325B1/en active Active
- 2016-12-22 WO PCT/US2016/068436 patent/WO2017131906A1/en active Application Filing
- 2016-12-22 CN CN201680080535.1A patent/CN108700906B/zh active Active
- 2016-12-22 BR BR112018015353-2A patent/BR112018015353B1/pt active IP Right Grant
- 2016-12-22 AU AU2016389095A patent/AU2016389095B2/en active Active
- 2016-12-22 EP EP21176022.8A patent/EP3889730A1/en active Pending
- 2016-12-22 ES ES16826590T patent/ES2890825T3/es active Active
- 2016-12-22 JP JP2018539145A patent/JP6805259B2/ja active Active
- 2016-12-22 KR KR1020187021356A patent/KR102356564B1/ko active IP Right Grant
- 2016-12-22 CN CN202011449454.9A patent/CN112578842B/zh active Active
- 2016-12-22 EP EP16826590.8A patent/EP3408724B1/en active Active
- 2016-12-26 TW TW105143144A patent/TWI606321B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
JP2006065836A (ja) * | 2004-07-27 | 2006-03-09 | Rohm Co Ltd | レギュレータ回路 |
JP2010199719A (ja) * | 2009-02-23 | 2010-09-09 | Asahi Kasei Electronics Co Ltd | 反転増幅器 |
US20110298499A1 (en) * | 2010-06-04 | 2011-12-08 | Samsung Electronics Co., Ltd. | Internal voltage generator and integrated circuit device including the same |
JP2015230585A (ja) * | 2014-06-05 | 2015-12-21 | 日本電信電話株式会社 | シリーズレギュレータ回路 |
CN104699161A (zh) * | 2015-03-27 | 2015-06-10 | 西安华芯半导体有限公司 | 一种根据负载频率和输出电压动态调整偏置电流的稳压器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023095462A1 (ja) * | 2021-11-29 | 2023-06-01 | 国立大学法人大阪大学 | 定電圧回路及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
AU2016389095A1 (en) | 2018-07-19 |
CN108700906A (zh) | 2018-10-23 |
KR102356564B1 (ko) | 2022-01-26 |
CN112578842A (zh) | 2021-03-30 |
KR20180105656A (ko) | 2018-09-28 |
EP3408724B1 (en) | 2021-09-01 |
JP6805259B2 (ja) | 2020-12-23 |
BR112018015353A2 (pt) | 2018-12-18 |
EP3408724A1 (en) | 2018-12-05 |
BR112018015353B1 (pt) | 2023-02-23 |
AU2016389095B2 (en) | 2020-09-10 |
TWI606321B (zh) | 2017-11-21 |
CN112578842B (zh) | 2023-04-07 |
ES2890825T3 (es) | 2022-01-24 |
CN108700906B (zh) | 2020-12-25 |
WO2017131906A1 (en) | 2017-08-03 |
TW201737008A (zh) | 2017-10-16 |
EP3889730A1 (en) | 2021-10-06 |
US9684325B1 (en) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6805259B2 (ja) | 改善された電源除去を有する低ドロップアウト電圧レギュレータ | |
KR101238296B1 (ko) | 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술 | |
US7405546B2 (en) | Standard CMOS low-noise high PSRR low drop-out regulator with new dynamic compensation | |
JP6541250B2 (ja) | 低ドロップアウト電圧レギュレータおよび方法 | |
TWI413881B (zh) | 線性穩壓器及其電流感測電路 | |
USRE42335E1 (en) | Single transistor-control low-dropout regulator | |
CN108008757B (zh) | 具有偏置电流升压的电压调节器 | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
US9671805B2 (en) | Linear voltage regulator utilizing a large range of bypass-capacitance | |
TWI696910B (zh) | 低壓降穩壓電路及其穩壓方法 | |
US11385667B2 (en) | Low dropout regulator with non-linear biasing and current clamping circuit | |
US11487312B2 (en) | Compensation for low dropout voltage regulator | |
US10067521B2 (en) | Low dropout regulator with PMOS power transistor | |
TWI804589B (zh) | 電壓調節器 | |
WO2006083490A2 (en) | Standard cmos low-noise high psrr low drop-out regulator with new dynamic compensation | |
TW201821926A (zh) | 穩壓器 | |
WO2020258420A1 (zh) | 一种稳压器 | |
JP2017167753A (ja) | ボルテージレギュレータ | |
US11693439B2 (en) | Voltage regulator capable of providing stable output voltage signal | |
US20140239928A1 (en) | Voltage regulator | |
KR20140042182A (ko) | 출력전압 감지회로를 가지는 저 드롭 아웃 전압 레귤레이터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6805259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |