JP6805259B2 - 改善された電源除去を有する低ドロップアウト電圧レギュレータ - Google Patents
改善された電源除去を有する低ドロップアウト電圧レギュレータ Download PDFInfo
- Publication number
- JP6805259B2 JP6805259B2 JP2018539145A JP2018539145A JP6805259B2 JP 6805259 B2 JP6805259 B2 JP 6805259B2 JP 2018539145 A JP2018539145 A JP 2018539145A JP 2018539145 A JP2018539145 A JP 2018539145A JP 6805259 B2 JP6805259 B2 JP 6805259B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- feedback
- pass element
- coupled
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 claims description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
[0001]本出願は、２０１６年１月２８日に米国特許商標庁に出願された非仮出願第１５／００９，６００に対する優先権およびその利益を主張し、その全内容は、参照によって本明細書に組み込まれる。
[0002]本開示の態様は一般に、電圧レギュレータに関し、より具体的には、低ドロップアウト（ＬＤＯ）電圧レギュレータに関する。
[0003]電圧レギュレータは、様々なシステム内の回路に電力供給する（power）ための被制御電圧（regulated voltage）を供給するために、これらのシステムにおいて使用される。一般に使用される電圧レギュレータは、低ドロップアウト（ＬＤＯ）電圧レギュレータである。ＬＤＯ電圧レギュレータは、ノイズのある（noisy）入力供給電圧から回路に電力供給するための安定した被制御電圧を供給するために使用され得る。ＬＤＯ電圧レギュレータは典型的に、安定した基準電圧に基づいて略一定の出力電圧に保つために、フィードバックループにおいて結合されたパス素子と増幅器とを含む。
[0004]以下に、１つまたは複数の実施形態の基本的な理解を与えるために、そのような実施形態の簡略化された概要を提示する。この概要は、予期されるすべての実施形態の広範な概観ではなく、すべての実施形態の主要または重要な要素を識別するようにも、任意またはすべての実施形態の範囲を定めるようにも意図されていない。その唯一の目的は、後に提示されるより詳細な説明への前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化された形式で提示することである。
[0005]ある態様にしたがって、電圧レギュレータが提供される。電圧レギュレータは、電圧レギュレータの入力と出力との間に結合された第１のパス素子を含み、ここにおいて、第１のパス素子は、第１のパス素子の抵抗を制御するための制御入力を有する。電圧レギュレータはまた、基準電圧に結合された第１の入力と、フィードバック電圧に結合された第２の入力と、第１のパス素子の制御入力に結合された出力とを有する第１のフィードバック回路を含み、ここにおいて、フィードバック電圧は、電圧レギュレータの出力における電圧に略等しいかそれに比例する、第１のフィードバック回路は、基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を調整するように構成される。電圧レギュレータは、基準電圧に結合された第１の入力と、フィードバック電圧に結合された第２の入力と、第１のフィードバック回路に結合された出力とを有する第２のフィードバック回路をさらに含み、ここにおいて、第２のフィードバック回路は、基準電圧とフィードバック電圧との差分を低減する方向に第１のフィードバック回路のバイアス電圧を調整するように構成される。
第２の態様は、電圧制御のための方法に関する。方法は、基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を、フィードバック回路を使用して、調整することを含み、ここにおいて、第１のパス素子は、電圧レギュレータの入力と出力との間に結合され、フィードバック電圧は、電圧レギュレータの出力における電圧に等しいかそれに比例する。方法は、基準電圧とフィードバック電圧との差分を低減する方向にフィードバック回路のバイアス電圧を調整することをさらに含む。
[0006]第３の態様は、電圧制御のための装置に関する。装置は、基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を調整するための手段を含み、ここにおいて、第１のパス素子は、電圧レギュレータの入力と出力との間に結合され、フィードバック電圧は、電圧レギュレータの出力における電圧に等しいかそれに比例する。装置は、基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を調整するための手段のバイアス電圧を調整するための手段をさらに含む。
[0007]前述の目的および関連する目的の達成のために、１つまたは複数の実施形態は、下文に十分に説明され、かつ、特許請求の範囲において具体的に示される特徴が含まれる。以下の説明および付属の図面は、１つまたは複数の実施形態のある特定の実例となる態様を詳細に述べる。しかしながら、これらの態様は、様々な実施形態の原理が用いられ得る様々な手法のごく一部を示すものであり、この説明される実施形態は、すべてのそのような態様およびそれらの同等物を含むことが意図されている。
[0015]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明として意図されており、本明細書で説明される概念が実施され得る唯一の構成を表すよう意図されるものではない。詳細な説明は、様々な概念の完全な理解を与えるために特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実施され得ることは、当業者に明らかであるだろう。いくつかの事例では、そのような概念を曖昧にしないために、周知の構造および構成要素はブロック図の形式で示される。
[0016]図１は、本開示の特定の態様に係る、低ドロップアウト（ＬＤＯ）電圧レギュレータ１００の例を以下に示す。ＬＤＯ電圧レギュレータ１００は、パス素子１１０とフィードバック回路１２０とを含む。パス素子１１０は、ＬＤＯ電圧レギュレータ１００の入力１０８と出力１３０との間に結合される。ＬＤＯ電圧レギュレータ１００の入力１０８は、電力供給レール１０５上で入力供給電圧ＶＤＤに結合され得る。出力１３０における被制御電圧（「Ｖｒｅｇ」と表される）は、ＶＤＤからパス素子１１０にわたる電圧低下を引いたものに略等しい。パス素子１１０は、レギュレータ１００の入力１０８と出力１３０との間のパス素子１１０の抵抗を制御するための制御入力１１４を含む。
[0017]フィードバック回路１２０の出力は、パス素子１１０の抵抗を制御するためにパス素子１１０の制御入力１１４に結合される。パス素子１１０の抵抗を制御するために、フィードバック回路１２０は、パス素子１１０にわたる電圧低下を、ゆえに、レギュレータ１００の出力１３０における被制御電圧Ｖｒｅｇを、制御することができる。さらに以下で説明するように、フィードバック回路１２０は、被制御電圧Ｖｒｅｇを所望の電圧前後(at approximately)に保つように、被制御電圧Ｖｒｅｇのフィードバックに基づいてパス素子１１０の抵抗を調整する。
[0018]図１の例では、フィードバック回路１２０は、増幅器１２２（たとえば、演算増幅器）を含み、パス素子１１０は、パスｐ型電界効果トランジスタ（ＰＦＥＴ）１１２を含む。この例では、パスＰＦＥＴ１１２は、ＬＤＯ電圧レギュレータ１００の入力１０８に結合されたソースと、増幅器１２２の出力に結合されたゲートと、ＬＤＯ電圧レギュレータ１００の出力１３０に結合されたドレインとを有する。増幅器１２２は、パスＰＦＥＴ１１２のゲート電圧を調整することで、ＬＤＯ電圧レギュレータ１００の入力１０８と出力１３０との間でパスＰＦＥＴ１１２の流路抵抗(channel resistance)を制御する。この例では、増幅器１２２は、ゲート電圧を増加させることでパスＰＦＥＴ１１２の抵抗を増加させ、ゲート電圧を減少させることでパスＰＦＥＴ１１２の抵抗を減少させる。また、パスＰＦＥＴ１１２は、飽和領域(saturation region)において動作される。
[0019]ＬＤＯ電圧レギュレータ１００の出力１３０は、抵抗性負荷ＲＬおよび容量性負荷ＣＬに結合され、これらは、ＬＤＯ電圧レギュレータ１００に結合された回路（図示されない）の抵抗性負荷および容量性負荷を表し得る。ＬＤＯ電圧レギュレータ１００の出力１３０における被制御電圧（「Ｖｒｅｇ」と表される）は、フィードバック回路にフィードバック電圧（「Ｖｆｂ」）を供給するために、負のフィードバックループを介してフィードバック回路１２０にフィードバックされる。この例では、被制御電圧Ｖｒｅｇがフィードバック回路１２０に直接供給されるため、この例では、フィードバック電圧Ｖｆｂは、被制御電圧Ｖｒｅｇに略等しい。基準電圧（「Ｖｒｅｆ」と表される）もまた、フィードバック回路１２０に入力される。基準電圧Ｖｒｅｆは、帯域ギャップ回路（図示されない）または別の安定した電圧源からもたらされ得る(come from)。フィードバック回路１２０が増幅器１２２を含む例の場合、フィードバック電圧Ｖｆｂは、増幅器１２２の第１の入力（＋）に結合され、基準電圧Ｖｒｅｆは、増幅器１２２の第２の入力（−）に結合され、増幅器１２２の出力は、パス素子１１０の制御入力１１４に結合される。
[0020]動作中、フィードバック回路１２０は、基準電圧Ｖｒｅｆとフィードバック回路１２０に入力されるフィードバック電圧Ｖｆｂとの差分（誤差）を低減する方向にパス素子１１０の制御入力１１４を駆動する。この例では、フィードバック電圧Ｖｆｂが被制御電圧Ｖｒｅｇに略等しいため、フィードバック回路１２０は、パス素子１１０の制御入力１１４を駆動して、被制御電圧Ｖｒｅｇを強制的に基準電圧Ｖｒｅｆにほぼ等しくする。たとえば、被制御電圧Ｖｒｅｇ（ゆえに、フィードバック電圧Ｖｆｂ）が基準電圧Ｖｒｅｆを超えて増加する場合、フィードバック回路１２０は、パス素子１１０の抵抗を増加させ、これは、パス素子１１０にわたる電圧低下を増加させる。増加した電圧低下は、出力１３０における被制御電圧Ｖｒｅｇを低下させ、それによって、ＶｒｅｆとＶｆｂとの差分（誤差）を低減する。被制御電圧Ｖｒｅｇが基準電圧Ｖｒｅｆを下回る場合、フィードバック回路１２０は、パス素子１１０の抵抗を減少させ、これは、パス素子１１０にわたる電圧低下を減少させる。この電圧低下の減少は、出力１３０における被制御電圧Ｖｒｅｇを上昇させ、それによって、ＶｒｅｆとＶｒｅｇとの差分（誤差）を低減する。ゆえに、この例では、フィードバック回路１２０は、（たとえば、ノイズにより）電源が変化したときおよび／または電流負荷が変化したときでさえ、出力１３０において略一定の被制御電圧Ｖｒｅｇに保つように、パス素子１１０の抵抗を動的に調整する。
[0021]図１の例では、被制御電圧Ｖｒｅｇは、フィードバック回路１２０に直接供給される。しかしながら、本開示がこの例に限定されないことは認識されるべきである。たとえば、図２は、ＬＤＯ電圧レギュレータ２００の別の例を示し、ここでは、被制御電圧Ｖｒｅｆは、分圧器２２５を介してフィードバック回路１２０にフィードバックされる。分圧器２２５は、ＬＤＯ電圧レギュレータ２００の出力１３０に結合された２つの直列抵抗器ＲＦＢ１およびＲＦＢ２を含む。抵抗器ＲＦＢ１とＲＦＢ２をとの間のノード２２０における電圧が、フィードバック回路１２０にフィードバックされる。この例では、フィードバック電圧Ｖｆｂは、被制御電圧Ｖｒｅｇに次のように関連している。
ここで、式（１）のＲＦＢ１およびＲＦＢ２は、それぞれ、抵抗器ＲＦＢ１およびＲＦＢ２の抵抗である。ゆえに、この例では、フィードバック電圧Ｖｆｂは、被制御電圧Ｖｒｅｇに比例し、ここで、この比例は、抵抗器ＲＦＢ１およびＲＦＢ２の抵抗の比によって設定される。
[0022]フィードバック回路１２０は、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差分（誤差）を低減する方向にパス素子１１０の制御入力１１４を駆動する。このフィードバックにより、被制御電圧Ｖｒｅｇは、次の式にほぼ等しくなる。
[0023]
式（２）に示されているように、この例では、被制御電圧は、抵抗器ＲＦＢ１およびＲＦＢ２の抵抗の比を相応に設定することで、所望の電圧に設定され得る。本開示では、フィードバック電圧Ｖｆｂが被制御電圧Ｖｒｅｇに等しいかそれに比例し得ることは認識されるべきである。
[0024]ＬＤＯ電圧レギュレータ１００または２００のパフォーマンスの重要な測定は、電源除去比（power supply rejection ratio:ＰＳＲＲ）である。ＰＳＲＲは、電源上のノイズを除去するＬＤＯ電圧レギュレータ１００または２００の能力を測定する。ＰＳＲＲが大きいほど、ノイズ除去は大きくなり、ゆえに、ＬＤＯ電圧レギュレータの出力１３０に伝播する電源ノイズの量が少なくなる。
[0025]ＬＤＯ電圧レギュレータ１００または２００のＰＳＲＲは、ＬＤＯ電圧レギュレータのユニティゲイン帯域幅(unity gain bandwidth)を増加させることで増加され得る。これは、ＬＤＯ電圧レギュレータ１００または２００が、電源上の過渡電流(transients)に対してより迅速に応答すること、したがって、より高い周波数において電源ノイズを除去することを可能にする。しかしながら、ユニティゲイン帯域幅を増加させることは、さらに以下で説明するように、ＬＤＯ電圧レギュレータのフィードバックループにおいて不安定を引き起こす可能性がある。
[0026]ＬＤＯ電圧レギュレータ１００または２００のフィードバックループは、２つの極を有し得る。第１の極は、主に、ＬＤＯ電圧レギュレータの出力１３０での容量性負荷ＣＬおよび抵抗性負荷ＲＬによるものであり得る。第２の極は、主に、パス素子１１０の制御入力１１４での容量および増幅器１２２の出力インピーダンスによるものであり得る。典型的に、負荷容量およびパス素子１１０の制御入力１１４での容量は大きい。パス素子１１０がパスＰＦＥＴ１１２でインプリメントされる例の場合、パスＰＦＥＴ１１２のゲート容量は典型的に大きい。これは、パスＰＥＦＴ１１２が大きな負荷電流を通すことができるように、大きいパスＰＦＥＴ１１２が典型的に使用されるためである。
[0027] 大きい負荷容量およびパス素子１１０の制御入力１１４での大きい容量の結果として、第１および第２の極は、典型的に、低周波数に位置し、これは、低周波数におけるフィードバックループにおいて過度の位相シフトを引き起こす。過度の位相シフトは、１８０度に迫り得、これは、フィードバックループを再生式(regenerative)にさせ、したがって、不安定にさせる。
[0028]フィードバックループの安定性を改善する１つのアプローチは、フィードバック回路１２０内の増幅器１２２の出力インピーダンスを低くすることである。低い出力インピーダンスは、フィードバックループの第２の極をより高い周波数に押し上げ、これは、低周波数における過度の位相シフトを防ぐ。しかしながら、低い出力インピーダンスはまた、増幅器１２２に対して低い利得をもたらす。低い利得による問題は、図３を参照してさらに以下で説明するように、低い利得が、被制御電圧Ｖｒｅｇにおいてより大きい利得誤差を招く可能性があることである。
[0029]図３は、増幅器１２２の例示的なインプリメンテーションを示し、ここでは、被制御電圧Ｖｒｅｇは、増幅器１２２に直接供給される（すなわち、Ｖｆｂは、Ｖｒｅｇに略等しい）。増幅器１２２は、差動ドライバ３２２と、第１の負荷抵抗器Ｒ１と、第２の負荷抵抗器Ｒ２と、電流源３１０とを含む。図３の例では、差動ドライバ３２２は、第１の入力ｎ型電界効果トランジスタ（ＮＦＥＴ）３２５と第２の入力ＮＦＥＴ３３０とを含む。第１の負荷抵抗器Ｒ１は、電力供給レール１０５と第１の入力ＮＦＥＴ３２５のドレインとの間に結合され、第２の負荷抵抗器Ｒ２は、電力供給レール１０５と第２の入力ＮＥＦＴ３３０のドレインとの間に結合される。電流源３１０は、第１の入力ＮＦＥＴ３２５および第２の入力ＮＦＥＴ３３０のソースに結合され、増幅器１２２にバイアス電流を供給する。
[0030]この例では、フィードバック電圧Ｖｆｂは、第１の入力ＮＦＥＴ３２５のゲートに対応する差動ドライバ３２２の第１の入力３２７に入力される。基準電圧Ｖｒｅｆは、第２の入力ＮＦＥＴ３３０のゲートに対応する差動ドライバ３２２の第２の入力３３２に入力される。増幅器１２２の出力は、図３に示されるように、第２の負荷抵抗器Ｒ２と第２の入力ＮＥＦＴ３３０のドレインとの間のノード３１５で取り出される（is taken）。
[0031]この例では、負荷抵抗器Ｒ２の抵抗は、増幅器１２２に低い出力インピーダンスおよび高い帯域幅を提供するために、低くされ得る。上で説明したように、低い出力インピーダンスは、フィードバックループ３２０の第２の極をより高い周波数に押し上げ、これは、フィードバックループ３２０の安定性を改善する。低い出力インピーダンスはまた、増幅器１２２の利得を低下させる。これは、増幅器１２２のオープンループ利得が、出力インピーダンスと増幅器１２２のトランスコンダクタンスとの積であるためである。低い利得は、さらに以下で説明するように、被制御電圧Ｖｒｅｇにおける大きな利得誤差をもたらす。
[0032]動作中、電流源３１０のバイアス電流は、通常、第１の負荷抵抗器Ｒ１と第２の負荷抵抗器Ｒ２との間で均等に分けられない（すなわち、これら負荷抵抗器を通って流れる電流は均衡を保っていない）。第２の負荷抵抗器Ｒ２を通る電流は、以下に略等しい。
ここで、Ｉ２は、第２の負荷抵抗器Ｒ２を通る電流であり、Ｖｏｕｔは、増幅器１２２の出力電圧であり、式（３）中のＲ２は、第２の負荷抵抗器Ｒ２の抵抗である。第１の負荷抵抗器Ｒ１を通る電流は、以下によって求められる。
ここで、Ｉ１は、第１の負荷抵抗器Ｒ１を通る電流であり、Ｉｂｉａｓは、電流源３１０のバイアス電流である。図３の例では、フィードバックループ３２０は、ＶｒｅｆとＶｆｂとの差分を低減する方向に（パス素子１１０の制御入力１１４を駆動する）増幅器１２２の出力電圧Ｖｏｕｔを調整する。通常、これにより、第２の負荷抵抗器Ｒ２を通る電流Ｉ２は、第１の負荷抵抗器Ｒ１を通る電流Ｉ１とは異なるものになる。
[0033]負荷抵抗器Ｒ１を通る電流Ｉ１と負荷抵抗器Ｒ２を通る電流Ｉ２とが異なることは、（負荷抵抗器Ｒ１およびＲ２の抵抗が略等しいと仮定して）負荷抵抗器Ｒ１にわたる電圧低下と負荷抵抗器Ｒ２にわたる電圧低下とを異なるものにする。これは、次に、第１の入力ＮＦＥＴ３２５のドレイン電圧Ｖｄ１を、第２の入力ＮＦＥＴ３３０のドレイン電圧Ｖｄ２とは異なるものにする。これらドレイン電圧の差分は、Ｖｄ１とＶｄ２との差分を増幅器１２２の利得で除算することで求められる入力参照電圧オフセット（input-referred voltage offset）につながる。増幅器１２２の利得が低いため、増幅器１２２の入力参照電圧オフセットは比較的高い。高い入力参照電圧オフセットは、増幅器１２２の入力電圧であるＶｒｅｆとＶｆｂとの間の比較的大きい利得誤差をもたらす。
[0034]ゆえに、増幅器１２２の低い利得は、ＶｒｅｇとＶｆｂとの間の大きい利得誤差をもたらす。ＬＤＯレギュレータ１００のフィードバックループ３２０は、このＶｒｅｇとＶｆｂとの間の利得誤差を訂正するのに効果的ではない。これは、ＶｒｅｇとＶｆｂとの差分が理想上はゼロボルトであるべきであるときに、この差分が入力参照電圧オフセットに略等しくなるように、フィードバックループ３２０が、パス素子１１０の制御入力１１４を駆動するためである。入力参照電圧オフセット（ゆえに、ＶｒｅｆとＶｆｂとの利得誤差）は、増幅器１２２の出力インピーダンス（ゆえに、利得）を増加させることで低減され得る。しかしながら、上で説明したように、フィードバックループ３２０の安定性を提供するために増幅器１２２の出力インピーダンスを低く保つことが望ましい。したがって、増幅器１２２の出力インピーダンスを低く保ちつつ利得誤差を低減する方法およびシステムが必要である。
[0035]本開示の実施形態は、さらに以下で説明するように、利得誤差を低減する第２のフィードバックループをＬＤＯ電圧レギュレータに設けることで、上で説明した利得誤差を低減する。
[0036]図４は、本開示の特定の態様による、ＬＤＯ電圧レギュレータ４００を示す。ＬＤＯ電圧レギュレータ４００は、図３に示されるパス素子１１０を含む。以下での説明では、パス素子１１０は、このパス素子を、さらに以下で説明されるＬＤＯ電圧レギュレータ４００内の別のパス素子と区別するために、第１のパス素子１１０と呼ばれる。
[0037]ＬＤＯ電圧レギュレータ４００は、第１のフィードバック回路４２０も含む。第１のフィードバック回路４２０は、図３に示された増幅器１２２と、第２のパス素子４１０とを含む。以下での説明では、増幅器１２２は、この増幅器を、さらに以下で説明されるＬＤＯ電圧レギュレータ４００内の別の増幅器と区別するために、第１の増幅器１２２と呼ばれる。図４の例では、第１の増幅器１２２は、図３の増幅器１２２と同様に、フィードバック電圧Ｖｆｂに結合された第１の入力３２７と、基準電圧Ｖｒｅｆに結合された第２の入力３３２と、第１のパス素子１１０の制御入力１１４に結合された出力３１５とを有する。特定の態様では、第１の増幅器１２２は、安定した被制御電圧Ｖｒｅｇに保つために、第１のフィードバック回路４２０が電力供給レール１０５上の高速過渡および電流負荷の高速変化に応答することを可能にする低い利得と高い帯域幅とを有する。これは、第１のフィードバック回路４２０が、電源上の高速過渡および／または負荷電流の高速変化に起因する、ＶｆｂとＶｒｅｇとの差分を低減する方向に第１のパス素子１１０の抵抗を迅速に調整することを可能にする。しかしながら、第１のフィードバック回路４２０はまた、上で説明したように、第１の増幅器１２２の低い利得により、高い利得誤差を有し得る。
[0038]第２のパス素子４１０は、電力供給レール１０５と第１の増幅器１２２のバイアスノード４２７との間に結合される。バイアスノード４２７は、図４に示されるように、第１の増幅器１２２の負荷抵抗器Ｒ１およびＲ２に結合され得る。ゆえに、この例では、負荷抵抗器Ｒ１およびＲ２は、図３にあるように電源１０５に直接結合されるのではなく、第２のパス素子４１０を通して電力供給レール１０５に結合される。
[0039]結果として、第１のフィードバック回路４２０のバイアスノード４２７におけるバイアス電圧（「Ｖｄｄ」と表される）は、ＶＤＤから、第２のパス素子４１０にわたる電圧低下を引いたものに略等しい。第２のパス素子４１０は、第２のパス素子４１０の抵抗を制御するための制御入力４１４を含む。第２のパス素子４１０の抵抗が第２のパス素子４１０にわたる電圧低下を制御するため、バイアスノード４２７におけるバイアス電圧は、第２のパス素子４１０の抵抗を調整することで調整され得る。第２のパス素子４１０を通る電流は、電流源３１０のバイアス電流に略等しく、第２のパス素子４１０の抵抗が第２のフィードバック回路４３０によって調整されるため略一定であろう。第２のパス素子４１０は大きい負荷電流を通す必要がないため、第２のパス素子４１０が第１のパス素子１１０よりはるかに小さい可能性があることは認識されるべきである。
[0040]ＬＤＯ電圧レギュレータ４００は、第２のフィードバック回路４３０も含む。図４の例では、第２のフィードバック回路４３０は、基準電圧Ｖｒｅｆに結合された第１の入力（＋）と、フィードバック電圧Ｖｆｂに結合された第２の入力（−）と、第２のパス素子４１０の制御入力４１４に結合された出力とを有する第２の増幅器４３２を含む。図４の例では、被制御電圧Ｖｒｅｇは、第２の増幅器４３２の第２の入力（−）に直接供給される。ゆえに、この例では、第２の増幅器４３２の第２の入力（−）におけるフィードバック電圧Ｖｆｂは、Ｖｒｅｇに略等しい。第２の増幅器４３２の出力は、制御入力４１４を介して第２のパス素子４１０の抵抗を制御し、これは、次に、第２のパス素子４１０にわたる電圧低下を、ゆえに、第１のフィードバック回路４２０のバイアスノード４２７におけるバイアス電圧Ｖｄｄを制御する。これは、第２の増幅器４３２が第１のフィードバック回路４２０のバイアスノード４２７におけるバイアス電圧Ｖｄｄを調整することを可能にする。さらに以下で説明するように、第２の増幅器４３２は、第１のフィードバック回路４２０の利得誤差を訂正するために、被制御電圧Ｖｒｅｇのフィードバックに基づいて、第１のフィードバック回路４２０のバイアス電圧Ｖｄｄを調整する。
[0041]第２のパス素子４１０は、図４に示されるように、第２のパスＰＦＥＴ４１２を含み得る。この例では、第２のパスＰＦＥＴ４１２は、電力供給レール１０５に結合されたソースと、第２の増幅器４３２の出力に結合されたゲートと、第１のフィードバック回路４２０のバイアスノード４２７に結合されたドレインとを有する。第２の増幅器４３２は、第２のパスＰＦＥＴ４１２のゲート電圧を調整することで、第２のパスＰＦＥＴ４１２の流路抵抗（ゆえに、バイアス電圧Ｖｄｄ）を制御する。この例では、第２の増幅器４３２は、ゲート電圧を増加させることで、第２のパスＰＦＥＴ４１２の抵抗を増加させる（ゆえに、バイアス電圧Ｖｄｄを低減する）。第２の増幅器４３２は、ゲート電圧を減少させることで、第２のパスＰＦＥＴ４１２の抵抗を減少させる（ゆえに、バイアス電圧Ｖｄｄを増加させる）。また、第２のパスＰＦＥＴ４１２は、飽和領域で動作される。
[0042]動作中、第２のフィードバック回路４３０は、第１のフィードバック回路４２０の利得誤差に起因する、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差分を低減する方向に第２のパス素子４１０の制御入力４１４を駆動する。第２のフィードバック回路４３０は、第１の増幅器１２２の第１の負荷抵抗器Ｒ１および第２の負荷抵抗器Ｒ２を通って流れる電流の均衡を保つ方向に第２のパス素子４１０を介してバイアス電圧Ｖｄｄを調整することでこれを行う。結果として、負荷抵抗器Ｒ１およびＲ２にわたる電圧低下は略等しく、これにより、第１の入力ＮＦＥＴ３２５のドレイン電圧Ｖｄ１と第２の入力ＮＦＥＴ３３０のドレイン電圧Ｖｄ２とが略等しくなる。これは、Ｖｄ１とＶｄ２との差分を低減し、それによって、第１の増幅器１２０の入力参照電圧オフセット、ゆえに、第１のフィードバック回路４２０の利得誤差を低減する。
[0043]たとえば、第２の負荷抵抗器Ｒ２を通る電流が、第１の負荷抵抗器Ｒ１を通る電流より大きい場合、第２のフィードバック回路４３０は、第２のパス素子４１０の抵抗を増加させることで、バイアスノード４２７におけるバイアス電圧Ｖｄｄを減少させる。バイアス電圧Ｖｄｄの減少は、第２の負荷抵抗器Ｒ２にわたる電圧低下を低減し、これは、Ｖｄｄ−Ｖｏｕｔに略等しい。電圧低下の低減により、第２の負荷抵抗器Ｒ２を通る電流が減少する。結果として、電流源３１０のバイアス電流のより多くが、第１の負荷抵抗器Ｒ１にステアリングされる。これは、第１の負荷抵抗器Ｒ１を通る電流を増加させ、それによって、第１の負荷抵抗器Ｒ１を通る電流と第２の負荷抵抗器Ｒ２を通る電流との差分を低減する。
[0044]上で説明したように、第２のフィードバック回路４３０の第２の増幅器４３２は、高い利得と低い帯域幅とを有し、したがって、第１のフィードバック回路４２０の第１の増幅器１２２よりはるかに低い利得誤差を有する。これは、第２のフィードバック回路４３０が、第１のフィードバック回路４２０の高速過渡応答に対してほとんどまたはまったくインパクトを与えないままで、第１のフィードバック回路４２０の利得誤差に起因する、ＶｆｂとＶｒｅｆとの差分を低減することを可能にする。
[0045]ゆえに、ＬＤＯ電圧レギュレータ４００の第１のフィードバック回路４２０は、電源上の高速過渡および負荷電流の高速変化に応答するための低い利得と高い帯域幅とを有する。ＬＤＯ電圧レギュレータ４００の第２のフィードバック回路４３０は、第１のフィードバック回路４２０の利得誤差を訂正するための高い利得と低い帯域幅とを有し、ここで、利得誤差は、第１のフィードバック回路４２０の低い利得によるものである。図４では、第１のフィードバック回路４２０のフィードバックループは、３２０とラベル付けされている破線で示され、第２のフィードバック回路４３０のフィードバックループは、４５０とラベル付けされている破線で示される。
[0046]特定の態様では、ＬＤＯ電圧レギュレータ４００は、第１のフィードバック回路４２０のユニティ帯域幅（すなわち、オープンループ利得が０ｄＢを超える周波数範囲（ユニティゲイン））内である電源上の高速過渡に応答することができる。たとえば、第１のフィードバック回路４２０は、１００ＭＨｚまたはそれより高いユニティゲインを有し得る。ゆえに、この例では、ＬＤＯ電圧レギュレータ４００は、１００ＭＨｚまたはそれより高い周波数範囲内の高速過渡に応答することができる。特定の態様では、第１のフィードバック回路４２０は、１００ｐＳから５００ｐＳのときに、定格最大負荷（rated maximum load）の２０％の高速電流負荷変化に応答し得る。本開示の実施形態が、上の例に限られないことは認識されるべきである。
[0047]本開示の実施形態が、図４に示される第１の増幅器１２２の例示的なインプリメンテーションに限られないことは認識されるべきである。本開示の実施形態は、低い利得を有する他の増幅器からの利得誤差を訂正するために使用され得る。さらに、図４は、被制御電圧Ｖｒｅｇが第１のフィードバック回路４２０および第２のフィードバック回路４３０に直接フィードバックされる例を示すが、本開示がこの例に限られないことは認識されるべきである。たとえば、被制御電圧Ｖｒｅｇは、分圧器（たとえば、分圧器２２５）を通して第１および第２のフィードバック回路４２０にフィードバックされ得、このケースでは、フィードバック電圧Ｖｆｂは、被制御電圧Ｖｒｅｇに比例し得る。
[0048]図５は、本開示の特定の態様に係る、第２の増幅器４３２の例示的なインプリメンテーションを示す。この例では、第２の増幅器４３２は、差動ドライバ５２２と、第１のＰＦＥＴ５４０と、第２のＰＦＥＴ５５０と、電流源５１０とを含む。図５の例では、差動ドライバ５２２は、第１の入力ＮＦＥＴ５２０と第２の入力ＮＦＥＴ５２５とを含む。
[0049]この例では、基準電圧Ｖｒｅｆが、第１の入力ＮＦＥＴ５２０のゲートに対応する差動ドライバ５２２の第１の入力５２７に入力される。フィードバック電圧Ｖｆｂは、第２の入力ＮＦＥＴ５２５のゲートに対応する差動ドライバ５２２の第２の入力５３２に入力される。第２の増幅器４３２の出力は、図５に示されるように、第２のＰＦＥＴ５５０のドレインと第２のＮＦＥＴ５２５のドレインとの間のノード５１５で取り出される。
[0050]第１のＰＦＥＴ５４０は、電力供給レール１０５に結合されたソースと、第１の入力ＮＦＥＴ５２０のドレインに結合されたドレインとを有する。第１のＰＦＥＴ５４０のゲートおよびドレインは互いに結合される。第２のＰＦＥＴ５５０は、電力供給レール１０５に結合されたソースと、第１のＰＦＥＴ５４０のゲートに結合されたゲートと、第２の入力ＮＦＥＴ５２５のドレインに結合されたドレインとを有する。さらに以下で説明するように、第２のＰＦＥＴ５５０は、第２の増幅器４３２の出力５１５において高インピーダンスアクティブ負荷を提供する。電流源５１０は、第１の入力ＮＦＥＴ５２０および第２の入力ＮＦＥＴ５２５のソースに結合され、第２の増幅器４３２にバイアス電流を供給する。
[0051]この例では、第２の増幅器４３２の出力５１５における第２のＰＦＥＴ５５０のドレインに対する（looking into）インピーダンスは、第１の増幅器１２２の出力インピーダンスと比べて高い。高インピーダンスは、第１の増幅器１２２よりはるかに高い利得を第２の増幅器４３２に提供する。この高い利得は、上で説明したように、第２のフィードバック回路４３０が第１のフィードバック回路４２０の利得誤差を訂正することを可能にする。
[0052]図６は、本開示の特定の態様による、ＬＤＯ電圧レギュレータ６００を示す。ＬＤＯ電圧レギュレータ６００は、図５のＬＤＯ電圧レギュレータ４００と同様であり、第１のフィードバック回路４２０と第２のフィードバック回路４３２との間に結合された抵抗器−キャパシタ（ＲＣ）ネットワーク６１０をさらに含む。図６の例では、ＲＣネットワーク６１０は、直列に結合されたキャパシタＣｍおよび抵抗器Ｒｍを含む。ＲＣネットワーク６１０は、第２のフィードバック回路４３０の出力におけるＲＣ時定数を増加させることで、第２のフィードバック回路４３０の帯域幅を低減するように構成される。この例では、第２のフィードバック回路４３０の帯域幅は、第２のフィードバック回路４３０が高周波数において第１のフィードバック回路４２０の動作に干渉するのを防ぐために低減され得る。
[0053]図６の例では、キャパシタＣｍは、第２のパスＰＦＥＴ４１２のゲートとドレインとの間に結合される。これは、ミラー効果（Miller effect）を通したキャパシタＣｍの等価容量を増加させ、これは、キャパシタＣｍの物理的なサイズが縮小されることを可能にする。
[0054]図７は、本開示の特定の態様に係る、電圧制御のための例示的な方法７００を示すフローチャートである。方法は、ＬＤＯ電圧レギュレータ４００または６００によって実行され得る。
[0055]ステップ７１０において、第１のパス素子の抵抗は、基準電圧とフィードバック電圧との差分を低減する方向に、フィードバック回路を使用して調整され、ここにおいて、第１のパス素子は、電圧レギュレータの入力と出力との間に結合され、フィードバック電圧は、電圧レギュレータの出力における電圧に等しいかそれに比例する。たとえば、第１のパス素子は、図４−６の第１のパス素子４１０を含み得る。
[0056]ステップ７２０において、フィードバック回路のバイアス電圧は、基準電圧とフィードバック電圧との差分を低減する方向に調整される。たとえば、フィードバック回路は、パス素子（たとえば、第２のパス素子４１０）および増幅器（たとえば、第１の増幅器１２２）を含み得、ここでは、バイアス電圧（たとえば、Ｖｄｄ）は、パス素子と増幅器との間にあり、バイアス電圧は、パス素子の抵抗を調整することで調整される。
[0057]本開示の先の説明は、当業者による本開示の実行または使用を可能にするために提供される。本開示に対する様々な修正は当業者には容易に明らかとなり、本明細書で定義された包括的な原理は、本開示の精神または範囲から逸脱することなく、他の変形に適用され得る。ゆえに、本開示は、本明細書で説明した例に限定されるよう意図されるのではなく、本明細書で開示された原理および新規な特徴に合致する最も広い範囲が与えられるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
電圧レギュレータであって、
前記電圧レギュレータの入力と出力との間に結合された第１のパス素子と、ここにおいて、前記第１のパス素子は、前記第１のパス素子の抵抗を制御するための制御入力を有する、
基準電圧に結合された第１の入力と、フィードバック電圧に結合された第２の入力と、前記第１のパス素子の前記制御入力に結合された出力とを有する第１のフィードバック回路と、ここにおいて、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に略等しいかそれに比例し、前記第１のフィードバック回路は、前記基準電圧と前記フィードバック電圧との差分を低減する方向に前記第１のパス素子の前記抵抗を調整するように構成される、
前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のフィードバック回路に結合された出力とを有する第２のフィードバック回路と、ここにおいて、前記第２のフィードバック回路は、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第１のフィードバック回路のバイアス電圧を調整するように構成される、
を備える電圧レギュレータ。
［Ｃ２］
前記電圧レギュレータの前記入力は、電力供給レールに結合され、前記第１のフィードバック回路は、前記電力供給レール上の高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、Ｃ１に記載の電圧レギュレータ。
［Ｃ３］
前記第１のフィードバック回路は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、Ｃ１に記載の電圧レギュレータ。
［Ｃ４］
前記第１のフィードバック回路は、前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のパス素子の前記制御入力に結合された出力とを有する第１の増幅器を備え、前記第２のフィードバック回路は、前記第１の増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、Ｃ１に記載の電圧レギュレータ。
［Ｃ５］
前記第１のフィードバック回路は、電力供給レールと前記第１の増幅器との間に結合された第２のパス素子をさらに備え、前記第２のパス素子は、前記第２のパス素子の抵抗を制御するための制御入力を有し、前記第２のフィードバック回路の前記出力は、前記第２のパス素子の前記制御入力に結合され、前記第１のフィードバック回路の前記バイアス電圧は、前記第２のパス素子と前記第１の増幅器との間にあり、前記第２のフィードバック回路は、前記第２のパス素子の前記抵抗を調整することで、前記第１のフィードバック回路の前記バイアス電圧を調整するように構成される、Ｃ４に記載の電圧レギュレータ。
［Ｃ６］
前記第２のパス素子を通る電流は、前記第２のパス素子の前記抵抗が調整されるため、略一定のままである、Ｃ５に記載の電圧レギュレータ。
［Ｃ７］
前記第２のパス素子は、前記電力供給レールに結合されたソースと、前記第２のフィードバック回路の前記出力に結合されたゲートと、前記第１の増幅器に結合されたドレインとを有するｐ型電界効果トランジスタ（ＰＦＥＴ）を備える、Ｃ５に記載の電圧レギュレータ。
［Ｃ８］
前記第１の増幅器は、
差動ドライバと、
前記第２のパス素子と前記差動ドライバの第１の出力との間に結合された第１の負荷と、
前記第２のパス素子と前記差動ドライバの第２の出力との間に結合された第２の負荷と、ここにおいて、前記差動ドライバは、前記基準電圧と前記フィードバック電圧とに基づいて、前記第１の負荷および前記第２の負荷を駆動するように構成される、
を備える、Ｃ５に記載の電圧レギュレータ。
［Ｃ９］
前記第２のフィードバック回路は、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記第２のパス素子の前記抵抗を調整するように構成される、Ｃ８に記載の電圧レギュレータ。
［Ｃ１０］
前記第１の増幅器は、前記第１の増幅器にバイアス電流を供給するように構成された電流源をさらに備え、前記第２のパス素子を通る電流は、前記バイアス電流に略等しい、Ｃ８に記載の電圧レギュレータ。
［Ｃ１１］
前記第２のフィードバック回路は、前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のフィードバック回路に結合された出力とを有する第２の増幅器を備え、前記第１の増幅器は、低い利得で高い帯域幅の増幅器であり、前記第２の増幅器は、高い利得で低い帯域幅の増幅器である、Ｃ４に記載の電圧レギュレータ。
［Ｃ１２］
前記第２のパス素子と前記第１の増幅器との間に結合された第１の端と、前記第２の増幅器の前記出力に結合された第２の端を有するキャパシタをさらに備える、Ｃ１１に記載の電圧レギュレータ。
［Ｃ１３］
電圧制御のための方法であって、
基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を、フィードバック回路を使用して、調整することと、ここにおいて、前記第１のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記フィードバック回路のバイアス電圧を調整することと
を備える方法。
［Ｃ１４］
前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ１３に記載の方法。
［Ｃ１５］
前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ１３に記載の方法。
［Ｃ１６］
前記フィードバック回路は、増幅器を備え、前記フィードバック回路の前記バイアス電圧を調整することは、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ１３に記載の方法。
［Ｃ１７］
前記フィードバック回路は、電力供給レールと前記増幅器との間に結合された第２のパス素子をさらに備え、前記フィードバック回路の前記バイアス電圧は、前記第２のパス素子と前記増幅器との間にあり、前記フィードバック回路の前記バイアス電圧を調整することは、前記第２のパス素子の抵抗を調整することを備える、Ｃ１６に記載の方法。
［Ｃ１８］
前記第２のパス素子を通る電流は、前記第２のパス素子の前記抵抗が調整されるため、略一定のままである、Ｃ１７に記載の方法。
［Ｃ１９］
前記増幅器は、第１の負荷および第２の負荷を備え、前記第２のパス素子の前記抵抗を調整することは、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記第２のパス素子の前記抵抗を調整することを備える、Ｃ１７に記載の方法。
［Ｃ２０］
電圧制御のための装置であって、
基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を調整するための手段と、ここにおいて、前記第１のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第１のパス素子の前記抵抗を調整するための前記手段のバイアス電圧を調整するための手段と
を備える装置。
［Ｃ２１］
前記第１のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ２０に記載の装置。
［Ｃ２２］
前記第１のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ２０に記載の装置。
［Ｃ２３］
前記第１のパス素子の前記抵抗を調整するための前記手段は、増幅器を備え、前記バイアス電圧を調整するための前記手段は、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ２０に記載の装置。
［Ｃ２４］
前記増幅器は、第１の負荷および第２の負荷を備え、前記バイアス電圧を調整するための前記手段は、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記バイアス電圧を調整する、Ｃ２３に記載の装置。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
電圧レギュレータであって、
前記電圧レギュレータの入力と出力との間に結合された第１のパス素子と、ここにおいて、前記第１のパス素子は、前記第１のパス素子の抵抗を制御するための制御入力を有する、
基準電圧に結合された第１の入力と、フィードバック電圧に結合された第２の入力と、前記第１のパス素子の前記制御入力に結合された出力とを有する第１のフィードバック回路と、ここにおいて、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に略等しいかそれに比例し、前記第１のフィードバック回路は、前記基準電圧と前記フィードバック電圧との差分を低減する方向に前記第１のパス素子の前記抵抗を調整するように構成される、
前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のフィードバック回路に結合された出力とを有する第２のフィードバック回路と、ここにおいて、前記第２のフィードバック回路は、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第１のフィードバック回路のバイアス電圧を調整するように構成される、
を備える電圧レギュレータ。
［Ｃ２］
前記電圧レギュレータの前記入力は、電力供給レールに結合され、前記第１のフィードバック回路は、前記電力供給レール上の高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、Ｃ１に記載の電圧レギュレータ。
［Ｃ３］
前記第１のフィードバック回路は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、Ｃ１に記載の電圧レギュレータ。
［Ｃ４］
前記第１のフィードバック回路は、前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のパス素子の前記制御入力に結合された出力とを有する第１の増幅器を備え、前記第２のフィードバック回路は、前記第１の増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、Ｃ１に記載の電圧レギュレータ。
［Ｃ５］
前記第１のフィードバック回路は、電力供給レールと前記第１の増幅器との間に結合された第２のパス素子をさらに備え、前記第２のパス素子は、前記第２のパス素子の抵抗を制御するための制御入力を有し、前記第２のフィードバック回路の前記出力は、前記第２のパス素子の前記制御入力に結合され、前記第１のフィードバック回路の前記バイアス電圧は、前記第２のパス素子と前記第１の増幅器との間にあり、前記第２のフィードバック回路は、前記第２のパス素子の前記抵抗を調整することで、前記第１のフィードバック回路の前記バイアス電圧を調整するように構成される、Ｃ４に記載の電圧レギュレータ。
［Ｃ６］
前記第２のパス素子を通る電流は、前記第２のパス素子の前記抵抗が調整されるため、略一定のままである、Ｃ５に記載の電圧レギュレータ。
［Ｃ７］
前記第２のパス素子は、前記電力供給レールに結合されたソースと、前記第２のフィードバック回路の前記出力に結合されたゲートと、前記第１の増幅器に結合されたドレインとを有するｐ型電界効果トランジスタ（ＰＦＥＴ）を備える、Ｃ５に記載の電圧レギュレータ。
［Ｃ８］
前記第１の増幅器は、
差動ドライバと、
前記第２のパス素子と前記差動ドライバの第１の出力との間に結合された第１の負荷と、
前記第２のパス素子と前記差動ドライバの第２の出力との間に結合された第２の負荷と、ここにおいて、前記差動ドライバは、前記基準電圧と前記フィードバック電圧とに基づいて、前記第１の負荷および前記第２の負荷を駆動するように構成される、
を備える、Ｃ５に記載の電圧レギュレータ。
［Ｃ９］
前記第２のフィードバック回路は、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記第２のパス素子の前記抵抗を調整するように構成される、Ｃ８に記載の電圧レギュレータ。
［Ｃ１０］
前記第１の増幅器は、前記第１の増幅器にバイアス電流を供給するように構成された電流源をさらに備え、前記第２のパス素子を通る電流は、前記バイアス電流に略等しい、Ｃ８に記載の電圧レギュレータ。
［Ｃ１１］
前記第２のフィードバック回路は、前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のフィードバック回路に結合された出力とを有する第２の増幅器を備え、前記第１の増幅器は、低い利得で高い帯域幅の増幅器であり、前記第２の増幅器は、高い利得で低い帯域幅の増幅器である、Ｃ４に記載の電圧レギュレータ。
［Ｃ１２］
前記第２のパス素子と前記第１の増幅器との間に結合された第１の端と、前記第２の増幅器の前記出力に結合された第２の端を有するキャパシタをさらに備える、Ｃ１１に記載の電圧レギュレータ。
［Ｃ１３］
電圧制御のための方法であって、
基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を、フィードバック回路を使用して、調整することと、ここにおいて、前記第１のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記フィードバック回路のバイアス電圧を調整することと
を備える方法。
［Ｃ１４］
前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ１３に記載の方法。
［Ｃ１５］
前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ１３に記載の方法。
［Ｃ１６］
前記フィードバック回路は、増幅器を備え、前記フィードバック回路の前記バイアス電圧を調整することは、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ１３に記載の方法。
［Ｃ１７］
前記フィードバック回路は、電力供給レールと前記増幅器との間に結合された第２のパス素子をさらに備え、前記フィードバック回路の前記バイアス電圧は、前記第２のパス素子と前記増幅器との間にあり、前記フィードバック回路の前記バイアス電圧を調整することは、前記第２のパス素子の抵抗を調整することを備える、Ｃ１６に記載の方法。
［Ｃ１８］
前記第２のパス素子を通る電流は、前記第２のパス素子の前記抵抗が調整されるため、略一定のままである、Ｃ１７に記載の方法。
［Ｃ１９］
前記増幅器は、第１の負荷および第２の負荷を備え、前記第２のパス素子の前記抵抗を調整することは、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記第２のパス素子の前記抵抗を調整することを備える、Ｃ１７に記載の方法。
［Ｃ２０］
電圧制御のための装置であって、
基準電圧とフィードバック電圧との差分を低減する方向に第１のパス素子の抵抗を調整するための手段と、ここにおいて、前記第１のパス素子は、電圧レギュレータの入力と出力との間に結合され、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第１のパス素子の前記抵抗を調整するための前記手段のバイアス電圧を調整するための手段と
を備える装置。
［Ｃ２１］
前記第１のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ２０に記載の装置。
［Ｃ２２］
前記第１のパス素子の前記抵抗を調整するための前記手段は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ２０に記載の装置。
［Ｃ２３］
前記第１のパス素子の前記抵抗を調整するための前記手段は、増幅器を備え、前記バイアス電圧を調整するための前記手段は、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、Ｃ２０に記載の装置。
［Ｃ２４］
前記増幅器は、第１の負荷および第２の負荷を備え、前記バイアス電圧を調整するための前記手段は、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記バイアス電圧を調整する、Ｃ２３に記載の装置。
Claims (14)
- 電圧レギュレータであって、
電力供給レールと前記電圧レギュレータの出力との間に結合された第１のパス素子、ここにおいて、前記第１のパス素子は、前記第１のパス素子の抵抗を制御するための制御入力を有する、と、
第１のフィードバック回路であって、
第１のトランジスタと、第２のトランジスタと、第１の抵抗器と、第２の抵抗器と、電流源とを備える第１の増幅器、ここにおいて、前記第２のトランジスタのゲートは、基準電圧に結合され、ここにおいて、前記第１のトランジスタのゲートは、フィードバック電圧に結合され、前記第２のトランジスタのドレインは、前記第１のパス素子の前記制御入力に結合され、ここにおいて、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に略等しいかそれに比例し、前記第１の増幅器は、前記基準電圧と前記フィードバック電圧との差分を低減する方向に前記第１のパス素子の前記抵抗を調整するように構成され、ここにおいて、前記電流源は、前記第１および第２のトランジスタの両方のソースに結合される、と、
第２のパス素子、ここにおいて、前記第２のパス素子は、それぞれ前記第１および第２の抵抗器を介して、前記第１および第２のトランジスタの前記ドレインと、前記電力供給レールとの間に結合され、ここにおいて、前記第２のパス素子は、前記第２のパス素子の抵抗を制御するための制御入力を有し、ここにおいて、前記第１のフィードバック回路は、前記第２のパス素子と前記第１の増幅器との間のバイアス電圧を有する、と
を備える第１のフィードバック回路と、
前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第２のパス素子の前記制御入力に結合された出力とを有する第２のフィードバック回路、ここにおいて、前記第２のフィードバック回路は、前記第２のパス素子の前記抵抗を調整することによって、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第１のフィードバック回路の前記バイアス電圧を調整するように構成される、と
を備える電圧レギュレータ。 - 前記第１のフィードバック回路は、前記電力供給レール上の高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項１に記載の電圧レギュレータ。
- 前記第１のフィードバック回路は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項１に記載の電圧レギュレータ。
- 前記第２のフィードバック回路は、前記第１の増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項１に記載の電圧レギュレータ。
- 前記第２のパス素子は、前記電力供給レールに結合されたソースと、前記第２のフィードバック回路の前記出力に結合されたゲートと、前記第１の増幅器に結合されたドレインとを有するｐ型電界効果トランジスタ（ＰＦＥＴ）を備える、請求項１に記載の電圧レギュレータ。
- 前記第１の増幅器は、
前記第１および第２のトランジスタを備える差動ドライバと、
前記第２のパス素子と前記差動ドライバの第１の出力との間に結合された第１の負荷と、
前記第２のパス素子と前記差動ドライバの第２の出力との間に結合された第２の負荷と、ここにおいて、前記差動ドライバは、前記基準電圧と前記フィードバック電圧とに基づいて、前記第１の負荷および前記第２の負荷を駆動するように構成される、
を備える、請求項１に記載の電圧レギュレータ。 - 前記第２のフィードバック回路は、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記第２のパス素子の前記抵抗を調整するように構成される、請求項６に記載の電圧レギュレータ。
- 前記電流源は、前記第１の増幅器にバイアス電流を供給するように構成され、前記第２のパス素子を通る電流は、前記バイアス電流に略等しい、請求項６に記載の電圧レギュレータ。
- 前記第２のフィードバック回路は、前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のフィードバック回路に結合された出力とを有する第２の増幅器を備え、前記第１の増幅器は、低い利得で高い帯域幅の増幅器であり、前記第２の増幅器は、高い利得で低い帯域幅の増幅器であり、前記電圧レギュレータは、前記第２のパス素子と前記第１の増幅器との間に結合された第１の端と、前記第２の増幅器の前記出力に結合された第２の端を有するキャパシタをさらに備える、請求項４に記載の電圧レギュレータ。
- 請求項１ないし９のいずれか一項に記載の前記電圧レギュレータを用いた電圧制御のための方法であって、
基準電圧とフィードバック電圧との差分を低減する方向に前記第１のパス素子の抵抗を調整することと、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記第１のフィードバック回路中の第２のパス素子を使用して、前記第１のフィードバック回路のバイアス電圧を調整することと、ここで、前記バイアス電圧は、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に調整される、
を備える、方法。 - 前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項１０に記載の方法。
- 前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項１０に記載の方法。
- 前記第１のフィードバック回路の前記バイアス電圧を調整することは、前記第１の増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項１０に記載の方法。
- 前記第１のフィードバック回路の前記バイアス電圧を調整することは、前記第２のパス素子の抵抗を調整することを備える、請求項１３に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/009,600 | 2016-01-28 | ||
| US15/009,600 US9684325B1 (en) | 2016-01-28 | 2016-01-28 | Low dropout voltage regulator with improved power supply rejection |
| PCT/US2016/068436 WO2017131906A1 (en) | 2016-01-28 | 2016-12-22 | Low dropout voltage regulator with improved power supply rejection |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019507427A JP2019507427A (ja) | 2019-03-14 |
| JP2019507427A5 JP2019507427A5 (ja) | 2020-01-09 |
| JP6805259B2 true JP6805259B2 (ja) | 2020-12-23 |
Family
ID=57799865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018539145A Active JP6805259B2 (ja) | 2016-01-28 | 2016-12-22 | 改善された電源除去を有する低ドロップアウト電圧レギュレータ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US9684325B1 (ja) |
| EP (2) | EP3408724B1 (ja) |
| JP (1) | JP6805259B2 (ja) |
| KR (1) | KR102356564B1 (ja) |
| CN (2) | CN108700906B (ja) |
| AU (1) | AU2016389095B2 (ja) |
| BR (1) | BR112018015353B1 (ja) |
| ES (1) | ES2890825T3 (ja) |
| TW (1) | TWI606321B (ja) |
| WO (1) | WO2017131906A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10382030B2 (en) * | 2017-07-12 | 2019-08-13 | Texas Instruments Incorporated | Apparatus having process, voltage and temperature-independent line transient management |
| US10013005B1 (en) * | 2017-08-31 | 2018-07-03 | Xilinx, Inc. | Low voltage regulator |
| CN107632658A (zh) * | 2017-10-30 | 2018-01-26 | 杭州洪芯微电子科技有限公司 | 高电源抑制比的低压差线性稳压器 |
| US10411599B1 (en) | 2018-03-28 | 2019-09-10 | Qualcomm Incorporated | Boost and LDO hybrid converter with dual-loop control |
| US10488875B1 (en) * | 2018-08-22 | 2019-11-26 | Nxp B.V. | Dual loop low dropout regulator system |
| CN108919874B (zh) * | 2018-08-30 | 2023-07-11 | 北京神经元网络技术有限公司 | 一种低压差线性稳压器 |
| US10444780B1 (en) | 2018-09-20 | 2019-10-15 | Qualcomm Incorporated | Regulation/bypass automation for LDO with multiple supply voltages |
| US10591938B1 (en) | 2018-10-16 | 2020-03-17 | Qualcomm Incorporated | PMOS-output LDO with full spectrum PSR |
| US10545523B1 (en) | 2018-10-25 | 2020-01-28 | Qualcomm Incorporated | Adaptive gate-biased field effect transistor for low-dropout regulator |
| US10809752B2 (en) * | 2018-12-10 | 2020-10-20 | Analog Devices International Unlimited Company | Bandgap voltage reference, and a precision voltage source including such a bandgap voltage reference |
| US11372436B2 (en) | 2019-10-14 | 2022-06-28 | Qualcomm Incorporated | Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages |
| US11029716B1 (en) * | 2020-02-18 | 2021-06-08 | Silicon Laboratories Inc. | Providing low power charge pump for integrated circuit |
| CN111414040A (zh) * | 2020-04-10 | 2020-07-14 | 上海兆芯集成电路有限公司 | 低压差线性稳压器 |
| JP7391791B2 (ja) * | 2020-08-12 | 2023-12-05 | 株式会社東芝 | 定電圧回路 |
| US11329559B2 (en) * | 2020-08-24 | 2022-05-10 | Nanya Technology Corporation | Low dropout regulator and control method thereof |
| US11658570B2 (en) * | 2020-09-01 | 2023-05-23 | Intel Corporation | Seamless non-linear voltage regulation control to linear control apparatus and method |
| US11630472B2 (en) | 2020-12-15 | 2023-04-18 | Texas Instruments Incorporated | Mitigation of transient effects for wide load ranges |
| CN113315089B (zh) * | 2021-05-27 | 2023-06-23 | 晶艺半导体有限公司 | 一种高电源抑制比负载开关电路及其控制方法 |
| WO2023095462A1 (ja) * | 2021-11-29 | 2023-06-01 | 国立大学法人大阪大学 | 定電圧回路及び電子機器 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629609A (en) * | 1994-03-08 | 1997-05-13 | Texas Instruments Incorporated | Method and apparatus for improving the drop-out voltage in a low drop out voltage regulator |
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
| US6246221B1 (en) | 2000-09-20 | 2001-06-12 | Texas Instruments Incorporated | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
| US6465994B1 (en) | 2002-03-27 | 2002-10-15 | Texas Instruments Incorporated | Low dropout voltage regulator with variable bandwidth based on load current |
| JP4744945B2 (ja) * | 2004-07-27 | 2011-08-10 | ローム株式会社 | レギュレータ回路 |
| US7030595B2 (en) * | 2004-08-04 | 2006-04-18 | Nanopower Solutions Co., Ltd. | Voltage regulator having an inverse adaptive controller |
| US7323853B2 (en) | 2005-03-01 | 2008-01-29 | 02Micro International Ltd. | Low drop-out voltage regulator with common-mode feedback |
| US20060273771A1 (en) * | 2005-06-03 | 2006-12-07 | Micrel, Incorporated | Creating additional phase margin in the open loop gain of a negative feedback amplifier system |
| US7199565B1 (en) * | 2006-04-18 | 2007-04-03 | Atmel Corporation | Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit |
| US7446515B2 (en) | 2006-08-31 | 2008-11-04 | Texas Instruments Incorporated | Compensating NMOS LDO regulator using auxiliary amplifier |
| US7402985B2 (en) | 2006-09-06 | 2008-07-22 | Intel Corporation | Dual path linear voltage regulator |
| US7683592B2 (en) * | 2006-09-06 | 2010-03-23 | Atmel Corporation | Low dropout voltage regulator with switching output current boost circuit |
| CN100595714C (zh) * | 2006-12-22 | 2010-03-24 | 崇贸科技股份有限公司 | 低压降稳压器及其稳压方法 |
| CN101661301B (zh) * | 2008-08-25 | 2011-06-29 | 原相科技股份有限公司 | 具有频率补偿的低压降线性稳压器 |
| JP2010199719A (ja) * | 2009-02-23 | 2010-09-09 | Asahi Kasei Electronics Co Ltd | 反転増幅器 |
| US8754620B2 (en) | 2009-07-03 | 2014-06-17 | Stmicroelectronics International N.V. | Voltage regulator |
| JP5467845B2 (ja) * | 2009-09-29 | 2014-04-09 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US8289009B1 (en) * | 2009-11-09 | 2012-10-16 | Texas Instruments Incorporated | Low dropout (LDO) regulator with ultra-low quiescent current |
| US20110298499A1 (en) | 2010-06-04 | 2011-12-08 | Samsung Electronics Co., Ltd. | Internal voltage generator and integrated circuit device including the same |
| US8575905B2 (en) | 2010-06-24 | 2013-11-05 | International Business Machines Corporation | Dual loop voltage regulator with bias voltage capacitor |
| US9110488B2 (en) | 2011-06-07 | 2015-08-18 | International Business Machines Corporation | Wide-bandwidth linear regulator |
| CN102354243B (zh) * | 2011-08-11 | 2014-03-12 | 中国科学院上海高等研究院 | 集成式线性稳压器 |
| CN102393781A (zh) | 2011-12-06 | 2012-03-28 | 四川和芯微电子股份有限公司 | 低压差线性稳压电路及系统 |
| US8890499B2 (en) * | 2013-03-11 | 2014-11-18 | Micrel, Inc. | Buck DC-DC converter with improved accuracy |
| EP2857923B1 (en) * | 2013-10-07 | 2020-04-29 | Dialog Semiconductor GmbH | An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing |
| US9535439B2 (en) | 2013-11-08 | 2017-01-03 | Texas Instruments Incorporated | LDO current limit control with sense and control transistors |
| JP6326836B2 (ja) * | 2014-02-03 | 2018-05-23 | セイコーエプソン株式会社 | シリーズレギュレーター回路、半導体集積回路装置、及び、電子機器 |
| JP6306439B2 (ja) * | 2014-06-05 | 2018-04-04 | 日本電信電話株式会社 | シリーズレギュレータ回路 |
| CN104181972B (zh) | 2014-09-05 | 2015-12-30 | 电子科技大学 | 一种具有高电源抑制比特性的低压差线性稳压器 |
| CN104808734B (zh) * | 2015-02-17 | 2016-04-06 | 唯捷创芯(天津)电子技术有限公司 | 一种宽耐压范围的自适应低压差线性稳压器及其芯片 |
| CN104699161B (zh) * | 2015-03-27 | 2017-06-06 | 西安紫光国芯半导体有限公司 | 一种根据负载频率和输出电压动态调整偏置电流的稳压器 |
-
2016
- 2016-01-28 US US15/009,600 patent/US9684325B1/en active Active
- 2016-12-22 KR KR1020187021356A patent/KR102356564B1/ko active IP Right Grant
- 2016-12-22 JP JP2018539145A patent/JP6805259B2/ja active Active
- 2016-12-22 WO PCT/US2016/068436 patent/WO2017131906A1/en active Application Filing
- 2016-12-22 CN CN201680080535.1A patent/CN108700906B/zh active Active
- 2016-12-22 AU AU2016389095A patent/AU2016389095B2/en active Active
- 2016-12-22 ES ES16826590T patent/ES2890825T3/es active Active
- 2016-12-22 CN CN202011449454.9A patent/CN112578842B/zh active Active
- 2016-12-22 BR BR112018015353-2A patent/BR112018015353B1/pt active IP Right Grant
- 2016-12-22 EP EP16826590.8A patent/EP3408724B1/en active Active
- 2016-12-22 EP EP21176022.8A patent/EP3889730A1/en active Pending
- 2016-12-26 TW TW105143144A patent/TWI606321B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017131906A1 (en) | 2017-08-03 |
| ES2890825T3 (es) | 2022-01-24 |
| CN108700906A (zh) | 2018-10-23 |
| CN112578842A (zh) | 2021-03-30 |
| EP3889730A1 (en) | 2021-10-06 |
| CN108700906B (zh) | 2020-12-25 |
| AU2016389095A1 (en) | 2018-07-19 |
| BR112018015353B1 (pt) | 2023-02-23 |
| CN112578842B (zh) | 2023-04-07 |
| TWI606321B (zh) | 2017-11-21 |
| AU2016389095B2 (en) | 2020-09-10 |
| TW201737008A (zh) | 2017-10-16 |
| EP3408724A1 (en) | 2018-12-05 |
| KR102356564B1 (ko) | 2022-01-26 |
| BR112018015353A2 (pt) | 2018-12-18 |
| JP2019507427A (ja) | 2019-03-14 |
| US9684325B1 (en) | 2017-06-20 |
| EP3408724B1 (en) | 2021-09-01 |
| KR20180105656A (ko) | 2018-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6805259B2 (ja) | 改善された電源除去を有する低ドロップアウト電圧レギュレータ | |
| TWI413881B (zh) | 線性穩壓器及其電流感測電路 | |
| KR101238296B1 (ko) | 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술 | |
| US8854023B2 (en) | Low dropout linear regulator | |
| JP2015141720A (ja) | 低ドロップアウト電圧レギュレータおよび方法 | |
| EP2857923B1 (en) | An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing | |
| JP6316632B2 (ja) | ボルテージレギュレータ | |
| TWI476557B (zh) | 低壓降電壓調節器及其方法 | |
| US20150355653A1 (en) | Linear Voltage Regulator Utilizing a Large Range of Bypass-Capacitance | |
| US8669753B2 (en) | Voltage regulator having a phase compensation circuit | |
| TWI804589B (zh) | 電壓調節器 | |
| US20160077535A1 (en) | Voltage regulator circuit | |
| JP2009116679A (ja) | リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置 | |
| US20210303014A1 (en) | Compensation for low dropout voltage regulator | |
| US8400214B2 (en) | Class AB output stage | |
| US20130063115A1 (en) | Constant-voltage power supply circuit | |
| US10558232B2 (en) | Regulator circuit and control method | |
| JP2017091316A (ja) | 安定化電源回路 | |
| WO2020258420A1 (zh) | 一种稳压器 | |
| US11693439B2 (en) | Voltage regulator capable of providing stable output voltage signal | |
| US20060267568A1 (en) | Voltage regulating circuit and method thereof | |
| JP6510165B2 (ja) | オペアンプ | |
| US11527999B2 (en) | Dynamic biasing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6805259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |