CN101382816A - 一种恒流电路 - Google Patents

Abstract

本发明适用于集成电路领域，提供了一种恒流电路，包括：镜像电流产生电路，将输入的参考电流进行镜像变换；输出电阻提升电路，将所述镜像变换后的镜像电流输出，并将电流输出端的等效电阻放大。本发明提供的恒流电路通过镜像电流产生电路产生各个偏置电压，确保MOS管工作状态一致，保证了电流放大倍数不受输出电流大小的影响；同时，采用输出电阻提升电路对电流输出端的等效电阻进行放大，保证输出电流不受输出脚电压的影响，提高了恒流电路的性能。

Description

一种恒流电路

技术领域

本发明属于集成电路领域，尤其涉及一种恒流电路。

背景技术

模拟信号芯片以及模拟数字混合信号芯片中经常需要能够产生高性能电流的恒流电路，该恒流电路可以产生各种电流以提供给芯片内部或外部使用；利用该恒流电路的芯片可以完成模数转换、数模转换以及提供各种工作电流等。

尤其是在一些精度要求高、输出阻抗要求高的应用领域，一个具有电源电压抑制能力强的恒流电路十分必要。例如在恒流LED驱动应用领域(特别是大屏幕LED屏)，为了保证LED屏中各像素的一致性以及电源电压抑制能力强，一般要求输出电流对电源抑制能力达到60dB以上(即输出端的电压变化1V，引起的电流变化小于0.1％)，同时还要求输出的电压范围为0.7V-VCC。

图1示出了现有技术提供的恒流电路，包括三个MOS管M1、M2、M3，其中MOS管M1的源极接地，栅、漏极接参考电流Iref，MOS管M2的源极接地，栅极连接至MOS管M1的栅极，还连接至参考电流Iref，漏极连接至MOS管M3的源极，而MOS管M3的栅极接偏置电压VB，漏极输出电流Iout。其中，参考电流Iref通过由MOS管M1、M2组成的镜像电路后产生的镜像电流通过MOS管M3输出电流Iout。理论上，Iout＝N×Iref(其中N为M2与M1的宽长比的比值)；然而，当参考电流Iref发生改变时，MOS管M1、M2的栅极电压也发生改变，导致M1与M2的源漏压降变化，使得比例N会随着输入参考电流Iref的变化而变化，从而使得输出的电流Iout存在误差。

在CMOS工艺中，MOS管的等效输出电流Iout受MOS管漏源极之间的电压影响，如果MOS管漏源极之间的电压变化1V，则导致输出电流Iout的变化超过1％，如此大幅度的变化对于要求电源电压抑制能力强的恒流电路来说是致命的。

发明内容

本发明实施例的目的在于提供一种恒流电路，旨在解决现有技术提供的恒流电路的电源电压抑制能力弱的问题。

本发明实施例是这样实现的，一种恒流电路，包括：

镜像电流产生电路，将输入的参考电流进行镜像变换；

输出电阻提升电路，将所述镜像变换后的镜像电流输出，并将电流输出端的等效电阻放大。

本发明实施例提供的恒流电路通过镜像电流产生电路产生各个偏置电压，确保MOS管工作状态一致，保证了电流放大倍数不受输出电流大小的影响；同时，采用输出电阻提升电路对电流输出端的等效电阻进行放大，保证输出电流不受输出脚电压的影响，提高了恒流电路的性能。

附图说明

图1是现有技术提供的恒流电路的电路图；

图2是本发明实施例提供的恒流电路的电路图；

图3是本发明实施例提供的恒流电路中放大电路的电路图；

图4是本发明实施例提供的恒流电路中输出电阻提升电路的等效电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供的恒流电路通过镜像电流产生电路产生各个偏置电压，确保MOS管工作状态一致，保证了电流放大倍数不受输出电流大小的影响；同时，采用输出电阻提升电路对电流输出端的等效电阻进行放大，保证输出电流不受输出脚电压的影响，提高了恒流电路的性能。

本发明实施例提供的恒流电路可以采用互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺制作，也可以采用模拟的双极工艺(Bipolar)制作；该恒流电路主要应用于电源管理领域和微电子技术领域，具体应用于恒流LED驱动芯片、电源管理、数据转换电路等。

图2示出了本发明实施例提供的恒流电路，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下。

恒流电路包括：镜像电流产生电路10以及输出电阻提升电路20，其中镜像电流产生电路10将输入的参考电流Iref进行镜像变换；输出电阻提升电路20将镜像变换后的镜像电流输出，并将电流输出端的等效电阻放大。

其中，镜像电流产生电路10包括：第一晶体管M1、第二晶体管M2以及第一放大电路A1；其中，第一晶体管M1的栅极连接至第一放大器A1的输出端；源极接地，漏极与参考电流Iref连接，还与第一放大电路A1的正相输入端连接；第一放大电路A1的反相输入端接参考电压VB；第二晶体管M2的栅极连接至第一放大器A1的输出端；源极接地，漏极输出镜像电流。需要说明的是，本发明实施例中的所有晶体管的源极与漏极均可以互换。

作为本发明的一个实施例，第一晶体管M1与第二晶体管M2可以为MOS管，也可以为三极管。

在本发明实施例中，第一放大电路A1的电路如图3所示，包括：差分输入对管30、第四晶体管MN5、第五晶体管MN6以及镜像电路40；其中，差分输入对管30将第一差分电压信号VP以及第二差分电压信号VN分别转换为第一差分电流信号Ivp和第二差分电流信号Ivn并放大后输出；第四晶体管MN5的源极接收第一差分电流信号Ivp，经过平移处理后由漏极输出；第五晶体管MN6的源极接收第二差分电流信号Ivn，经过平移处理后由漏极输出；镜像电路40接收第四晶体管MN5漏极输出的经过平移处理的第一差分电流信号Ivp以及第五晶体管MN6漏极输出的经过平移处理的第二差分电流信号Ivn，进行镜像变换后，输出第一差分电流信号以及第二差分电流信号之和Iv＝Ivp+Ivn。

作为本发明的一个实施例，差分输入对管30包括：第六晶体管MP1和第七晶体管MP2；其中，第六晶体管MP1的源极与第七晶体管MP2的源极连接，第六晶体管MP1的栅极接第一差分电压信号VP，由第六晶体管MP1的漏极输出第一差分电流信号Ivp；第七晶体管MP2的栅极接第二差分电压信号VN，由第七晶体管MP2的漏极输出第二差分电流信号Ivn。

作为本发明的一个实施例，镜像电路40包括：第八晶体管MP3和第九晶体管MP4；其中，第八晶体管MP3的源极与第九晶体管MP4的源极连接，第八晶体管MP3的栅极与第九晶体管MP4的栅极连接，第八晶体管MP3的漏极与其栅极连接，还与第四晶体管MN5的漏极连接；第九晶体管MP4的漏极与第五晶体管MN6的漏极连接，第九晶体管MP4的漏极与第五晶体管MN6的漏极连接的连接端为第一放大电路A1的输出端。

在本发明实施例中，输出电阻提升电路20包括：第二晶体管M2、第三晶体管M3以及第二放大电路A2；其中，第三晶体管M3的栅极连接至第二放大电路A2的输出端，源极连接至第二晶体管M2的漏极，还连接至第二放大电路A2的反相输入端；漏极输出镜像电流；第二放大电路A2的正相输入端与第一放大电路A1的正相输入端，还与参考电流Iref连接，还与第一晶体管M1的漏极连接；放大第三晶体管M3的等效电阻。

作为本发明的一个实施例，第三晶体管M3可以为MOS管，也可以为三极管。

在本发明实施例中，第二放大电路A2与第一放大电路A1的电路一样，在此不再赘述。

为了进一步说明，现结合图2详述恒流电路的原理：根据MOS管的I-V特性，该恒流电路产生的电流为：

$I_{\mathrm{OUT}}=\frac{1}{2}\·u\·C_{\mathrm{ox}}\·\frac{W_{M2}}{L_{M2}}\·{(V_{\mathrm{GS},M2}-V_T)}^2\·(1+\mathrm{\λ}\·V_{\mathrm{DS},M2})$

而参考电流Iref为：

$I_{\mathrm{ref}}=\frac{1}{2}\·u\·C_{\mathrm{ox}}\·\frac{W_{M1}}{L_{M1}}\·{(V_{\mathrm{GS},M1}-V_T)}^2\·(1+\mathrm{\λ}\·V_{\mathrm{DS},M1})$

由于：VB1＝VB2＝VB，且V_GS，M1＝V_GS，M2，V_DS，M1＝V_DS，M2

因此： $I_{\mathrm{OUT}}=\frac{1}{2}\·u\·C_{\mathrm{ox}}\·N\·\frac{W_{M1}}{L_{M1}}\·{(V_{\mathrm{GS},M1}-V_T)}^2\·(1+\mathrm{\λ}\·V_{\mathrm{DS},M1})=N\·I_{\mathrm{ref}}$

其中：V_T为MOS管M1、M2的阈值电压(具体根据加工工艺不同而不同)，约为560mV；

V_GS，M1、V_GS，M2分别为MOS管M1与M2的栅极(Gate)源极(Source)的压降；

V_DS，M1，V_DS，M2分别是M1、M2管漏极(Drain)到源极(Source)的压降；

N为M2与M1的宽长比的比值，即为 $N=\frac{W_{M2}}{L_{M2}}/\frac{W_{M1}}{L_{M1}};$

参考电流Iref经镜像电流产生电路10后流过MOS管M3，最后从Iout管脚流出，即输出脚的输出的电流为：Iout＝N×Iref

综合上述可知：由于V_GS，M1＝V_GS，M2以及V_DS，M1＝V_DS，M2，因此，Iout等于参考电流Iref的N倍，而M1、M2的宽长比可以在CMOS工艺中精密控制；因此，在参考电流Iref变化范围60dB(如从1uA～10mA)时，电流放大倍数变化不超过1％；保证了电流放大倍数N不受输出电流大小的影响，满足了高电压变化抑制能力的要求。

图4示出了输出电阻提升电路20等效电路图，从图中可知输出电流Iout的等效输出电阻Ro为：R_o＝g_m3·A_V·R_O2·R_O3，其中：gm3为M3的跨导；Av是第二放大电路A2的开环电压增益；Ro2、Ro3分别是MOS管M2、M3的电流输出端Io2、Io3的等效电阻。

由此可见，在电流输出端采用输出电阻提升电路20，相对于单管电流输出(等效输出电阻为Ro2)，可以把等效输出电阻提升g_m3·A_V·R_O3倍，若gm为1mS，Av＝300，Ro3＝100K，则可以将输出电阻提升约3万倍，这样，保证了输出电流不受输出脚电压的影响，得到了高性能的恒流输出电路。

本发明实施例提供的恒流电路通过镜像电流产生电路产生各个偏置电压，确保MOS管工作状态一致，保证了电流放大倍数不受输出电流大小的影响；同时，采用输出电阻提升电路对电流输出端的等效电阻进行放大，保证输出电流不受输出脚电压的影响，提高了恒流电路的性能。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1、一种恒流电路，其特征在于，所述恒流电路包括:

镜像电流产生电路，将输入的参考电流进行镜像变换；

输出电阻提升电路，将所述镜像变换后的镜像电流输出，并将电流输出端的等效电阻放大。

2、如权利要求1所述的恒流电路，其特征在于，所述镜像电流产生电路包括:

第一晶体管、第二晶体管以及第一放大电路；

所述第一晶体管的栅极连接至所述第一放大器的输出端，所述第一晶体管的源极接地，所述第一晶体管的漏极与所述参考电流连接，还与所述第一放大电路的正相输入端连接；所述第一放大电路的反相输入端接参考电压；

所述第二晶体管的栅极连接至所述第一放大器的输出端，所述第二晶体管的源极接地，所述第二晶体管的漏极输出镜像电流。

3、如权利要求2所述的恒流电路，其特征在于，所述第一晶体管与所述第二晶体管为MOS管或三极管。

4、如权利要求2所述的恒流电路，其特征在于，所述第一放大电路包括:

差分输入对管、第四晶体管、第五晶体管以及镜像电路；

所述差分输入对管将第一差分电压信号以及第二差分电压信号分别转换为第一差分电流信号和第二差分电流信号并放大后输出；

所述第四晶体管的源极接收所述第一差分电流信号，经过平移处理后由所述第四晶体管的漏极输出；

所述第五晶体管的源极接收所述第二差分电流信号，经过平移处理后由所述第五晶体管的漏极输出；

所述镜像电路接收所述第四晶体管漏极输出的经过平移处理的第一差分电流信号以及第五晶体管漏极输出的经过平移处理的第二差分电流信号，进行镜像变换后，输出所述第一差分电流信号以及所述第二差分电流信号之和。

5、如权利要求4所述的恒流电路，其特征在于，所述差分输入对管包括:

第六晶体管和第七晶体管；

所述第六晶体管的源极与所述第七晶体管的源极连接，所述第六晶体管的栅极接所述第一差分电压信号，由所述第六晶体管的漏极输出所述第一差分电流信号；

所述第七晶体管的栅极接所述第二差分电压信号，由所述第七晶体管的漏极输出所述第二差分电流信号。

6、如权利要求4所述的恒流电路，其特征在于，所述镜像电路包括:

第八晶体管和第九晶体管；

所述第八晶体管的源极与所述第九晶体管的源极连接，所述第八晶体管的栅极与所述第九晶体管的栅极连接，所述第八晶体管的漏极与栅极连接，还与所述第四晶体管的漏极连接；所述第九晶体管的漏极与所述第五晶体管的漏极连接，所述第九晶体管的漏极与所述第五晶体管的漏极连接的连接端为所述第一放大电路的输出端。

7、如权利要求2所述的恒流电路，其特征在于，所述输出电阻提升电路包括:

第二晶体管、第三晶体管以及第二放大电路；

所述第三晶体管的栅极连接至所述第二放大电路的输出端，所述第三晶体管的源极连接至所述第二晶体管的漏极，还连接至所述第二放大电路的反相输入端；所述第三晶体管的漏极输出镜像电流；

所述第二放大电路的正相输入端与所述第一放大电路的正相输入端连接，还与所述参考电流连接，还与所述第一晶体管的漏极连接；放大所述第三晶体管的等效电阻。

8、如权利要求7所述的恒流电路，其特征在于，所述第三晶体管为MOS管或三极管。

Images