KR100463228B1

KR100463228B1 - 반도체장치의 내부전원전압 발생회로

Info

Publication number: KR100463228B1
Application number: KR10-2002-0019450A
Authority: KR
Inventors: 시모무라나라카즈
Original assignee: 샤프 가부시키가이샤
Priority date: 2001-04-10
Filing date: 2002-04-10
Publication date: 2004-12-23
Also published as: KR20020079567A; TW541679B; JP2002304890A; US6677801B2; US20020145466A1; JP3868756B2

Abstract

(과제)프로세스변동이 발생한 경우에도, 반도체장치의 성능을 최대한으로 끌어 낼 수 있도록, 적절한 내부전원전압을 공급한다.

(해결수단)반도체장치의 반도체칩내에 조립된 한개의 전계효과 트랜지스터와 복수의 저항으로 구성한 분압회로를 보유하고, 이 분압회로에 의해 외부로부터 공급되는 전원전압을 전계효과 트랜지스터의 도통·비도통에 의해서 2종의 전압으로 분압하여, 이 분압한 전압을 반도체칩내에 조립된 복수의 전계효과 트랜지스터에 내부전원전압으로서 공급한다.

Description

반도체장치의 내부전원전압 발생회로{INTERNAL POWER VOLTAGE GENERATING CIRCUIT OF SEMICONDUCTOR DEVICE}

본 발명은, 반도체장치의 내부전원전압 발생회로에 관한 것이다.

도 4는 종래의 일반적인 반도체장치의 기능을 나타내는 기능블록도이다.

반도체장치는 본래의 기능을 취급하는 기능회로(논리회로나 기억회로, 제어회로등)(11) 외에, 보호회로(12)나 입출력회로(13)를 구비하고 있다. 데이터나 어드레스 등의 신호(S)는, 보호회로(12)와 입출력회로(13)를 경유하여 기능회로(11)에 입출력된다.

이들의 보호회로(12), 입출력회로(13), 기능회로(11)에는, 외부전원으로부터 전원(P)이 공급되고 있다. 그리고, 기능회로(11)에 대하여는, 미리 설정된 전압이 공급되도록 구성되는 것이 보통이다.

일반적으로, 반도체장치는, 제조시의 프로세스 변동에 대하여도 사양을 만족하도록 마진을 예상하여 설계된다. 그러나, 최근 반도체장치의 사양이 복잡하게 되면서, 마진을 예상한 설계가 곤란하게 되고 있다. 또한, 미세화가 진행됨에 따라서, 프로세스변동에 대한 각 소자의 특성변동의 정도가 커지고 있기 때문에, 이 큰 특성변동을 예상한 설계는 곤란하게 되고 있다. 이 때문에, 사양을 만족 하지 않는 반도체칩이나 웨이퍼가 제조되어, 제품 비율이 저하할 가능성이 점점더 증가하고 있다.

이와같이, 프로세스변동에 대한 제품 비율 저하를 방지하는 것으로서, 일본특허 평6-326588호 공보에 기재된 반도체장치가 알려져 있다. 이 반도체장치는, 반도체칩마다 프로세스변동에 따른 최적의 동작전압을 공급하고, 각각의 반도체칩을 최적에 가까운 조건에서 사용할 수 있도록 하여, 각 반도체칩의 성능을 최대한으로 끌어 내는 것을 가능하도록 한 것이다.

이 반도체장치의 내부전원전압을 발생시키는 회로를 도 5에 나타낸다. 이 내부전원전압을 발생시키는 회로는 참조 전위생성회로(14)와 정전압회로(15)로 구성되어 있다.

참조 전위생성회로(14)는, 저항(R), 복수의 다이오드(D), 및 일부의 다이오드(D)에 각각 병렬로 접속된 복수의 퓨즈(F)를 보유하고 있다. 이 참조 전위생성회로(14)는, 외부전원전압(V㏄)을 저항(R)과 다이오드(D)로 분압하여 참조전위 (Vref)를 생성한다.

정전압회로(15)는, 커런트미러회로와 소스 폴로워회로로 구성되어 있다. 이 정전압회로(15)는, 참조전위(Vref)와 동일한 전위의 내부전원전압(Vint)을 출력한다.

이 내부전원전압을 발생시키는 회로에서는, 퓨즈(F)의 일부를 절단함으로써, 소망의 내부전원전압(Vint)을 발생시키도록 하고 있다. 예컨대, 다이오드(D)로서 실리콘 다이오드를 이용한 경우, 실리콘 다이오드는, 한 개당 약 0.6V의 순방향바이어스로 전류가 상승하기 때문에, 참조전위(Vref)는, 약 0.6V로 다이오드의 단수를 곱한 것으로 된다. 이를 이용하여, 퓨즈(F)를 절단하고 다이오드(D)의 단수를 변환함으로써 참조전위(Vref)의 값을 변경하도록 하고 있다.

그러나, 상기 전압발생회로에서는, 참조전위(Vref)는, 다이오드(D)와 저항(R)의 값만으로서 결정되기 때문에, 다이오드(D)의 순방향전위(약 0.6V의 전압값)로부터 결정되는 이산적인 값 밖에 얻어지지 않는다. 예컨대, 상기의 실리콘 다이오드를 이용한 경우로서는, 0.6V의 정수배의 값 밖에 얻어지지 않는다.

또한, 최적인 내부전원전압(Vint)을 선택하기 위해서, 퓨즈(F)를 절단하는 공정이 필요하기 때문에, 제조공정수의 증가에 의한 제조비용의 상승과 제조기간(TAT)의 장기화라고 하는 문제도 있다.

본 발명은, 이러한 사정을 고려하여 이루어진 것으로, 퓨즈의 절단이라고 하는 공정을 증가시키는 일없이, 프로세스변동이 발생한 경우에도, 반도체장치의 성능을 최대한으로 끌어 낼 수 있도록, 적절한 내부전원전압을 공급하는 것이 가능한 반도체장치의 내부전원전압 발생회로를 제공하는 것이다.

도 1은 본 발명의 내부전원전압 발생회로가 적용되는 반도체장치의 기능블록도;

도 2는 본 발명의 내부전원전압 발생회로의 실시형태(1)의 구성을 나타내는 회로도;

도 3은 본 발명의 내부전원전압 발생회로의 실시형태2의 구성을 나타내는 회로도;

도 4는 종래가 일반적인 반도체장치의 기능을 나타내는 기능블록도; 및

도 5는 종래의 반도체장치의 내부전원전압을 발생시키는 회로를 나타내는 도이다.

<도면의 주요부분에 대한 부호의 설명>

1 내부전원전압 발생회로

2,4 기준전위 발생회로

3 전압자동조정회로

11 기능회로

12 보호회로

13 입출력회로

15 정전압회로

D1 다이오드

Gnd 접지전압

P 전원

R1,R2,R3,R4 저항

S 신호

Tr1 트랜지스터

Vcc 외부전원전압

Vcri 판단전위

Vint 내부전원전압

Vref 참조전위

본 발명은, 반도체장치의 반도체칩내에 조립된 한개의 전계효과 트랜지스터와 복수의 저항으로 구성한 분압회로를 보유하고, 이 분압회로에 의해, 외부로부터 공급되는 전원전압을 전계효과 트랜지스터의 도통·비도통에 의해서 2종의 전압으로 분압하여, 이 분압한 전압을 반도체칩내에 조립된 복수의 전계효과 트랜지스터에 내부전원전압으로서 공급하는 반도체장치의 내부전원전압 발생회로이다.

본 발명에서는, 외부로부터 공급되는 전원전압을 분압회로에서 분압하는 경우에, 분압회로를 구성하는 전계효과 트랜지스터의 도통·비도통에 의해서 2종의 전압으로 분압하여, 이 분압한 전압을 반도체칩내에 조립된 복수의 전계효과 트랜지스터에 내부전원전압으로서 공급한다. 이것에 의해, 반도체칩 제조시의 프로세스변동에 의해 변화된 반도체칩내의 전계효과 트랜지스터의 임계값 전압의 값에 따라서, 내부전원전압의 값을 변화시킨다.

분압회로에서 분압되는 전압의 값은, 분압회로가 전계효과 트랜지스터와 저항으로 구성되어 있기 때문에, 전계효과 트랜지스터의 도통상태(즉, 도통 또는 비도통)에 의해서 변화한다. 이것은, 전계효과 트랜지스터의 게이트전극에 일정값의 전압을 인가하여, 이 전압값 보다도 전계효과 트랜지스터의 임계값전압의 쪽이 큰가 작은가에 의해서 전계효과 트랜지스터의 도통상태가 변화되는 것을 이용하고 있다.

일반적으로, 반도체칩 제조시의 프로세스변동에 의해서, 반도체칩내에 조립된 전계효과 트랜지스터의 임계값전압이 낮은 경우, 스탠바이시의 소비전력이 커져서, 소망의 사양을 만족하지 않게 된다. 이를 방지하기 위해서는, 반도체칩내에 조립된 전계효과 트랜지스터에 공급하는 내부전원전압을 조금 내리는 것이 효과적이다.

본 발명에서는, 반도체칩내에 조립된 전계효과 트랜지스터의 임계값전압, 즉 분압회로의 전계효과 트랜지스터의 임계값전압이 전계효과 트랜지스터의 게이트전극에 인가된 일정한 전압값보다도 높은 경우에는, 전계효과 트랜지스터가 비도통상태로 있기 때문에, 그 비도통상태의 회로정수에 따른 전압이 분압회로에서 출력된다.

한편, 프로세스변동에 의해, 분압회로의 전계효과 트랜지스터의 임계값전압이 전계효과 트랜지스터의 게이트전극에 인가된 일정한 전압값보다도 낮은 경우에는, 전계효과 트랜지스터가 도통상태로 되기 때문에, 분압회로의 회로정수가 전환되어, 도통상태의 회로정수에 따른 전압이 분압회로에서 출력된다.

이와 같이하여, 전계효과 트랜지스터의 임계값전압이 낮아 진 경우에는, 분압회로의 회로정수를 변화시켜 반도체칩내에 조립된 전계효과 트랜지스터에 공급하는 내부전원전압을 저하시키도록 하고 있다.

따라서, 본 발명에 의하면, 반도체장치내에 구비된 내부전원전압회로의 퓨즈의 절단이라고 하는 공정을 거치는 일없이, 반도체칩마다 프로세스변동에 따른 최적의 내부동작전압을 공급할 수가 있기 때문에, 각각의 반도체칩을 최적에 가까운 조건에서 사용할 수 있게 된다.

이하, 본 발명의 실시의 형태를 도 1∼도 3에 기초하여 설명하게지만, 본 발명은 이에 한정되지는 않고 각종의 변경이 가능하다.

도 1은 본 발명의 내부전원전압 발생회로가 적용되는 반도체장치의 기능흐름도이다.

본 반도체장치는, 본래의 기능을 취급하는 기능회로(논리회로나 기억회로, 제어회로등)(11), 보호회로(12), 입출력회로(13) 및 내부전원전압 발생회로(1)로 구성되어 있다. 데이터나 어드레스등의 신호(S)는, 보호회로(12)와 입출력회로(13)를 지나서 기능회로(11)에 입출력된다.

보호회로(12), 입출력회로(13), 및 내부전원전압 발생회로(1)에는, 외부전원으로부터 전원(P)이 공급되고 있다. 기능회로(11)의 전원은 내부전원전압 발생회로(1)에 의해 공급되고 있다. 이 내부전원전압 발생회로(1)로부터 발생되는 내부전원전압은, 본 반도체장치의 제조시의 프로세스변동에 따라서, 최적인 전압값이 자동적으로 설정되게 되어 있다.

즉, 후술하는 FET(전계효과 트랜지스터)의 on·off특성을 이용함으로써, 미리 설정된 복수의 내부전원전압으로부터, 소망의 내부전원전압을 자동적으로 선택하고 발생시켜, 기능회로(11)에 공급하는 구성으로 되어있다.

이하, 내부전원전압 발생회로(1)의 2개의 실시형태를 설명한다.

실시형태 1

도 2는 본 발명의 내부전원전압 발생회로의 실시형태(1)의 구성을 나타내는 회로도이다.

본 실시형태의 내부전원전압 발생회로는, 기준전위 발생회로(2), 전압자동 조정회로(3), 및 정전압회로(15)로 구성되어 있다. 정전압회로(15)는 도 5의 정전압회로(15)와 동일하게, 커런트 미러회로와 소스 폴로워 회로로 구성되고, 참조전위(Vref)와 동일한 전위의 내부전원전압(Vint)을 출력하는 것이다.

기준전위 발생회로(2)는, 저항(R4)과 다이오드(D1)를 보유하고 있다. 이 기준전위 발생회로(2)는 외부전원전압(V㏄)을 저항(R4)와 다이오드(D1)로 분압하여 판단전위(Vcri)를 생성한다. 다이오드(D1)는 약 0.6V의 바이어스로 순방향전류가 상승하는 것을 이용하고 있고, 이 때문에 판단전위(Vcri)는 약 O.6V 이다.

전압자동조정회로(3)는, 저항(R1, R2, R3)과 트랜지스터(Tr1)를 보유하고 있다. 이 회로구성은, 저항(R1)으로 이루어지는 제1의 회로와, 저항(R2)과 트랜지서터(Tr1)의 직렬 회로와 저항(R3)을 병렬로 접속한 제2의 회로를, 직렬로 접속한 구성으로 되어있다.

트랜지스터(Tr1)로서는 N-MOS FET을 이용하고 있다. 이 N-MOS FET은, 본 반도체장치의 반도체칩내에 조립된 것이며, 기판, 드레인, 소스, 게이트 등은 기능회로(11)내의 N-MOS FET과 동일한 소자를 사용하기 때문에, 특성도 동일하다.

이 전압자동조정회로(3)는, 외부전원전압(V㏄)을 저항기(R1,R2,R3)와 트랜지스터(Tr1)로 분압하여 참조전위(Vref)를 생성한다. 이 전압자동조정회로(3)에서는,저항(R2)에 직렬로 트랜지스터(Tr1)가 접속되어 있고, 이 트랜지스터(Tr1)의 게이트전극에는, 이 트랜지스터의 도통을 제어하는 판단전위(Vcri)가 인가되어 있다. 그리고, 이 트랜지스터(Tr1)가 도통하는가 하지 않는가에 의해, 미리 설정된 두 종류의 참조전위(Vref)의 내에서 소망의 1종류의 참조전위(Vref)를 선택하여 발생시키도록 되어 있다.

그런데, 제조시의 프로세스변동에 의해, 기능회로(11)내의 트랜지스터의 임계값전압이 낮게 된 경우, 다음과 같은 문제가 발생한다. 즉, 예컨대 설계의 시점에서는 0.6V로 설정하였던 임계값전압이, 프로세스변동으로 O.6V보다 낮게 된 경우에는, 기능회로(11)에 공급하는 내부전원전압을 낮추지 않고, 통상의 사용방법으로 하면, 스탠바이시의 소비전력이 증가하여, 반도체칩의 사양을 만족하지 않게 된다. 이에 대해서는, 기능회로(11)에 공급하는 내부전원전압을 낮춤으로써 스탠바이시의 소비전력을 낮출 수 있고, 반도체칩의 성능, 사양을 최대한으로 끌어 낼 수 있다.

따라서, 기능회로(11)내의 트랜지스터의 임계값전압이 낮게 된 경우에는, 내부전원전압을 낮추어 주면, 스탠바이시에 흐르는 전류를 인가한 최적에 가까운 조건으로 기능회로(11)내의 트랜지스터를 사용할 수가 있다.

구체적인 예를 들면, 전압자동조정회로(3)의 트랜지스터(Tr1)의 게이트전극에 판단전위(Vcri)로서, 예컨대 0.6V를 인가한다.

이 때, 제조시의 프로세스변동에 의해서, 트랜지스터(Tr1)의 임계값전압의 값(기능회로(11)내의 트랜지스터의 임계값전압의 값도 동일함)이, 설계시의 0.6V로부터 변화하는 것으로 한다. 통상, 이 임계값전압의 값은, 0.6 ±0.2V, 즉0.4∼0.8V 정도의 폭으로 변화된다.

이 임계값전압의 변화에 의해서, 트랜지스터(Tr1)의 도통·비도통은 아래와같이 결정된다. 판단전위(Vcri)로서 0.6V가 인가되어 있는 경우, 트랜지스터(Tr1)의 임계값전압이 O.6V 이상으로 되어 있으면, 트랜지스터(Tr1)는 비도통이다. 그러나, 트랜지스터(Tr1)의 임계값전압이 O.6V미만으로 되어 있으면, 트랜지스터(Tr1)는 도통한다.

이 트랜지스터(Tr1)의 도통·비도통에 따라서, 저항(R1,R2,R3)으로 이루어지는 합성저항의 값도 변화하고, 참조전위(Vref)를 하기의 2개의 식에 따라 변화되어, 트랜지스터의 임계값전압이 낮은 경우에 내부전원전압(Vint)을 낮출 수 있게 된다.

즉, 상술한 바와 같이, 판단전위(Vcri)가 0.6V인 경우, 트랜지스터(Tr1)의 임계값전압이 O.6V이상이면, 트랜지스터(Tr1)는 비도통이다. 이 때, 참조전위 (Vref)는 하기의 식으로 나타낼 수 있다.

트랜지스터(Tr1)가 비도통인 경우:

Vref = Vcc ×R3/(R1+ R3)

일례로서, V㏄= 5V로, R1= 10Ω, R2= 100Ω, R3= 5000Ω으로 설정되어 있었다고 하면, 참조전위(Vref)는 4.99V 이다.

본식에 의하면, 외부전원전압(V㏄)이 2.5∼5V의 범위이면, 저항(R1)을 10∼100Ω, 저항(R2)을 10∼1KΩ, 저항(R3)을 1KΩ∼10KΩ 정도로 설정하는 것으로, 참조전위(Vref)를 2.3∼4.9V 정도로 설정할 수 있다.

한편, 트랜지스터(Tr1)의 임계값전압이 0.6V미만이면 트랜지스터(Tr1)는 도통한다. 이 때, 참조전위(Vref)는 하기 식으로 나타낼 수 있다.

트랜지스터(Tr1)가 도통의 경우:

Vref= Vcc ×R2 ×R3/(R1 ×R2 + R2 ×R3 + R1×R3)

상기와 동일하게, V㏄= 5V로, R1= 10Ω, R2= 100Ω, R3= 5000Ω에 설정하는 것으로, 참조전위(Vref)는 4.54V로 내려 간다.

본식에 의하면, 외부전원전압(V㏄)이 2.5∼5V의 범위에 있으면, 저항(R1)을 10∼100Ω, 저항(R2)을 10∼500Ω, 저항(R3)을 1KΩ∼10KΩ 정도로 설정 하는 것으로, 참조전위(Vref)를 0.45∼4.9V 정도로 설정할 수 있다.

이와 같이, 프로세스변동에 의한 트랜지스터(Tr1)의 임계값전압의 변화에 따라 참조전위(Vref)가 변화하기 때문에, 그에 의해 내부전원전압(Vint)을 변화시킬 수 있다. 구체적으로는, 프로세스변동으로 트랜지스터(Tr1)의 임계값전압이 낮춰지면, 참조전위(Vref)가 낮춰지기 때문에, 내부전원전압(Vint)을 낮출 수 있다.

실시형태 2

도 3은 본 발명의 내부전원전압 발생회로의 실시형태(2)의 구성을 나타내는 회로도이다.

본 실시형태의 내부전원전압 발생회로는, 실시형태(1)과는 기준전위 발생회로(4)만이 다르고, 전압자동조정회로(3)와 정전압회로(15)에 대해서는 동일한 구성으로 되어있다.

본 기준전위 발생회로(4)는, 저항(R4)과 저항(R5)을 보유하고 있고, 외부전원전압(V㏄)을 저항(R4)과 저항(R5)으로 분압하여 판단전위(Vcri)를 생성한다.

실시형태(1)에서는, 전압자동조정회로(3)의 트랜지스터(Tr1)의 도통·비도통을 결정하기 위한 판단전위(Vcri)의 값을 저항(R4)과 다이오드(D1)로 결정하였다.

다이오드(D1)는, 예컨대 실리콘 다이오드를 이용한 경우, 약 0.6V의 바이어스로 순방향전류가 발생한다. 이 정밀도는 비교적 높기 때문에, 판단전위(Vcri)를 약 O.6V의 값으로 설정하는 경우는 적합하지만, 그 값 밖에는 얻어지지 않는다.

따라서, 본 실시형태에서는, 다이오드(D1) 대신에 저항을 이용하고 있다. 저항을 이용한 경우에는, 저항값의 변화로 참조전위(Vref)의 값을 쉽게 변경할 수가 있다.

이 내부전원전압 발생회로에서는, 기준전위 발생회로(4)에서 발생하는 판단전위(Vcri)는 하기의 식으로 나타낼 수 있다.

Vcri= Vcc ×R5 / (R4 + R5)

저항(R4)의 값과 저항(R5)의 값을 임의적으로 설정하면, 판단전위(Vcri)의 값을 임의적으로 변화시킬 수 있다.

이 기준전위 발생회로(4)에 의하면, 외부전원전압(V㏄)이 2.5∼5V의 범위에 있으면, 저항(R4)을 20∼3000Ω, 저항(R5)을 20∼200Ω정도로 설정하는 것으로 판단전위(Vcri)를 0.02∼4.5V 정도로 설정할 수 있다.

또, 외부전원전압(V㏄)이 2.5∼5V의 범위 밖에 있어도, 저항(R4)의 값과 저항(R5)의 값을 변경 하는 것으로 판단전위(Vcri)의 값을 적절하게 설정할 수가 있다.

본 발명에 의하면, 퓨즈의 절단이라고 하는 공정을 증가시키는 일없이, 최적인 내부전원전압을 공급할 수가 있기 때문에, 반도체칩의 성능을 최대한으로 끌어 낼 수 있는 동시에, 제품비율의 저하를 방지할 수 있다.

Claims

반도체장치의 반도체칩내에 조립된 한개의 전계효과 트랜지스터와 복수의 저항으로 구성한 분압회로를 보유하고, 이 분압회로에 의해, 외부로부터 공급되는 전원전압을, 전계효과 트랜지스터의 도통·비도통에 의해서 2종의 전압으로 분압하여, 이 분압한 전압을 반도체칩내에 조립된 복수의 전계효과 트랜지스터에 내부전원전압으로서 공급하는 것을 특징으로 하는 반도체장치의 내부전원전압 발생회로.
제1 항에 있어서, 상기 분압회로가, 외부로부터 공급되는 전원전압을 전계효과 트랜지스터의 도통·비도통에 의해서 2종의 전압으로 분압함으로써, 반도체칩 제조시의 프로세스변동에 의해서 변화된 반도체칩내의 전계효과 트랜지스터의 임계값전압의 값에 따라 내부전원전압의 값을 변화시키는 것을 특징으로 하는 반도체장치의 내부전원전압 발생회로.
제1 항에 있어서, 상기 분압회로가, 저항으로 이루어지는 제1의 회로와, 저항과 상기 전계효과 트랜지스터의 직렬 회로와 저항을 병렬로 접속한 제2의 회로를 직렬로 접속한 전압자동 조정회로로 이루어지는 것을 특징으로 하는 반도체장치의 내부전원전압 발생회로.
제3 항에 있어서, 상기 전압자동 조정회로의 전계효과 트랜지스터의 게이트전극에 인가하기 위한 전압을 공급하는 기준전위 발생회로를 더 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 내부전원전압 발생회로.
제4 항에 있어서, 상기 기준전위 발생회로가, 저항과 다이오드를 직렬로 접속한 회로를 보유하고, 이 회로를 이용하여 외부로부터 공급되는 전원전압을 분압하며, 이 분압한 전압을 전계효과 트랜지스터의 게이트전극에 인가하기 위한 전압으로서 출력하는 것을 특징으로 하는 반도체장치의 내부전원전압 발생회로.
제4 항에 있어서, 상기 기준전위 발생회로가, 복수의 저항을 직렬로 접속한 회로를 보유하고, 이 회로를 이용하여 외부로부터 공급되는 전원전압을 분압하며, 이 분압한 전압을 전계효과 트랜지스터의 게이트전극에 인가하기 위한 전압으로서 출력하는 것을 특징으로 하는 반도체장치의 내부전원전압 발생회로.
제3 항에 있어서, 상기 전압자동 조정회로로부터의 출력을 받아 내부전원전압을 발생시키는 정전압회로를 더 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 내부전원전압 발생회로.