KR19990050872A

KR19990050872A - 출력 구동회로

Info

Publication number: KR19990050872A
Application number: KR1019970070063A
Authority: KR
Inventors: 최견규
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-12-17
Filing date: 1997-12-17
Publication date: 1999-07-05
Also published as: KR100280410B1

Abstract

본 발명은 출력 구동회로에 관한 것으로, 종래 출력 구동회로는 내부 프로세스의 변화에 따라 출력데이터를 보상하는 수단이 없어 내부 프로세스의 조건이 고속동작일 경우 출력데이터의 천이구간에서의 기울기가 급격히 변화하여 노이즈가 발생하며, 저속동작일 경우 출력데이터의 천이구간 기울기가 너무 완만하여 데이터 마진이 낮은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 내부 프로세스의 변화에 따라 각기 다른 전압을 인가제어하는 제 1 및 제 2전압제어부와; 메모리로부터 출력되는 데이터를 입력받아 상기 제 1 및 제 2전압제어부의 전압에 따라 조절되는 전원전압과 접지전압 값의 범위에서 천이하는 출력데이터로 변환하여 출력하는 출력구동부로 구성하여 내부 프로세스의 변화에 따라 출력데이터를 보상함으로써, 내부 프로세스의 조건에 관계없이 일정한 데이터 마진을 갖으며, 노이즈의 발생이 없는 출력데이터를 출력하는 효과가 있다.

Description

출력 구동회로

본 발명은 출력 구동회로에 관한 것으로, 특히 출력데이터의 천이점의 기울기가 프로세스의 다양성에 따라 변화하는 것을 보상하여 항상 일정한 기울기로 출력되도록 함으로써, 빠른 천이에 의한 노이즈를 감소시키고, 느린 천이에 의한 출력 마진의 감소를 방지하는데 적당하도록 한 출력 구동회로에 관한 것이다.

일반적으로, 반도체 메모리에 사용되는 출력 구동회로는 인버터의 구조를 갖으며, 이에 따라 출력되는 데이터의 값에 따라 피모스 트랜지스터 및 엔모스 트랜지스터의 도통정도에 따라 그 출력데이터의 파형이 결정된다. 이때 출력데이터가 천이하는 구간에서의 기울기가 급격한 기울기를 갖게되면 회로에 노이즈가 발생하며, 너무 완만한 기울기를 갖으면 데이터의 마진이 줄어드는 문제점이 있다. 이와 같은 기울기의 차는 내부 프로세스의 변화에 기인한다. 종래의 출력 구동회로는 내부 프로세스의 변화에 대처하지 못하였으며, 이와 같은 종래 출력 구동회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 출력 구동회로도로서, 이에 도시한 바와 같이 전원전압(VCC)과 접지전압(VSS)의 사이에 직렬접속되며, 각각의 게이트에 인가되는 출력데이터(D)에 따라 도통제어되는 피모스 트랜지스터(PM1) 및 엔모스 트랜지스터(NM1)와; 그 드레인에 접지전압(VSS)을 인가 받고, 상기 피모스 트랜지스터(PM1) 및 엔모스 트랜지스터(NM1)의 접속점의 전압값에 따라 도통제어되어, 그 소스에서 출력데이터(DQ)를 출력하는 엔모스 트랜지스터(NM2)로 구성된다.

이하, 상기와 같이 구성된 종래 출력 구동회로의 동작을 설명한다.

먼저, 도2는 상기 도1에 도시한 종래 출력 구동회로의 동작 파형도로서, 이에 도시한 바와 같이 메모리로부터 출력되는 데이터(D)가 고전위에서 저전위 또는 저전위에서 고전위로 소정의 기울기를 갖고 천이하며 인가되면, 이를 각각의 게이트에 인가받은 인버터를 구성하는 피모스 트랜지스터(PM1) 및 엔모스 트랜지스터(NM1)는 도통제어되어 상기 데이터(D)의 전위값을 반전한 반전 데이터(DB)를 출력한다.

그 다음, 상기 반전 데이터(DB)를 그 게이트에 인가받은 엔모스 트랜지스터(NM2)는 상기 반전 데이터(DB)가 고전위일 때 도통되어, 출력데이터(DQ)를 저전위로하여 출력하고, 반전 데이터(DB)가 저전위일 때 오프되어 출력데이터(DQ)는 고전위로 출력된다. 이때, 모스 트랜지스터의 특성상 온오프에 시간이 소요되며 이에 따라 출력데이터(DQ)는 데이터(D)의 속도보다 지연되어 출력된다.

이와 같은 과정에서 내부 프로세스의 변화로 상기 피모스 트랜지스터(PM1)와 엔모스 트랜지스터(NM1)의 접점측 출력신호인 반전 데이터(DB)의 천이구간이 급격한 변화를 보이거나, 매우 완만한 기울기를 갖게된다. 이와 같은 반전 데이터(DB)의 천이 특성변화는 엔모스 트랜지스터(NM2)의 도통상태에도 직접적인 영향을 미치며, 이에 따라 출력데이터(DQ) 또한 그 천이구간의 기울기가 변화하게 된다.

즉, 프로세스의 조건이 고속동작일 때는 데이터(D)의 고전위와 저전위 값의 차가 적으며, 프로세스의 조건이 저속동작일 때는 데이터(D)의 고전위와 저전위 값의 차가 커서 이에 의한 출력데이터(DQ)의 천이구간의 기울기가 변화하게 된다.

상기한 바와 같이 종래 출력 구동회로는 내부 프로세스 변화에 따른 출력데이터의 조절수단이 없어 그 내부 프로세스 변화에 따라 출력데이터 천이구간의 기울기가 너무 급격한 변화를 갖게되어 잡음이 발생하거나, 천이구간의 기울기가 너무 완만한 변화를 갖게되어 데이터 마진이 줄어드는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 내부 프로세스의 변화에 따른 출력데이터의 변화를 보상하는 출력 구동회로를 제공함에 그 목적이 있다.

도1은 종래 출력 구동회로도.

도2는 도1의 동작파형도.

도3은 본 발명 출력 구동회로도.

도4는 도3의 동작파형도.

***도면의 주요 부분에 대한 부호의 설명***

1:제 1전압제어부 2:제 2전압제어부

3:출력구동부

상기와 같은 목적은 내부 프로세스의 변화에 따라 각기 다른 전압을 인가제어하는 제 1 및 제 2전압제어부와; 메모리로부터 출력되는 데이터를 입력받아 상기 제 1 및 제 2전압제어부의 전압에 따라 조절되는 전원전압과 접지전압 값의 범위에서 천이하는 출력데이터로 변환하여 출력하는 출력구동부로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3은 본 발명 출력 구동회로도로서, 이에 도시한 바와 같이 내부 프로세스의 변화에 따라 각기 다른 전압을 인가제어하는 제 1 및 제 2전압제어부(1),(2)와; 데이터(D)를 입력받아 상기 제 1 및 제 2전압제어부(1),(2)의 전압에 따라 조절되는 전원전압과 접지전압 값의 범위에서 천이하는 출력데이터(DQ)를 출력하는 출력구동부(3)로 구성된다.

상기 제 1전압제어부(1)는 내부 프로세스에 따라 변화하는 전원전압(VCC1)을 소스에 인가 받고, 게이트가 그 드레인에 접속된 피모스 트랜지스터(PM3)와; 상기 피모스 트랜지스터(PM3)의 드레인에 그 소스가 접속되고, 그 게이트가 드레인에 접속된 피모스 트랜지스터(PM4)와; 상기 피모스 트랜지스터(PM4)의 드레인과 내부 프로세스에 따라 변화하는 접지전압(VSS1)에 접속되어, 상기 피모스 트랜지스터(PM4)와의 접점에서 출력전압(BIASP)을 출력하는 저항(R1)으로 구성된다.

상기 제 2전압제어부(2)는 내부 프로세스의 변화에 따라 그 값이 변화하는 전원전압(VCC1)을 일측단에 인가 받는 저항(R2)과; 상기 저항(R2)의 타측단과 내부 프로세스의 변화에 따라 그 값이 변화하는 접지전압(VSS1)사이에 직렬접속되며, 각각의 게이트가 각각의 드레인에 접속되어, 그 접점에서 출력전압(BIASN)을 출력하는 엔모스 트랜지스터(NM4),(NM5)로 구성된다.

상기 출력구동부(3)는 상기 제 1전압제어부(1)의 출력전압(BIASP)에 따라 도통제어되어 전원전압(VCC)을 그 드레인측으로 인가하는 피모스 트랜지스터(PM2)와; 상기 제 2전압제어부(2)의 출력전압(BIASN)에 따라 접지전압(VSS)을 그 소스측으로 인가제어하는 엔모스 트랜지스터(NM2)와; 상기 피모스 트랜지스터(PM2)의 드레인과 엔모스 트랜지스터(NM2)의 소스사이에 직렬접속되고, 입력되는 데이터(D)에 따라 각각 도통제어되어 그 접점에서 반전 데이터(DB)를 출력하는 피모스 트랜지스터(PM1) 및 엔모스 트랜지스터(NM1)와; 상기 반전데이터(DB)에 따라 도통제어되며, 그 드레인이 접지되고, 그 소스에서 출력데이터(DQ)를 출력하는 엔모스 트랜지스터(NM3)로 구성된다.

이하, 상기와 같이 구성된 본 발명 출력 구동회로의 동작을 설명한다.

먼저, 도4에 도시한 바와 같이 내부 프로세스의 변화에 따라 변화하는 전원전압(VCC1)과 접지전압(VSS1)에 따라 제 1 및 제 2전압제어부(1),(2)는 각기 다른 출력전압(BIASP),(BIASN)을 출력한다. 즉, 내부 프로세스가 저속동작조건으로 전원전압(VCC1)과 접지전압(VSS1)의 차가 큰 경우에 이를 각각 피모스 트랜지스터(PM3),(PM4)와 저항(R1)의 저항 값에 의해 분압하여 출력전압을 출력하는 제 1전압제어부(1)의 출력전압(BIASP)의 출력 값은 다른 내부 프로세스의 조건에서 보다 크게 되고, 저항(R1)과 엔모스 트랜지스터(NM4),(NM5)의 분압에 의해 출력되는 제 2전압제어부(2)의 출력전압(BIASN)의 값은 다른 조건에서 보다 낮게 된다.

상기의 동작에 따라 출력구동부(3)의 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM2)의 도통정도는 다른 조건에서보다 작게 되며, 이에 따라 피모스 트랜지스터(PM1)의 소스와 엔모스 트랜지스터(NM1)의 소스에 각각 인가되는 전원전압(VCC)과 접지전압(VSS)은 그 값이 각각 감소 및 증가하게 된다.

이에 따라 데이터(D)에 의해 도통제어되는 피모스 트랜지스터(PM1) 및 엔모스 트랜지스터(NM1)의 접점측에서 출력되는 반전데이터(DB)는 정상적인 경우와 동일한 천이구간의 기울기를 갖고 출력되며, 이를 게이트에 인가받은 엔모스 트랜지스터(NM3)에 의해 출력데이터(DQ)또한 정상적인 경우와 동일한 천이구간의 기울기를 갖고 출력된다.

상기의 동작과 마찬가지로, 내부 프로세스가 고속동작조건이면, 전원전압(VCC1)과 접지전압(VSS1)의 전위차는 작게 되며, 이를 분압한 제 1전압제어부(1)의 출력전압(BIASP)은 다른 조건에서 보다 작은 값으로 출력되며, 제 2전압제어부(2)의 출력전압(BIASN)은 다른 조건에서 보다 큰 값으로 출력된다.

상기와 같은 제 1 및 제 2전압제어부(1),(2)의 출력전압(BIASP),(BIASN)을 각각의 게이트에 인가받은 피모스 트랜지스터(PM2) 및 엔모스 트랜지스터(NM2)는 각각의 도통정도가 다른 조건에 비해 크게 되며, 이에 따라 피모스 트랜지스터(PM1)의 소스와 엔모스 트랜지스터(NM1)의 드레인에 인가되는 전원전압(VCC)과 접지전압(VSS)은 각각 다른 조건에 비해 높아지고 낮아진다.

이와 같은 과정을 통해 내부 프로세스의 조건이 고속동작일 때도 출력데이터(DQ)는 그 천이구간 기울기가 정상적인 경우와 일치하도록 보상되어 출력된다.

상기한 바와 같이 본 발명은 내부 프로세스의 변화에 따라 출력데이터의 천이구간 기울기를 일정한 값으로 보상하여 출력함으로써, 내부 프로세스의 조건에 관계없이 일정한 데이터 마진을 갖으며, 노이즈의 발생이 없는 출력데이터를 출력하는 효과가 있다.

Claims

내부 프로세스의 변화에 따라 각기 다른 전압을 인가제어하는 제 1 및 제 2전압제어부와; 메모리로부터 출력되는 데이터를 입력받아 상기 제 1 및 제 2전압제어부의 전압에 따라 조절되는 전원전압과 접지전압 값의 범위에서 천이하는 출력데이터로 변환하여 출력하는 출력구동부로 구성하여 된 것을 특징으로 하는 출력 구동회로.
제 1항에 있어서, 상기 제 1전압제어부는 내부 프로세스에 따라 변화하는 전원전압을 소스에 인가 받고, 게이트가 그 드레인에 접속된 제 1피모스 트랜지스터와; 상기 제 1피모스 트랜지스터의 드레인에 그 소스가 접속되고, 그 게이트가 드레인에 접속된 제 2피모스 트랜지스터와; 상기 제 2피모스 트랜지스터의 드레인과 내부 프로세스에 따라 변화하는 접지전압에 접속되어, 상기 제 2피모스 트랜지스터와의 접점에서 출력전압을 출력하는 저항으로 구성하여 된 것을 특징으로 하는 출력 구동회로.
제 1항에 있어서, 상기 제 2전압제어부는 내부 프로세스의 변화에 따라 그 값이 변화하는 전원전압을 일측단에 인가 받는 저항과; 상기 저항의 타측단과 내부 프로세스의 변화에 따라 그 값이 변화하는 접지전압사이에 직렬접속되며, 각각의 게이트가 각각의 드레인에 접속되어, 그 접점에서 출력전압을 출력하는 제 1 및 제 2엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 출력 구동회로.
제 1항에 있어서, 상기 출력구동부는 상기 제 1전압제어부의 출력전압에 따라 도통제어되어 고정된 전원전압을 그 드레인측으로 인가하는 제 1피모스 트랜지스터와; 상기 제 2전압제어부의 출력전압에 따라 고정된 접지전압을 그 소스측으로 인가제어하는 제 1엔모스 트랜지스터와; 상기 제 1피모스 트랜지스터의 드레인과 제 1엔모스 트랜지스터의 소스사이에 직렬접속되고, 메모리로부터 입력되는 데이터에 따라 각각 도통제어되어 그 접점에서 반전데이터를 출력하는 제 2피모스 트랜지스터 및 제 2엔모스 트랜지스터와; 상기 반전데이터에 따라 도통제어되며, 그 드레인이 접지되고, 그 소스에서 출력데이터를 출력하는 제 3엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 출력 구동회로.