KR102207264B1 - 기준 전압 발생기 - Google Patents

기준 전압 발생기 Download PDF

Info

Publication number
KR102207264B1
KR102207264B1 KR1020190054120A KR20190054120A KR102207264B1 KR 102207264 B1 KR102207264 B1 KR 102207264B1 KR 1020190054120 A KR1020190054120 A KR 1020190054120A KR 20190054120 A KR20190054120 A KR 20190054120A KR 102207264 B1 KR102207264 B1 KR 102207264B1
Authority
KR
South Korea
Prior art keywords
mosfet
terminal
voltage
drain
source
Prior art date
Application number
KR1020190054120A
Other languages
English (en)
Other versions
KR20200129547A (ko
Inventor
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020190054120A priority Critical patent/KR102207264B1/ko
Publication of KR20200129547A publication Critical patent/KR20200129547A/ko
Application granted granted Critical
Publication of KR102207264B1 publication Critical patent/KR102207264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 공정, 입력전압, 온도 변동에 둔감한 안정적인 출력전압을 출력하는 기준 전압 발생기에 관한 것으로, 게이트단에 높은 전압이 인가될수록, 더 큰 드레인 전류가 흐르는 제 1 MOSFET와, 온도가 상승되면 문턱 전압이 낮아지고 드레인과 소스간 ON 저항이 증가되며, 상기 드레인단이 상기 제 1 MOSFET의 게이트단과 연결된 제 2 MOSFET 및, 상기 제 1 MOSFET의 소스단 및 상기 제 2 MOSFET의 게이트단과 연결된 출력단을 포함하며, 온도가 상승되면 상기 제 2 MOSFET의 문턱 전압 강하로 출력단 전압이 낮아지는 것을, 온도 상승시 상기 제 2 MOSFET의 ON 저항 증가되는 특징을 이용하여 상기 제 1 MOSFET가 더 큰 드레인 전류를 흘리도록 함으로써 출력전압이 낮아지는 것을 억제하여, 온도가 변화해도 상기 출력단이 소정의 범위 내의 전압을 출력하는 것을 특징으로 하는 기준 전압 발생기에 관한 것이다.

Description

기준 전압 발생기{Reference Voltage Generator}
본 발명은 기준 전압 발생기에 관한 것으로, 보다 상세하게는 공정, 입력전압, 온도 변동에 둔감한 안정적인 출력전압을 출력하는 기준 전압 발생기에 관한 것이다.
일반적으로 기준 전압 발생기는 레귤레이터(Regulator) 등의 전원 소자 및 각종 아날로그 회로에 필수적인 공정의 변동과 입력전압의 변동 및 온도의 변동에 무관하게 안정적인 출력전압을 출력하는 특성을 가져야 하는 아날로그 회로의 필수 구성요소이다. 낮은 입력 전압에서 부터 동작할 수 있거나, 출력전압을 자유롭게 조정할 수 있으면서, 회로 구조가 간단하고, PVT(Process/Voltage/Temperature) 무관한 기준 전압 발생기가 우수한 기준 전압 발생기이다.
하지만, 기존의 기준 전압 발생기는 소자 특성에 의해 정해진 밴드갭 전압이 출력되어, 기준 전압 발생 회로 이외의 추가 전압 변경 회로가 필요해서 회로 구조가 복잡해지는 문제점이 있다. 또한, 출력 전압을 조정할 수 있는 형태의 회로 구성을 위해 입력 전압이 높아지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 공정, 입력전압, 온도 변동에 둔감한 안정적인 출력전압을 출력하는 기준 전압 발생기에 관한 것이다. 본 발명에 따른 기준 전압 발생기는 낮은 입력 전압에서도 동작 가능하며, 출력 전압의 자유로운 조정이 가능한 초소형 온도 무감 기준 전압 발생기를 제안한다.
상기와 같은 목적을 달성하기 위하여 본 발명은 게이트단에 높은 전압이 인가될수록, 더 큰 드레인 전류(Ids)가 흐르는 제 1 MOSFET(NM1)와, 온도가 상승되면 문턱 전압이 낮아지고 드레인과 소스간 ON 저항(Rds_on)이 증가되며, 상기 드레인단이 상기 제 1 MOSFET(NM1)의 게이트단과 연결된 제 2 MOSFET(NM2) 및, 상기 제 1 MOSFET(NM1)의 소스단 및 상기 제 2 MOSFET(NM2)의 게이트단과 연결된 출력단을 포함하며, 온도가 상승되면 상기 제 2 MOSFET(NM2)의 문턱 전압 강하로 출력단 전압이 낮아지는 것을, 온도 상승시 상기 제 2 MOSFET(NM2)의 ON 저항 증가되는 특징을 이용하여 상기 제 1 MOSFET(NM1)가 더 큰 드레인 전류를 흘리도록 함으로써 출력전압이 낮아지는 것을 억제하여, 온도가 변화해도 상기 출력단이 소정의 범위 내의 전압을 출력하는 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 제 2 MOSFET(NM2)가 ON 되면 드레인에 일정한 전류를 공급하는 셀프 바이어스 생성부(100)를 포함하고, 상기 제 1 MOSFET(NM1)는 게이트에 전원이 인가되지 않으면 드레인과 소스 사이에 채널이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있는 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 제 2 MOSFET(NM2)는 게이트에 문턱 전압 이상이 인가되면 드레인과 소스 사이에 채널이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있는 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 제 1 MOSFET(NM1)과 상기 제 2 MOSFET(NM2)는 N-MOSFET인 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 출력단과 접지 사이에 저항을 추가하여 상기 출력전압의 크기의 비율을 조절하여 기준 전압 생성하는 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 출력단과 접지 사이에 복수의 저항을 추가하여 복수의 기준 전압을 생성하는 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 셀프 바이어스 생성부(100)는 게이트단끼리 연결되고, 소스단이 전원 전압(VDD)과 연결되는 제 1 및 제 2 P-MOSFET(PM1, PM2)와, 상기 제 2 P-MOSFET(PM2)의 소스단과 상기 전원 전압(VDD) 사이에 연결되는 제 3 P-MOSFET(PM3)와, 게이트단은 상기 제 3 P-MOSFET(PM3)의 게이트단과 연결되고 소스단은 전원 전압(VDD)과 연결되는 제 4 P-MOSFET(PM4)와, 소스단은 상기 제 4 P-MOSFET(PM4)의 드레인단과 연결되고 게이트단은 상기 제 1 및 제 2 P-MOSFET(PM1, PM2)의 게이트단과 연결되는 제 5 P-MOSFET(PM5)고, 일단은 상기 제 1 P-MOSFET(PM1)의 드레인단과 연결되고 타단은 접지에 연결되는 제 1 트랜지스터와 일단은 상기 제 2 P-MOSFET(PM2)의 드레인단과 연결되고 타단은 상기 접지에 연결되는 제 2 트랜지스터가 포함되어, 상기 제 5 P-MOSFET(PM5)의 드레인단과 상기 제 1 MOSFET(NM1)의 게이트단과 제 2 MOSFET(NM2) 드레인단이 연결된 단에 연결되어 상기 제 5 P-MOSFET(PM5)의 드레인단으로 정전류(I_const)가 생성되는 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 제 1 및 제 2 트랜지스터는 디플리션 타입 MOSFET인 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 제 1 및 제 2 트랜지스터는 다이오드, N-MOSFET, P-MOSFET 중 어느 하나인 것을 특징으로 하는 기준 전압 발생기(1000)를 제공한다.
또한, 상기 기준 전압을 입력받고, 상기 기준 전압과 동일한 전압(Vb)을 생성하는 앰프 입력단(310)과, 상기 앰프 입력단(310)이 생성한 상기 전압(Vb)을 입력받고, 상기 전압(Vb)에 기초하여 제 1 기준 전류(I_bias1)를 생성하는 앰프 출력단(320) 및, 상기 앰프 출력단(320)과 연결되고, 상기 제 1 기준 전류(I_bias1)와 동일한 값의 제 2 기준 전류(I_bias2)를 생성하는 전류 바이어스 생성부(330)를 포함하는 기준 전류 발생부(300)를 더 포함하는 것을 특징으로 하는 기준 전압 발생기(1000).
상기와 같은 구성에 따른 본 발명은 게이트에 전원이 인가되지 않아도 드레인과 소스 사이에 채널이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있는 MOSFET을 사용하여 낮은 입력 전압에서도 동작이 가능한 효과가 있다.
또한, 온도가 상승되면 문턱 전압이 낮아지고 드레인과 소스간 ON 저항이 증가되는 MOSFET을 사용하여, 온도 변동에 둔감한 기준 전압을 발생할 수 있는 효과가 있다.
또한, 저항과 온도 변동에 둔감한 기준 전압을 이용하는 간단한 회로 구성만으로 출력 전압의 비율을 보다 정확하게 조정할 수 있는 효과가 있다.
또한, 온도 변동에 둔감한 기준 전압을 이용하여, 온도 변동에 둔감한 기준 전류도 생성할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 기준 전압 발생기(1000)의 블록도이다.
도 2는 본 발명의 실시예에 따른 기준 전압 발생부(200)의 회로도이다.
도 3은 본 발명의 실시예에 따른 기준 전압 발생기(1000)의 회로도이다.
도 4은 본 발명에 따른 기준 전압 그래프이다.
도 5 내지 도 6은 본 발명에 따른 기준 전압 발생부(200)의 다양한 실시예에 따른 회로도이다.
도 7 내지 도 9는 본 발명의 다양한 실시예에 따른 셀프 바이어스 생성부(100)의 회로도이다.
도 10는 본 발명의 다른 실시예에 따른 기준 전압 발생기(1000)의 블록도이다.
도 11은 본 발명의 다른 실시예에 따른 기준 전압 발생기(1000)의 회로도이다.
도 12는 본 발명의 실시예에 따른 기준 전류 발생부(300)의 회로도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명을 하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다.
첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명에 따른 기준 전압 발생기(1000)는 셀프 바이어스 생성부(100) 및, 기준 전압 발생부(200)를 포함할 수 있다. 셀프 바이어스 생성부(100)는 정전류(I_const)를 기준 전압 발생부(200)에 공급할 수 있다. 또한, 기준 전압 발생부(200)는 온도가 변해도 소정의 범위 내의 전압을 출력할 수 있다.
셀프 바이어스 생성부(100) 및 기준 전압 발생부(200)에 대해 아래에서 더 자세히 설명하기로 한다.
200 : 기준 전압 발생부
도 2 내지 도 3에 도시된 바와 같이, 셀프 바이어스 생성부(100)에서 정전류(I_const)를 공급받아 기준 전압 발생부(200)는 소정의 범위 내의 전압을 출력하는 온도에 무감한 출력 전압(Vout)발생할 수 있다.
도 2 내지 도 3과 같이, 기준 전압 발생부(200)는 제 1 및 제 2 MOSFET(NM1, NM2)를 포함할 수 있다. 이때, 제 1 및 제 2 MOSFET(NM1, NM2)에서 출력하는 전압의 합으로 온도에 무감한 출력 전압(Vout)이 생성된다. 한편, 제 1 및 제 2 MOSFET(NM1, NM2)는 N-MOSFET 일 수 있다.
기준 전압 발생부(200)의 동작에 대해 더 자세히 설명하면, 제 1 N-MOSFET(NM1)의 드레인과 제 2 N-MOSFET(NM2)의 게이트가 연결되어 바이어스 회로(210)로부터 정전류(I_const)를 받을 수 있다. 한편, 제 1 N-MOSFET(NM1)는 디플리션 타입일 수 있어서, 제 1 MOSFET(NM1)는 게이트에 전원이 인가되지 않아도 드레인과 소스 사이에 채널이 형성되어 드레인과 소스 사이에 전류(Ids)가 흐를 수 있다. 따라서 출력 전압(Vout)이 걸리는 출력단에 제 1 N-MOSFET(NM1)의 드레인 전류(Ids)와 저항(R)의 곱만큼 전압이 걸이고, 이 전압에 의해 제 2 N-MOSFET(NM2)이 ON 된다. 그리고 셀프 바이어스 생성부(100)에 의한 정전류(I_const)가 제 2 N-MOSFET(NM2)을 통해 흐르게 되고, 제 1 N-MOSFET(NM1)의 게이트에 제 2 N-MOSFET(NM2) 드레인과 소스 사이 전류(Inm2)와 제 2 N-MOSFET(NM2) 드레인과 소스간 ON 저항(Rds_on) 만큼 전압이 걸리게 되어, 제 1 N-MOSFET(NM1)의 게이트단에 높은 전압이 인가될수록 더 큰 드레인 전류(Ids)가 흐를 수 있다.
한편, 기준 전압 발생기(1000)의 온도가 증가할 때 기준 전압 발생부(200) 동작에 대해 설명하면, 제 2 N-MOSFET(NM2)는 인핸스먼트 타입일 수 있어서 온도가 상승되면 제 2 N-MOSFET(NM2)의 문턱 전압이 낮아지는 특성 때문에(CTAT, Complementary to Absolute Temperature) 출력단에 걸리는 제 2 N-MOSFET(NM2)의 게이트 전압은 낮아지게 된다.
이때, 출력단에 걸리는 제 1 N-MOSFET(NM1)의 게이트 전압이 낮아도 제 2 N-MOSFET(NM2)는 ON 된다. 한편, 온도 증가에 따라 드레인과 소스간 ON 저항(Rds_on)이 증가하게 되어(PTAT, Proportional to Absolute Temperature) 제 1 N-MOSFET(NM1)의 게이트에 걸리는 전압이 증가하게 되어 출력단에 걸리는 전압이 증가하게 된다.
따라서, 기준 전압 발생기(1000)의 온도가 증가할 때 제 1 MOSFET(NM1)의 소스단 및 제 2 MOSFET(NM2)의 게이트단과 연결된 출력단에 걸리는 전압은 제 2 N-MOSFET(NM2)의 게이트 전압은 낮아지게 되고 제 1 N-MOSFET(NM1)의 소스단에 걸리는 전압은 높아지게 되어서 출력 전압(Vout)은 온도 변화에 비해 상대적으로 무감한 소정의 범위 내의 전압을 생성할 수 있다.
예를 들어 도 4에 도시된 바와 같이, 온도가 -40~120℃로 변화할 때, 제 1 N-MOSFET(NM1)의 게이트 전압은 200mV 범위로 변화하지만, 본 발명의 기준 전압 발생기(1000)의 출력단에 걸리는 출력 전압(Vout)은 온도가 상승함에 따라 감소하다 증가하여 4mV 범위 내의 전압을 생성할 수 있다.
한편, 도 5에 도시된 바와 같이 출력 전압(Vout)을 발생하는 노드와 접지 사이에 저항(R1, R2)을 추가하여, 저항(R1, R2)의 비율로 출력 전압(Vout)의 비율을 조정한 기준 전압(Vref1)을 생성할 수 있다. 이는, 기준 전압 발생기(1000)의 온도가 변해도 저항(R1, R2)의 온도는 변하지만, 출력 전압(Vout)이 온도에 무감하기 때문에 출력 전압(Vout)과 기준 전압(Vref1)은 일정한 비율을 유지할 수 있는 효과가 있다. 또한, 도 9에 도시된 바와 같이 기준 전압(Vout)을 발생하는 노드와 접지 사이에 복수의 저항(R1, R2,…, Rn)을 추가하여 복수의 기준 전압(Vref1, Vref2, …, Vrefn)을 생성할 수 있다. 따라서, 기준 전압(Vout)이 온도에 둔감하기 때문에 기준 전압(Vout)을 출력하는 출력단에 저항을 추가하는 것만으로 기준 전압(Vref1, Vref2, …, Vrefn)의 크기의 비율과 개수를 조절할 수 있어서 복잡하지 않는 기준 전압 발생기 회로를 구성할 수 있다.
100 : 셀프 바이어스 생성부
도 7에 도시된 바와 같이, 셀프 바이어스 생성부(100)는 기준 전압 발생부(200)에 정전류(I_const)를 공급할 수 있다. 아래에서 셀프 바이어스 생성부(100)의 각 소자의 위치에 대해서 자세히 설명하기로 한다.
도 7과 같이, 제 1 및 제 2 P-MOSFET(PM1, PM2)는 게이트단끼리 연결되고, 소스단이 전원 전압(VDD)과 연결된다. 이때, 제 1 P-MOSFET(PM1)의 게이트단과 드레인단이 연결된다. 한편, 제 3 P-MOSFET(PM3)는 제 2 P-MOSFET(PM2)의 소스단과 전원 전압(VDD) 사이에 연결된다. 그리고 제 4 P-MOSFET(PM4)의 게이트단은 제 3 P-MOSFET(PM3)의 게이트단과 연결되고 제 4 P-MOSFET(PM4) 소스단은 전원 전압(VDD)과 연결된다. 또한, 제 5 P-MOSFET(PM5)은 소스단은 제 4 P-MOSFET(PM4)의 드레인단과 연결되고 게이트단은 제 1 및 제 2 P-MOSFET(PM1, PM2)의 게이트단과 연결된다. 그리고 제 3 및 제 4 N-MOSFET(NM3, NM4)는 게이트단이 제 1 및 제 2 P-MOSFET(PM1, PM2)의 드레인단과 연결되고, 소스단은 접지와 연결된다.
그리고 제 5 P-MOSFET(PM5)의 드레인단과 제 1 MOSFET(NM1)의 게이트단과 제 2 MOSFET(NM2) 드레인단이 연결된 단에 연결되어 제 5 P-MOSFET(PM5)의 드레인단으로 정전류(I_const)가 생성되어 정전류(I_const)를 기준 전압 발생부(200)에 공급할 수 있다. 여기서, 제3 및 제4 N-MOSFET(NM3, NM4)는 디플리션 타입일 수 있어서, 낮은 입력 전압에서도 구동이 가능한 효과가 있다.
한편, 도 7의 제 3 및 제 4 N-MOSFET(NM3, NM4) 대신에 도 8과 같이, 제 1 및 제 2 다이오드(D1, D2)가 포함될 수 있다.
제 1 및 제 2 다이오드(D1, D2)의 양극은 제 1 및 제 2 P-MOSFET(PM1, PM2)의 드레인단에 연결되고, 제 1 및 제 2 다이오드(D1, D2)의 음극은 접지와 연결된다.
또한, 도 7의 제 3 및 제 4 N-MOSFET(NM3, NM4) 대신에 도 9와 같이, 제 6 및 제 7 P-MOSFET(PM6, PM7)가 구비될 수 있다.
이러한 특징으로 인하여, 셀프 바이어스 생성부(100)를 P-MOSFET만으로 구성할 수 있다.
제 6 및 제 7 P-MOSFET(PM6, PM7)의 게이트단은 제6 및 제7 P-MOSFET(PM6, PM7)의 드레인단과 연결되고, 제6 및 제7 P-MOSFET(PM4, PM5)의 소스단은 접지와 연결된다.
한편, 도 10 내지 도 11과 같이, 본 발명에 따른 기준 전압 발생기(1000)는 기준 전류 발생부(300)를 더 포함 할 수 있다. 기준 전류 발생부(300)에 대해 아래에서 더 자세히 설명하기로 한다.
300 : 기준 전류 발생부
도 10 내지 도 11과 같이, 기준 전류 발생부(300)는 앰프 입력단(310)과, 앰프 출력단(320) 및, 전류 바이어스 생성부(330)를 구비할 수 있다. 이때, 앰프 입력단(310)은 기준 전압(Vref)과 동일한 전압(Vb)을 출력할 수 있다. 또한, 앰프 출력단(320)은 앰프 입력단(310)이 생성한 전압(Vb)을 입력받고, 그 전압(Vb)에 기초하여 제 1 기준 전류(I_bias1)를 생성할 수 있다. 그리고 전류 바이어스 생성부(320)는 앰프 출력단(320)과 연결되고, 제 1 기준 전류(I_bias1)와 동일한 값의 제 2 기준 전류(I_bias2)를 생성할 수 있다.
자세히 설명하면 도 12에 도시된 바와 같이, 기준 전압(Vref)이 기준 전류 발생부(300)의 앰프 입력단(310)으로 들어오면, 앰프에 의해 버츄얼 쇼트가 되어 Va와 Vb가 기준 전압(Vref)으로 같아진다. 그리고 앰프 출력단(320)에서 온도에 무감한 기준 전압(Vref) Vb가 저항(R)에 그대로 걸리게 되고, 회로상에 정해진 저항(R)에 의해 전류 값은 제 1 기준 전류(I_bias1)로 정해지고, 그 정해진 제 1 기준 전류(I_bias1)와 동일한 값으로 전류 바이어스 생성부(330)에서 바이어스 전류(I_bias2)가 생성된다. 따라서, 저항(R)의 변화만으로 쉽게 바이어스 전류를 바꿀 수 있는 효과가 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.
100 : 셀프 바이어스 생성부 200 : 기준 전압 발생부
300 : 기준 전류 발생부 310 : 앰프 입력단
320 : 앰프 출력단 330: 전류 바이어스 생성부

Claims (10)

  1. 게이트단에 높은 전압이 인가될수록, 더 큰 드레인 전류(Ids)가 흐르는 제 1 MOSFET(NM1);
    온도가 상승되면 문턱 전압이 낮아지고 드레인과 소스간 ON 저항(Rds_on)이 증가되며, 드레인단이 상기 제 1 MOSFET(NM1)의 게이트단과 연결된 제 2 MOSFET(NM2);
    상기 제 1 MOSFET(NM1)의 소스단 및 상기 제 2 MOSFET(NM2)의 게이트단과 연결된 출력단;을 포함하며,
    온도가 상승되면 상기 제 2 MOSFET(NM2)의 문턱 전압 강하로 출력단 전압이 낮아지는 것을, 온도 상승시 상기 제 2 MOSFET(NM2)의 ON 저항 증가되는 특징을 이용하여 상기 제 1 MOSFET(NM1)가 더 큰 드레인 전류를 흘리도록 함으로써 출력전압이 낮아지는 것을 억제하여, 온도가 변화해도 상기 출력단이 소정의 범위 내의 전압을 출력하고,
    상기 제 2 MOSFET(NM2)가 ON 되면 드레인에 일정한 전류를 공급하는 셀프 바이어스 생성부(100);를 포함하고,
    상기 제 1 MOSFET(NM1)는 게이트에 전원이 인가되지 않으면 드레인과 소스 사이에 채널이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있으며,
    상기 셀프 바이어스 생성부(100)는,
    게이트단끼리 연결되고, 소스단이 전원 전압(VDD)과 연결되는 제 1 및 제 2 P-MOSFET(PM1, PM2)와,
    상기 제 2 P-MOSFET(PM2)의 소스단과 상기 전원 전압(VDD) 사이에 연결되는 제 3 P-MOSFET(PM3)와,
    게이트단은 상기 제 3 P-MOSFET(PM3)의 게이트단과 연결되고 소스단은 전원 전압(VDD)과 연결되는 제 4 P-MOSFET(PM4)와,
    소스단은 상기 제 4 P-MOSFET(PM4)의 드레인단과 연결되고 게이트단은 상기 제 1 및 제 2 P-MOSFET(PM1, PM2)의 게이트단과 연결되는 제 5 P-MOSFET(PM5)고,
    일단은 상기 제 1 P-MOSFET(PM1)의 드레인단과 연결되고 타단은 접지에 연결되는 제 1 트랜지스터와 일단은 상기 제 2 P-MOSFET(PM2)의 드레인단과 연결되고 타단은 상기 접지에 연결되는 제 2 트랜지스터가 포함되어,
    상기 제 5 P-MOSFET(PM5)의 드레인단과 상기 제 1 MOSFET(NM1)의 게이트단과 제 2 MOSFET(NM2) 드레인단이 연결된 단에 연결되어 상기 제 5 P-MOSFET(PM5)의 드레인단으로 정전류(I_const)가 생성되는 것을 특징으로 하는 기준 전압 발생기(1000).
  2. 게이트단에 높은 전압이 인가될수록, 더 큰 드레인 전류(Ids)가 흐르는 제 1 MOSFET(NM1);
    온도가 상승되면 문턱 전압이 낮아지고 드레인과 소스간 ON 저항(Rds_on)이 증가되며, 드레인단이 상기 제 1 MOSFET(NM1)의 게이트단과 연결된 제 2 MOSFET(NM2);
    상기 제 1 MOSFET(NM1)의 소스단 및 상기 제 2 MOSFET(NM2)의 게이트단과 연결된 출력단;을 포함하며,
    온도가 상승되면 상기 제 2 MOSFET(NM2)의 문턱 전압 강하로 출력단 전압이 낮아지는 것을, 온도 상승시 상기 제 2 MOSFET(NM2)의 ON 저항 증가되는 특징을 이용하여 상기 제 1 MOSFET(NM1)가 더 큰 드레인 전류를 흘리도록 함으로써 출력전압이 낮아지는 것을 억제하여, 온도가 변화해도 상기 출력단이 소정의 범위 내의 전압을 출력하고,
    상기 제 2 MOSFET(NM2)가 ON 되면 드레인에 일정한 전류를 공급하는 셀프 바이어스 생성부(100);를 포함하고,
    상기 제 1 MOSFET(NM1)는 게이트에 전원이 인가되지 않으면 드레인과 소스 사이에 채널이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있으며,
    기준 전압을 입력받고, 상기 기준 전압과 동일한 전압(Vb)을 생성하는 앰프 입력단(310)과,
    상기 앰프 입력단(310)이 생성한 상기 전압(Vb)을 입력받고, 상기 전압(Vb)에 기초하여 제 1 기준 전류(I_bias1)를 생성하는 앰프 출력단(320) 및,
    상기 앰프 출력단(320)과 연결되고, 상기 제 1 기준 전류(I_bias1)와 동일한 값의 제 2 기준 전류(I_bias2)를 생성하는 전류 바이어스 생성부(330)를 포함하는 기준 전류 발생부(300)를 더 포함하는 것을 특징으로 하는 기준 전압 발생기(1000).
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 2 MOSFET(NM2)는 게이트에 문턱 전압 이상이 인가되면 드레인과 소스 사이에 채널이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있는 것을 특징으로 하는 기준 전압 발생기(1000).
  4. 제 3항에 있어서,
    상기 제 1 MOSFET(NM1)과 상기 제 2 MOSFET(NM2)는 N-MOSFET인 것을 특징으로 하는 기준 전압 발생기(1000).
  5. 제 1항 또는 제 2항에 있어서,
    상기 출력단과 접지 사이에 저항을 추가하여 상기 출력전압의 크기의 비율을 조절하여 기준 전압 생성하는 것을 특징으로 하는 기준 전압 발생기(1000).
  6. 제 1항 또는 제 2항에 있어서,
    상기 출력단과 접지 사이에 복수의 저항을 추가하여 복수의 기준 전압을 생성하는 것을 특징으로 하는 기준 전압 발생기(1000).
  7. 삭제
  8. 제 1항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 디플리션 타입 MOSFET인 것을 특징으로 하는 기준 전압 발생기(1000).
  9. 제 1항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 다이오드, N-MOSFET, P-MOSFET 중 어느 하나인 것을 특징으로 하는 기준 전압 발생기(1000).
  10. 삭제
KR1020190054120A 2019-05-09 2019-05-09 기준 전압 발생기 KR102207264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190054120A KR102207264B1 (ko) 2019-05-09 2019-05-09 기준 전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190054120A KR102207264B1 (ko) 2019-05-09 2019-05-09 기준 전압 발생기

Publications (2)

Publication Number Publication Date
KR20200129547A KR20200129547A (ko) 2020-11-18
KR102207264B1 true KR102207264B1 (ko) 2021-01-25

Family

ID=73697475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190054120A KR102207264B1 (ko) 2019-05-09 2019-05-09 기준 전압 발생기

Country Status (1)

Country Link
KR (1) KR102207264B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113866486A (zh) * 2021-10-25 2021-12-31 北京森海晨阳科技有限责任公司 一种超低电源电压检测电路
CN117007892B (zh) * 2023-09-26 2023-12-15 深圳市思远半导体有限公司 检测电路、电源管理芯片及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5169468B2 (ja) * 2008-05-15 2013-03-27 オムロン株式会社 基準電圧発生回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5169468B2 (ja) * 2008-05-15 2013-03-27 オムロン株式会社 基準電圧発生回路

Also Published As

Publication number Publication date
KR20200129547A (ko) 2020-11-18

Similar Documents

Publication Publication Date Title
JP6822727B2 (ja) 浮動電圧基準を用いる低ドロップアウト電圧レギュレータ
US9665111B2 (en) Low dropout voltage regulator and method
US9715245B2 (en) Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator
US7944271B2 (en) Temperature and supply independent CMOS current source
US9886047B2 (en) Reference voltage generation circuit including resistor arrangements
US20090033310A1 (en) Voltage regulator
US20230229186A1 (en) Bandgap reference circuit
CN113157033B (zh) 恒流电路及半导体装置
US10613570B1 (en) Bandgap circuits with voltage calibration
KR102207264B1 (ko) 기준 전압 발생기
CN109960309B (zh) 电流生成电路
US6940338B2 (en) Semiconductor integrated circuit
US20230367352A1 (en) Voltage Reference Temperature Compensation Circuits and Methods
US10658984B2 (en) Differential amplifier circuit
CN115145345A (zh) 基准电流源
CN113885639A (zh) 基准电路、集成电路及电子设备
GB2265478A (en) Reference voltage generating circuit
US11507123B2 (en) Constant voltage circuit
US11809207B2 (en) Temperature compensation circuit and semiconductor integrated circuit using the same
US20230072042A1 (en) Electronic circuit for generating reference current with low temperature coefficient
KR20180101662A (ko) 공급 전원 변화를 트랙킹하여 전압 변화를 보상하기 위한 듀얼 기준 전압 생성기 기반 전압 조정 회로
CN115185329B (zh) 一种带隙基准结构
WO2022234038A1 (en) Low power voltage reference
CN118092559A (zh) 低电压带隙参考电路
CN117032378A (zh) 一种基于耗尽型mos管的低功耗ldo电路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant