CN117032378A - 一种基于耗尽型mos管的低功耗ldo电路 - Google Patents
一种基于耗尽型mos管的低功耗ldo电路 Download PDFInfo
- Publication number
- CN117032378A CN117032378A CN202311070812.9A CN202311070812A CN117032378A CN 117032378 A CN117032378 A CN 117032378A CN 202311070812 A CN202311070812 A CN 202311070812A CN 117032378 A CN117032378 A CN 117032378A
- Authority
- CN
- China
- Prior art keywords
- mos tube
- current mirror
- drain electrode
- grounded
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明涉及线性稳压电路技术领域，具体说是一种基于耗尽型MOS管的低功耗LDO电路。它的特点是包括输入端VIN、电流镜一、电流镜二和输出端VOUT。输入端VIN与电流镜一和电流镜二适配连接。电流镜一的电流输入支路通过MOS管N2的漏极和源极后通过调整器件接地，电流镜一的电流输出支路通过MOS管N3的漏极和源极后与通过所述调整器件接地。电流镜二的电流输入支路通过MOS管N1的漏极和源极后与接地，电流镜二的电流输出支路与所述输出端VOUT相连。MOS管N2为耗尽型MOS管，其栅极接地。MOS管N3的漏极与MOS管N1的栅极相连，且MOS管N3的漏极通过补偿器件接地。输出端VOUT通过反馈电路形成FB信号，FB信号与MOS管N3的栅极相连。该电路的结构简单，可移植性较好，功耗较低。
Description
技术领域
本发明涉及线性稳压电路技术领域，具体说是一种基于耗尽型MOS管的低功耗LDO电路。
背景技术
传统的LDO电路如图1所示。它一般需要设置独立的参考电流、参考电压、运放电路、补偿电路、驱动电路等固有模块，电路较复杂且可移植性较差，并且由于电路复杂静态电流很难做低，通常都大于2uA，导致整个电路的功耗较高。
发明内容
本发明要解决的技术问题是提供一种基于耗尽型MOS管的低功耗LDO电路，该电路的结果简单，可移植性较好，功耗较低。解决了现有技术中电路较复杂、可移植性较差，功耗高的技术问题。
为解决上述问题，提供以下技术方案：
本发明的基于耗尽型MOS管的低功耗LDO电路的特点是包括输入端VIN、电流镜一、电流镜二和输出端VOUT。所述输入端VIN与电流镜一和电流镜二适配连接，用于为电流镜一和电流镜二提供工作电压。所述电流镜一的电流输入支路通过MOS管N2的漏极和源极后通过调整器件接地，电流镜一的电流输出支路通过MOS管N3的漏极和源极后与通过所述调整器件接地。所述电流镜二的电流输入支路通过MOS管N1的漏极和源极后接地，电流镜二的电流输出支路与所述输出端VOUT相连。所述MOS管N2为耗尽型MOS管，其栅极接地。所述MOS管N3的漏极与MOS管N1的栅极相连，且MOS管N3的漏极通过补偿器件接地。所述输出端VOUT通过反馈电路形成FB信号，FB信号与MOS管N3的栅极相连。
其中，所述电流镜一含有MOS管P1和MOS管P2，MOS管P1和MOS管P2的源极均与所述输入端VIN相连，MOS管P1的栅极和MOS管P2的栅极相连，MOS管P1的栅极与与MOS管P1的漏极相连，MOS管P1所在的支路为电流镜一的输入支路，MOS管P2所在的支路为电流镜一的输出支路。所述MOS管P1的漏极与MOS管N2的漏极相连，所述MOS管P2的漏极与MOS管N3的漏极相连。
所述调整器件为电阻R1，MOS管N2和MOS管N3的源极与电阻R1的同一端相连，电阻R1的另一端接地。
所述电流镜二含有MOS管P3和MOS管P4，MOS管P3和MOS管P4的源极均与所述输入端VIN相连，MOS管P3的栅极和MOS管P4的栅极相连，MOS管P3的栅极与MOS管P3的漏极相连，MOS管P3所在的支路为电流镜二的输入支路，MOS管P4所在的支路为电流镜二的输出支路。所述MOS管P3的漏极与MOS管N1的漏极相连，所述MOS管P4的漏极与所述输出端VOUT相连。
所述补偿器件为电阻R2和电容C1，所述MOS管N3的漏极与电阻R2的一端相连，电阻R2的另一端与电容C1的一端相连，电容C1的另一端接地。
所述反馈电路含有电容R3和电阻R4，所述输出端VOUT与电阻R3的一端相连，电阻R3的另一端分别与所述MOS管N3的栅极和电阻R4的一端相连，电阻R4的另一端接地。
所述电阻R3的两端并联有电容C2。
采取以上方案，具有以下优点：
由于本发明的基于耗尽型MOS管的低功耗LDO电路的电流镜一的电流输入支路通过MOS管N2的漏极和源极后通过调整器件接地，电流镜一的电流输出支路通过MOS管N3的漏极和源极后通过调整器件接地，电流镜二的电流输入支路通过MOS管N1的漏极和源极后与接地，电流镜二的电流输出支路与输出端VOUT相连，MOS管N2为耗尽型MOS管，其栅极接地，MOS管N3的漏极与MOS管N1的栅极相连，且MOS管N3的漏极通过补偿器件接地，输出端VOUT通过反馈电路形成FB信号，FB信号与MOS管N3的栅极相连。这种LDO电路的耗尽型MOS管N2的栅极接地，无需额外的bandgap参考电压电路且可产生自偏置电流，形成输入偏置电流电路。MOS管N2的栅极接地，MOS管N3的G端电压等于MOS管N3的GS电压加MOS管N2的GS电压，即参考电压为VTHN3+VTHN2。MOS管N2、MOS管N3组成差分对管，N1为第一级运放输出端，即形成运放电路。因而，这种LDO电路整合了输入偏置电流电路、参考电压电路和运放电路，与背景技术中需要单独设置这些电路相比，简化了整个LDO电路的结构，提高电路的可移植性。而且，利用耗尽型MOS管自形成自偏置电流I REF，大大降低了电路的静态功耗。
附图说明
图1是背景技术中LDO电路的原理示意图；
图2是本发明的基于耗尽型MOS管的低功耗LDO电路的电路示意图；
图3是本发明的基于耗尽型MOS管的低功耗LDO电路的电路仿真图；
图4是本发明的基于耗尽型MOS管的低功耗LDO电路的在工作状态下、输入电压变化时、输出电压走势图。
具体实施方式
以下结合附图1-4和实施例对本发明作进一步详细描述。
如图2所示，本发明的基于耗尽型MOS管的低功耗LDO电路包括输入端VIN、电流镜一、电流镜二和输出端VOUT。
如图2所示，电流镜一含有MOS管P1和MOS管P2，MOS管P1和MOS管P2的源极均与输入端VIN相连，MOS管P1的栅极和MOS管P2的栅极相连，MOS管P1的栅极与与MOS管P1的漏极相连，MOS管P1所在的支路为电流镜一的输入支路，MOS管P2所在的支路为电流镜一的输出支路。MOS管P1的漏极与MOS管N2的漏极相连，MOS管P2的漏极与MOS管N3的漏极相连，MOS管N2的源极和MOS管N3的源极均与电阻R1的同一端相连，电阻R1的另一端接地。输入端VIN与电流镜一相连，用于为电流镜一提供工作电压，MOS管N2为耗尽型MOS管，其栅极接地，从而形成自偏置电流I REF，电阻R1为调整器件，通过调整R1阻值的大小可产生合适的自偏置电流I REF。
如图2所示，电流镜二含有MOS管P3和MOS管P4，MOS管P3和MOS管P4的源极均与输入端VIN相连，MOS管P3的栅极和MOS管P4的栅极相连，MOS管P3的栅极与MOS管P3的漏极相连，MOS管P3所在的支路为电流镜二的输入支路，MOS管P4所在的支路为电流镜二的输出支路。MOS管P3的漏极与MOS管N1的漏极相连，MOS管P4的漏极与输出端VOUT相连，MOS管N1的源极接地。MOS管N3的漏极与MOS管N1的栅极相连，用于驱动MOS管N1导通或关闭，MOS管N3的漏极与电阻R2的一端相连，电阻R2的另一端与电容C1的一端相连，电容C1的另一端接地。输出端VOUT通过反馈电路形成FB信号，FB信号与MOS管N3的栅极相连，用于控制MOS管N3导通或关断。输入端VIN与电流镜二相连，用于为电流镜二提供工作电压。
反馈电路含有电容R3和电阻R4，输出端VOUT与电阻R3的一端相连，电阻R3的另一端分别与MOS管N3的栅极和电阻R4的一端相连，电阻R4的另一端接地。电阻R3的两端并联有电容C2。
本实施例中，除了MOS管N2为耗尽型MOS管，其它均为标准的正常VTH开启电压的增强型MOS管。耗尽型MOS管的特性是当VGS＝0V时即存在沟道，随着VGS<0时，VGS的电压减小使得N沟道变窄，流过DS的电流逐渐减小，当VGS更负，达到某一数值时沟道消失，流过MOS管DS的电流为0。本发明利用耗尽型NMOS管G接地可产生电流的特点通过调整R1阻值的大小产生合适的自偏置电流IREF。
所述MOS管N2、MOS管N3组成差分对管，MOS管N1为第一级运放输出端，电阻R2、电容C1和电容C2为补偿电容，使运放稳定。MOS管P3、MOS管P4组成电流镜结构，MOS管P3和MOS管P4的比例为1比1000，MOS管P4为功率管，MOS管N1通过控制流过MOS管P3的电流从而控制MOS管P4从VIN流向VOUT的电流。电阻R3、电阻R4为输出端分压电阻。
耗尽型MOS管N2的VTH为正温度系数，增强型MOS管N3的VTH为负温度系数，调整电阻R1的阻值及MOS管N2、MOS管N3尺寸可调整流过电阻R1的电流并使得VTHN2+VTHN3的值在各温度情况下几乎恒定。
因为MOS管N2的栅极接地，MOS管N3的G端电压等于MOS管N3的GS电压加MOS管N2的GS电压，本发明选择的VREF电压为VTHN3+VTHN2，MOS管N3的VTH约600mV，MOS管N2的VTH约-500mV，VREF的电压约600mV+500mV＝1.1V，VOUT＝(1+R3/R4)*VREF。
工作时，当FB电压低于参考电压VREF时(即VGSN3+VGSN2<VTHN3+VTHN2时)，MOS管N3关断，A点被拉高，MOS管N1导通，MOS管P3导通，MOS管P3的源极到漏极流过电流，通过比例关系MOS管P3控制MOS管P4流过电流使输出端VOUT的电压升高，当FB电压大于参考电压VREF时(即VGSN3+VGSN2>VTHN3+VTHN2时)，MOS管N3导通，A点电压拉低，MOS管N1关断，MOS管P3和MOS管P4上无电流流过，输出电压不会升高。
如图3为此电路仿真结果，选择适当的电阻R3、电阻R4电阻使输出电压为3.3V，电阻R3、电阻R4的阻值如何选择属于现有技术，这里不再赘述。VOUT端加1uF电容，Vin端电压为5V，IOUT为输出端带载1mA与100mA负载跳变，VOUT为输出端电压，仿真结果为负载跳变时VOUT电压正常。
图4为输入电压从0V上升到5V，输出带载10mA稳定在3.3V，输入从3.4V上升到5V时，输出电压变化约0.1mV，输入调整率正常。
本发明的基于耗尽型MOS管的低功耗LDO电路的结构简单，无需额外的bandgap参考电压电路且可产生自偏置电流，整合了参考电压电路，输入偏置电流电路，运放电路等，具有电路结构简单、静态电流小、稳定性高、可移植性强等优点，可单独做LDO芯片也可用于其它需要较精确电压的芯片中作为电源模块，并可轻松做到静态电流小于500nA。
Claims (7)
1.一种基于耗尽型MOS管的低功耗LDO电路，其特征在于，包括输入端VIN、电流镜一、电流镜二和输出端VOUT；所述输入端VIN与电流镜一和电流镜二适配连接，用于为电流镜一和电流镜二提供工作电压；所述电流镜一的电流输入支路通过MOS管N2的漏极和源极后通过调整器件接地，电流镜一的电流输出支路通过MOS管N3的漏极和源极后与通过所述调整器件接地；所述电流镜二的电流输入支路通过MOS管N1的漏极和源极后接地，电流镜二的电流输出支路与所述输出端VOUT相连；所述MOS管N2为耗尽型MOS管，其栅极接地；所述MOS管N3的漏极与MOS管N1的栅极相连，且MOS管N3的漏极通过补偿器件接地；所述输出端VOUT通过反馈电路形成FB信号，FB信号与MOS管N3的栅极相连。
2.如权利要求1所述的基于耗尽型MOS管的低功耗LDO电路，其特征在于，所述电流镜一含有MOS管P1和MOS管P2，MOS管P1和MOS管P2的源极均与所述输入端VIN相连，MOS管P1的栅极和MOS管P2的栅极相连，MOS管P1的栅极与与MOS管P1的漏极相连，MOS管P1所在的支路为电流镜一的输入支路，MOS管P2所在的支路为电流镜一的输出支路；所述MOS管P1的漏极与MOS管N2的漏极相连，所述MOS管P2的漏极与MOS管N3的漏极相连。
3.如权利要求2所述的基于耗尽型MOS管的低功耗LDO电路，其特征在于，所述调整器件为电阻R1，MOS管N2和MOS管N3的源极与电阻R1的同一端相连，电阻R1的另一端接地。
4.如权利要求1所述的基于耗尽型MOS管的低功耗LDO电路，其特征在于，所述电流镜二含有MOS管P3和MOS管P4，MOS管P3和MOS管P4的源极均与所述输入端VIN相连，MOS管P3的栅极和MOS管P4的栅极相连，MOS管P3的栅极与MOS管P3的漏极相连，MOS管P3所在的支路为电流镜二的输入支路，MOS管P4所在的支路为电流镜二的输出支路；所述MOS管P3的漏极与MOS管N1的漏极相连，所述MOS管P4的漏极与所述输出端VOUT相连。
5.如权利要求4所述的基于耗尽型MOS管的低功耗LDO电路，其特征在于，所述补偿器件为电阻R2和电容C1，所述MOS管N3的漏极与电阻R2的一端相连，电阻R2的另一端与电容C1的一端相连，电容C1的另一端接地。
6.如权利要求1所述的基于耗尽型MOS管的低功耗LDO电路，其特征在于，所述反馈电路含有电容R3和电阻R4，所述输出端VOUT与电阻R3的一端相连，电阻R3的另一端分别与所述MOS管N3的栅极和电阻R4的一端相连，电阻R4的另一端接地。
7.如权利要求6所述的基于耗尽型MOS管的低功耗LDO电路，其特征在于，所述电阻R3的两端并联有电容C2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311070812.9A CN117032378A (zh) | 2023-08-24 | 2023-08-24 | 一种基于耗尽型mos管的低功耗ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311070812.9A CN117032378A (zh) | 2023-08-24 | 2023-08-24 | 一种基于耗尽型mos管的低功耗ldo电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117032378A true CN117032378A (zh) | 2023-11-10 |
Family
ID=88638996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311070812.9A Pending CN117032378A (zh) | 2023-08-24 | 2023-08-24 | 一种基于耗尽型mos管的低功耗ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117032378A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107066003A (zh) * | 2016-12-30 | 2017-08-18 | 西南技术物理研究所 | 低功耗基准电压源 |
| CN114115425A (zh) * | 2022-01-26 | 2022-03-01 | 江苏长晶科技股份有限公司 | 一种基准和运放合二为一的线性稳压器 |
| CN114123116A (zh) * | 2021-11-11 | 2022-03-01 | 无锡迈尔斯通集成电路有限公司 | 一种ldo运放限流电路 |
| CN114895743A (zh) * | 2022-05-25 | 2022-08-12 | 无锡迈尔斯通集成电路有限公司 | 一种用于动态偏置电流ldo的低启动电流电路 |
-
2023
- 2023-08-24 CN CN202311070812.9A patent/CN117032378A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107066003A (zh) * | 2016-12-30 | 2017-08-18 | 西南技术物理研究所 | 低功耗基准电压源 |
| CN114123116A (zh) * | 2021-11-11 | 2022-03-01 | 无锡迈尔斯通集成电路有限公司 | 一种ldo运放限流电路 |
| CN114115425A (zh) * | 2022-01-26 | 2022-03-01 | 江苏长晶科技股份有限公司 | 一种基准和运放合二为一的线性稳压器 |
| CN114895743A (zh) * | 2022-05-25 | 2022-08-12 | 无锡迈尔斯通集成电路有限公司 | 一种用于动态偏置电流ldo的低启动电流电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
| CN101341453B (zh) | 恒压电路与控制恒压电路的输出电压的方法 | |
| JP5168910B2 (ja) | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 | |
| US6856124B2 (en) | LDO regulator with wide output load range and fast internal loop | |
| US20140091780A1 (en) | Reference voltage generator | |
| USRE42335E1 (en) | Single transistor-control low-dropout regulator | |
| CN100397278C (zh) | 电压调节器 | |
| KR102277392B1 (ko) | 버퍼 회로들 및 방법들 | |
| US7932707B2 (en) | Voltage regulator with improved transient response | |
| US8878510B2 (en) | Reducing power consumption in a voltage regulator | |
| US6380799B1 (en) | Internal voltage generation circuit having stable operating characteristics at low external supply voltages | |
| KR20090126812A (ko) | 기준 전압 발생 장치 및 방법 | |
| CN207731181U (zh) | 新型cmos结构的ldo线性稳压器 | |
| CN112987841A (zh) | 一种新型线性稳压器 | |
| US20040108889A1 (en) | Semiconductor integrated circuit | |
| CN114489213B (zh) | 线性稳压电路 | |
| CN116860052A (zh) | 一种负反馈稳压电路及前端稳压电路 | |
| CN115390606B (zh) | 电压调节器 | |
| CN117032378A (zh) | 一种基于耗尽型mos管的低功耗ldo电路 | |
| CN114879809A (zh) | 一种低压差线性稳压电路 | |
| CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
| US10658984B2 (en) | Differential amplifier circuit | |
| CN113253792A (zh) | 一种控制ldo压降状态静态功耗的电路 | |
| KR100863529B1 (ko) | 연산 증폭기 회로 | |
| CN115185329B (zh) | 一种带隙基准结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |