CN115145345A - 基准电流源 - Google Patents

基准电流源 Download PDF

Info

Publication number
CN115145345A
CN115145345A CN202210322784.4A CN202210322784A CN115145345A CN 115145345 A CN115145345 A CN 115145345A CN 202210322784 A CN202210322784 A CN 202210322784A CN 115145345 A CN115145345 A CN 115145345A
Authority
CN
China
Prior art keywords
transistor
reference current
resistor
gate
fixed potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210322784.4A
Other languages
English (en)
Inventor
源代裕治
久保俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN115145345A publication Critical patent/CN115145345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供基准电流源。基准电流源(SCS)具备：参照电流路径(P0)，其包含在第一固定电位(VDD)与第二固定电位(GND)之间串联连接的第一晶体管(M1)、第二晶体管(M2)及第一电阻(R1)，第一晶体管(M1)和第二晶体管(M2)都是二极管连接的晶体管；第一输出电流路径(P1)，其包含具有与第二晶体管(M2)的栅极连接的栅极且与第二晶体管(M2)一起构成电流镜的第三晶体管(M3)、以及介于第三晶体管(M3)与第一固定电位(VDD)之间的第二电阻(R2)；第二输出电流路径(P2)，其具备被提供第一输出电流路径(P1)中的第三晶体管(M3)与第二电阻(R2)之间的第三节点(N3)的电位、且流过基准电流(Is)的电压电流转换电路(40)。

Description

基准电流源
技术领域
本公开涉及基准电流源。
背景技术
基准电流源用于集成电路(IC)。基准电流源能够生成1个或多个基准电流。使用电流镜将基准电流提供给半导体芯片内的多个电路。基准电流能够用于决定IC内的各电路的动作点。基准电流源优选具有不易受到PVT(工艺/电压/温度)的偏差/变动的影响的结构。
非专利文献1公开了利用了Band-Gap Reference(带隙基准)(BGR)、即利用了半导体的能带隙的电流源。该电流源对温度等的变动耐性高。在BGR方式中，原理上使用双极晶体管。当半导体芯片除了互补金属氧化物半导体(CMOS)电路之外还包括双极晶体管时，半导体芯片的制造成本增加。
非专利文献2公开了β-倍增基准(BMR)电路(multiplier reference circuit)。以往的基准电流源即使电源电位变动，也能够生成具有实用上的稳定性的基准电流。但是，BMR在原理电路的状态下，无法补偿温度特性。
非专利文献3公开了具有多个场效应晶体管的Widlar电流源(具备CMOS电路的BMR电路)。为了进行温度补偿，需要复杂的电路。
专利文献1公开了具备电流镜的基准电流源。认为该基准电流源需要启动电路。
现有技术文献
专利文献1：日本特开2002-244748号公报
非专利文献1：Behzad Razavi,“The Bandgap Reference,”IEEE Solid-StateCircuit Magazine,Vol.8,Issue 3,pp.9-12,Summer 2016.
非专利文献2：R.Jacob Baker,“CMOS Circuit Design,Layout,and Simulation,Fourth Edition,”John Wiley&Sons,Chapter 23,July 2019.
非专利文献3：Yen-Ting Wang,Degang Chen,Randall L.Geiger,“A CMOSSupply-Insensitive with 13ppm/℃Temperature Coefficient Current Reference,”2014IEEE 57th International Midwest Symposium on Circuits and Systems(MWSCAS),pp.475-478,August 2014).
发明内容
然而，在半导体结构被微细化的情况下，向内部电路供给的基准电流的电源电压变动去除比(以下，称为PSRR：Power Supply Rejection Ratio，电源抑制比)降低。因此，需要能够以简单的结构稳定地供给基准电流的基准电流源。
第一基准电流源具备：参照电流路径，其包含在第一固定电位与第二固定电位之间串联连接的第一晶体管、第二晶体管以及第一电阻，其中该第一晶体管和第二晶体管都是二极管连接的晶体管；第一输出电流路径，其包括第三晶体管以及介于所述第三晶体管与所述第一固定电位之间的第二电阻，其中该第三晶体管具有与所述第二晶体管的栅极连接的栅极，并与所述第二晶体管一起构成电流镜；以及第二输出电流路径，其具备电压电流转换电路，其中该电压电流转换电路被提供所述第一输出电流路径中的所述第三晶体管与所述第二电阻之间的节点的电位，在所述电压电流转换电路中流过基准电流。
在第二基准电流源中，所述第二晶体管的尺寸比所述第三晶体管的尺寸大。
在第三基准电流源中，所述第二晶体管由N个晶体管构成，其中1≤N，
所述第三晶体管由M个晶体管构成，其中1≤M，构成所述第二晶体管的N个晶体管的栅极宽度的合计是构成第三晶体管的M个晶体管的栅极宽度的合计的K倍，其中1＜K。
在第四基准电流源中，所述电压电流转换电路包括：第四晶体管，其具有与所述节点连接的栅极；以及输出电阻，其连接在所述第四晶体管与所述第二固定电位之间。
在第五基准电流源中，所述第四晶体管的尺寸比所述第一晶体管的尺寸大。
在第六基准电流源中，构成所述第三晶体管的1个晶体管的栅极长度为100nm以下5nm以上。
根据本发明的基准电流源，能够提高基准电流的稳定性。
附图说明
图1是比较例的基准电流源的电路图。
图2是表示实施方式的基准电流源的电路图。
图3是由并联连接的多个相同晶体管构成各晶体管M2、M4、M5的基准电流源SCS的电路图。
图4是表示第一固定电位VDD(V)与基准电流Is(μA)的关系的图表。
图5是表示1个晶体管的栅极源极间电压Vgs(mV)与漏极电流Id(μA)的关系的图表。
图6是表示第一固定电位VDD(V)与参照电流Ia(μA)以及第一输出电流Ib(μA)的关系的图表。
图7是表示提供给电路元件的电压V与电流I的关系的概念性的图表。
图8是包括从基准电流源SCS取出基准电流Is的电路的装置的电路图。
图9是另一实施方式的基准电流源的电路图。
具体实施方式
以下，参照附图对各种例示的实施方式进行详细说明。此外，在各附图中，对相同或相当的部分标注相同的附图标记，并省略重复的说明。
图1是比较例的基准电流源的电路图。
图1所示的基准电流源是具备CMOS电路的β-倍增基准(BMR)电路(multiplierreference circuit)(Widlar电流镜电流源)。该基准电流源包括第一上游侧晶体管M11、第二上游侧晶体管M12、第一下游侧晶体管M21和第二下游侧晶体管M22。此外，各附图所示的晶体管是金属-氧化物-半导体(MOS)场效应晶体管。
第一上游侧晶体管M11是P型MOS晶体管，源极与第一固定电位VDD连接。第一下游侧晶体管M21是N型MOS晶体管，漏极与第一上游侧晶体管M11的漏极连接，源极与第二固定电位GND连接。第一下游侧晶体管M21的栅极和漏极连接，即，构成二极管连接的晶体管。
第二上游侧晶体管M12是P型MOS晶体管，源极与第一固定电位VDD连接。第二下游侧晶体管M22是N型MOS晶体管，漏极与第二上游侧晶体管M12的漏极连接，源极经由电阻R与第二固定电位GND连接。第二上游侧晶体管M12的栅极和漏极连接，即，构成二极管连接的晶体管。
第一上游侧晶体管M11的栅极与第二上游侧晶体管M12的栅极连接，这些晶体管对构成上部的电流镜。第一下游侧晶体管M21的栅极与第二下游侧晶体管M22的栅极连接，这些晶体管对和电阻R构成下部的电流镜。另外，在Widlar电流源中，电阻R不与第一下游侧晶体管M21连接，而与未二极管连接的第二下游侧晶体管M22连接。
在此，第一下游侧晶体管M21的栅极宽度W21与第二下游侧晶体管M22的栅极宽度W22具有W22＝K×W21的关系。此外，K＞1，第二下游侧晶体管M22的尺寸比第一下游侧晶体管M21的尺寸大。晶体管的增益系数β由β＝μ×COX×(W/L)给出。另外，μ表示载流子(carrier)的迁移率，COX表示栅极氧化膜的每单位面积的电容，W表示栅极宽度，L表示栅极长度。若例示的晶体管的栅极长度L全部相等，则增益系数β的值或者(W/L)的值与栅极宽度W成比例。第二下游侧晶体管M22具有第一下游侧晶体管M21的K倍的增益系数β。增益系数β与载流子流过的沟道的宽度(栅极宽度W)成比例。
另一方面，上游侧的电流镜在左右的线中流过相同大小的第一参照电流Iref1和第二参照电流Iref2。因此，流过第一下游侧晶体管M21的第一参照电流Iref1与流过第二下游侧晶体管M22的第二参照电流Iref2相等。
另外，为了使增益系数β大的晶体管的漏极电流Id与增益系数β小的晶体管的漏极电流Id相等，减小增益系数β大的晶体管的栅极源极间电压Vgs即可。即，增益系数β大的第二下游侧晶体管M22的栅极源极间电压Vgs(M22)比增益系数β小的第一下游侧晶体管M21的栅极源极间电压Vgs(M21)小。若将这些栅极源极间电压的差分设为δVgs，则满足Vgs(M22)+δVgs＝Vgs(M21)。
另外，至于第一下游侧晶体管M21的栅极源极间电压Vgs(M21)、第二下游侧晶体管M22的栅极源极间电压Vgs(M22)、电阻R的两端间的电压V(R)，根据包含这些电路要素的闭环的电压法则，满足Vgs(M21)－Vgs(M22)－V(R)＝0。
因此，在电阻R的两端间施加的电压V(R)＝Vgs(M21)－Vgs(M22)＝δVgs。这样，电阻R的两端间的电压V(R)＝δVgs依赖于表示晶体管的尺寸的参数K，但不依赖于第一固定电位VDD。当将电阻R的电阻值设为r时，第二参照电流Iref2＝V(R)/r＝δVgs/r。这样，根据比较例的基准电流源，即使第一固定电位VDD变化，第二参照电流Iref2也不变化。然而，特别是在半导体结构被微细化的情况下，在比较例的基准电流源中存在改良的余地。即，BMR电路不能单独补偿温度依赖性。另外，由于微细化，厄尔利电压(Early voltage)变小，基准电流对电源电压(第一固定电位VDD)的依赖性变大。另外，向内部电路供给的基准电流的PSRR降低。因此，要求能够以简易的构造，在电源电位、温度发生了变动的情况下稳定地供给基准电流的基准电流源。
图2是实施方式的基准电流源的电路图。实施方式所涉及的基准电流源SCS具有以下的构造。
第一，在基准电流源SCS中，不仅抑制基准电流Is相对于电源电位变动(或接地电位变动)的变动，而且基准电流相对于温度变化的变动小，且具有简易的构造。比较例的基准电流源使用BMR电路来抑制第二参照电流Iref2相对于电源电位变动的变动，但BMR电路单独而言对温度依赖性大。在比较例的基准电流源中，相对于温度变化，第二参照电流Iref2大幅变动。在比较例的基准电流源中，为了降低温度依赖性，认为需要追加具有复杂结构的温度补偿电路。另一方面，实施方式所涉及的基准电流源SCS能够通过简易的构造来进行温度补偿。
第二，基准电流源SCS具有即使没有启动电路也进行工作的构造。即，在比较例的基准电流源中，即使在第二参照电流Iref2＝0的情况下，也存在稳定状态，因此为了脱离该稳定状态，需要有起动电路。另一方面，实施方式的基准电流源即使没有启动电路也进行工作。
以下，对实施方式所涉及的基准电流源SCS进行详细说明。
实施方式所涉及的基准电流源SCS在提供第一固定电位VDD的电源线与提供第二固定电位GND的接地线之间具备参照电流路径P0、第一输出电流路径P1以及第二输出电流路径P2。
参照电流路径P0具备在第一固定电位VDD与第二固定电位GND之间串联连接的第一晶体管M1、第二晶体管M2以及第一电阻R1。进而，参照电流路径P0具备连接在第一固定电位VDD与第一晶体管M1之间的第三电阻R3。另外，第三电阻R3和第一晶体管M1的位置也可以调换。
第三电阻R3介于第一固定电位VDD与第一晶体管M1的漏极之间。第一晶体管M1是N型MOS晶体管，漏极与第三电阻R3连接，源极与第二晶体管M2的漏极连接。第一晶体管M1的栅极与漏极连接，构成二极管连接的晶体管。另外，第一晶体管M1也可以是二极管连接的P型MOS晶体管，在该情况下，将源极与第三电阻R3连接。在将第三电阻R3和第一晶体管M1的位置调换的情况下，在第一晶体管M1是二极管连接的P型MOS晶体管的情况下，将第一晶体管M1的源极与第一固定电位VDD连接，将漏极以及栅极与第三电阻R3连接。
第二晶体管M2是N型MOS晶体管，漏极与第一晶体管M1的源极连接，源极与第一电阻R1连接。第二晶体管M2的栅极与漏极连接，构成二极管连接的晶体管。第一电阻R1连接在第二晶体管M2的源极与第二固定电位GND之间。
第一输出电流路径P1具备在第一固定电位VDD与第二固定电位GND之间串联连接的第二电阻R2和第三晶体管M3。
第二电阻R2介于第一固定电位VDD与第三晶体管M3的漏极之间。第三晶体管M3具有与第二晶体管M2的栅极连接的栅极，与第二晶体管M2一起构成电流镜。第三晶体管M3的源极与第二固定电位GND连接。基准电流源SCS包括反Widlar电流源。在反Widlar电流源中，第一电阻R1不与构成电流镜的一方的第三晶体管M3连接，而与二极管连接的一方的第二晶体管M2连接。
第二输出电流路径P2包含在第一固定电位VDD与第二固定电位GND之间串联连接的第五晶体管M5、第四晶体管M4以及第四电阻R4。另外，第五晶体管M5与其说是基准电流源SCS的构成要素，不如说是流过第四晶体管M4的漏极电流(基准电流)的负载。换言之，在第二输出电流路径P2中，属于基准电流源SCS的电路是电压电流转换电路40。
第五晶体管M5是P型MOS晶体管，源极与第一固定电位VDD连接，漏极与第四晶体管M4的漏极连接。第五晶体管M5的栅极与漏极连接，构成二极管连接的晶体管。第四晶体管M4是N型MOS晶体管，漏极与第五晶体管M5的漏极连接，源极与第四电阻R4连接。第四晶体管M4的栅极连接于第一输出电流路径P1中的第三晶体管M3与第二电阻R2之间的第三节点N3。第四电阻R4(输出电阻)连接在第四晶体管M4的源极与第二固定电位GND之间。
电压电流转换电路40由第四晶体管M4和第四电阻R4构成。具体而言，电压电流转换电路40具备：第四晶体管M4，其具有与第三节点N3连接的栅极；以及第四电阻R4，其连接在第四晶体管M4与第二固定电位GND之间。经由第四晶体管M4的栅极对电压电流转换电路40提供第一输出电流路径P1中的第三节点N3的电位，流过基准电流Is。
此处，对晶体管尺寸的关系的一例进行说明，但本发明并不仅限定于这些关系。第二晶体管M2的尺寸(栅极宽度W2)大于第一晶体管M1的尺寸(栅极宽度W1)。此外，第二晶体管M2的尺寸(栅极宽度W2)大于第三晶体管M3的尺寸(栅极宽度W3)。第四晶体管M4的尺寸(栅极宽度W4)与第二晶体管M2的尺寸(栅极宽度W2)相同，但比第一晶体管M1的尺寸(栅极宽度W1)大。作为负载的第五晶体管M5的尺寸(栅极宽度W5)大于第三晶体管M3的尺寸(栅极宽度W3)。此外，若各晶体管的栅极长度相等，则各晶体管的尺寸与栅极宽度的大小成比例。
在本例中，W1＝1μm、W2＝4μm、W3＝1μm、W4＝4μm、W5＝5μm，满足W1＝W3＜W2＝W4＜W5的关系。当设K＝4时，W2＝K×W3＝K×W1，W4＝K×W3＝K×W1。在这些晶体管中，最小的晶体管是第一晶体管M1或第三晶体管M3。各晶体管M1～M5有时也由多个相同晶体管构成。在各晶体管M1～M5由多个相同晶体管构成的情况下，将各晶体管M1～M5所包含的相同晶体管的栅极宽度的合计作为各晶体管M1～M5的栅极宽度。各晶体管单独的增益系数β也具有与栅极宽度相同的关系。
构成最小尺寸的第三晶体管M3的1个晶体管的栅极长度L为100nm以下5nm以上。即，由于晶体管的微细化，厄尔利电压降低，所生成的基准电流Is受到较大的影响。在栅极长度L被微细化至100nm以下的情况下，特别是被微细化至50nm以下的情况下，所生成的基准电流Is受到较大的影响。基准电流源SCS的目的在于提高进行了微细化的情况下的基准电流的稳定性。因此，在栅极长度L为100nm以下的情况下，基准电流的PSRR提高的效果变得显著。在栅极长度L为50nm以下的情况下，基准电流的PSRR提高的效果更加显著。在栅极长度L为30nm以下的情况下，基准电流的PSRR提高的效果更加显著。
通常，已知栅极长度L为5nm以上的晶体管，因此本方式能够应用于栅极长度L为5nm以上的晶体管。当然，即使在将本方式的电路应用于栅极长度L小于5nm的晶体管的情况下，原理上也能够期待基准电流Is的稳定性提高的效果。当栅极长度L等于或小于20nm时，可以采用具有FinFET结构的晶体管。在栅极长度L为3nm以下的晶体管中，也能够采用与当前的FinFET构造不同的构造(改进版的FinFET、Nanosheet FET、Forksheet FET、CFET等)的晶体管。此外，作为一个例子，各晶体管M1～M5在饱和区域中使用，但也可以随着电源电压的降低而在非饱和区域中工作。
各电路要素的参数是以如后述那样设计的值为基准，通过进行使用了上述非专利文献2所公开的短信道模式(short channel models)的最佳化而求出的。
各电路要素的参数的一个例子如下。
第一晶体管M1的栅极宽度W1＝1μm
第一晶体管M1的栅极长度L1＝100nm
第二晶体管M2的栅极宽度W2＝4μm
第二晶体管M2的栅极长度L2＝100nm
第三晶体管M3的栅极宽度W3＝1μm
第三晶体管M3的栅极长度L3＝100nm
第四晶体管M4的栅极宽度W4＝4μm
第四晶体管M4的栅极长度L4＝100nm
第五晶体管M5的栅极宽度W5＝5μm
第五晶体管M5的栅极长度L5＝100nm
第一电阻R1的电阻值r1＝5kΩ
第二电阻R2的电阻值r2＝15kΩ
第三电阻R3的电阻值r3＝15kΩ
第四电阻R4的电阻值r4＝17kΩ
第一固定电位VDD＝1.2V
第二固定电位GND＝0V
在上述中，作为第一固定电位VDD(电源电压)，采用了1.2V，但即使使用1.0V，也能够使基准电流Is稳定。在参数的设定中，首先，掌握该工艺中的晶体管的特性。在电阻值、晶体管的安装面积合理的范围内，选择能够得到目标电流的参数。另外，在实际的设计中，考虑晶体管尺寸的偏差不会变得过大。
若将第一晶体管M1中的电压降设为Vf1，将第二晶体管M2中的电压降设为Vf2，则从第二固定电位GND到第一固定电位VDD的路径中的关系为0V+(Ia×r1)+Vf2+Vf1+(Ia×r3)＝VDD。即，若对该式进行变形，则参照电流Ia由Ia＝(VDD－Vf1－Vf2)/(r1+r3)给出。实施方式所涉及的基准电流源SCS与以往的β-倍增器不同，没有不同的平衡点，因此不需要启动电路(startup电路)。参照电流Ia相对于第一固定电位VDD单调地增加，但各晶体管中的电压降Vf(＝Vf1、Vf2)也相对于参照电流Ia没有那么大的变化，因此参照电流Ia的增加率比第一固定电位VDD的增加率大。
作为一个例子，设计为第一节点N1的电位的变动量成为第一固定电位VDD的变动量的大约一半。例如，设第一固定电位VDD的电位的变动量ΔV(VDD)＝10mV。在该情况下，若参照电流Ia不变，则由第三电阻R3引起的电压降的值不变，因此第一节点N1的电位也上升10mV。为了使第一节点N1的电位的变动量为10mV的一半(＝5mV)，需要使由第三电阻R3引起的电压降增加5mV。此时，参照电流Ia增加ΔIa＝5mV/15kΩ＝1/3μA。若假定参照电流Ia为约15μA，则参照电流Ia的变化率ΔIa/Ia＝约2％。在第一固定电位VDD为1.2V的情况下，第一固定电位VDD的变动率ΔV(VDD)/VDD＝10mV/1.2V＝0.8％。
另一方面，通过由第二晶体管M2和第三晶体管M3构成的电流镜，第一输出电流Ib的变动被设计为参照电流Ia的变动的2倍。若使第三电阻R3与第二电阻R2的电阻值一致(r3＝r2)，则第三节点N3的电位不依赖于第一固定电位VDD。例如，如上所述，当第一固定电位VDD上升10mV，参照电流Ia增加，第三电阻R3中的电压降增加5mV时，第一节点N1的电位上升5mV。另一方面，第一输出电流Ib的增加量为参照电流Ia的增加量的2倍，因此第二电阻R2中的电压降的增加量为10mV。即，在第一固定电位VDD上升10mV的情况下，第二电阻R2中的电压降增加10mV，因此这些电压变化量抵消，第三节点N3的电位不变化。
以上的电压变动补偿条件总结如下。
(条件1)
第三电阻R3的下端的第一节点N1的电位的变动量ΔV(N1)优选设定为第一固定电位VDD的电位的变动量ΔV(VDD)的1/2(ΔV(N1)＝ΔV(VDD)/2)。在该情况下，参照电流Ia的变化量ΔIa是将第三电阻R3的两端的电压除以电阻值r3而得到的值，以下的关系式成立。为了满足条件1，调整参照电流路径P0中的电路元件的参数。
ΔIa＝(ΔV(VDD)/2)÷r3…(式1)
(条件2)
将第三电阻R3的电阻值r3和第二电阻R2的电阻值r2设定为相同。在该情况下，以下的关系式成立。
r2＝r3…(式2)
(条件3)
将第一输出电流Ib的变化量ΔIb设定为参照电流Ia的变化量ΔIa的2倍。在该情况下，使用(式1)，以下的关系式成立。
ΔIb＝2×ΔIa＝2×(ΔV(VDD)/2)÷r3＝ΔV(VDD)/r3
…(式3)
在满足这些(条件1)～(条件3)的情况下，第三节点N3的电位的变化量成为零。即，第三节点N3的电位的变化量ΔV(N3)由(第一固定电位VDD的增加量)－(由第二电阻R2引起的电压降)给出，因此由ΔV(N3)＝ΔV(VDD)－(r2×ΔIb)表示。在该式中，若代入(式3)的值(ΔIb＝ΔV(VDD)/r3)和(式2)的值(r2＝r3)，则ΔV(N3)＝ΔV(VDD)－(r3×ΔV(VDD)/r3)＝0。
当然，基于这样的设计思想，优选对各电路要素的参数进一步进行微调整，另外，关于各参数，也能够进行其他比率的设定。在本例的基准电流源SCS中，通过各参数的设定，不仅能够进行基于电源电压变动的基准电流Is的变动补偿，还能够进行伴随温度变化的基准电流Is的变动补偿。需要说明的是，这些条件是用于使基准电流Is稳定化的电路设计的一例，有时也以满足各条件的参数为目标，使用模拟器进行最佳化，由此设定为满足稍微偏离这些条件的条件的参数。
在图4所示的例子中，基准电流Is设计为使用范围为25μA以上。另外，设第一电阻R1的电阻值r1＝5kΩ、第二电阻R2的电阻值r2＝15kΩ、第三电阻R3的电阻值r3＝15kΩ，这些值分别设定为第一电阻R1的电阻值r1的3倍的值。另外，表示第二晶体管M2的尺寸的参数(K倍)设定为K＝4。该值偏离了Ia＝Ib的条件，但能够抑制基准电流Is相对于第一固定电位VDD的变动的变动。
图3是由并联连接的多个相同晶体管构成各晶体管M2、M4、M5的基准电流源SCS的电路图。
本例中，图2所示的各晶体管M1～M5由1个或并联连接的多个相同晶体管构成。各晶体管的尺寸相同。剩余的结构与图2所示的结构相同。因此，图3所示的基准电流源SCS是与图2所示的基准电流源SCS等价的电路。
在各晶体管M1～M5分别由1个或多个相同晶体管构成的情况下，将各晶体管M1～M5所包含的相同晶体管的栅极宽度的合计作为各晶体管M1～M5的栅极宽度。通过比较它们的合计的栅极宽度，能够比较各晶体管M1～M5的尺寸。即，在第二晶体管M2由N个(1≤N)晶体管构成、第三晶体管M3由M个(1≤M)晶体管构成的情况下，构成第二晶体管M2的N个相同晶体管的栅极宽度的合计是构成第三晶体管M3的M个相同晶体管的栅极宽度的合计的K倍(1＜K)(N＝K×M，在本例中K＝4)。在该图中，第二晶体管M2由4个相同晶体管构成，第四晶体管M4由4个相同晶体管构成，第五晶体管M5由5个相同晶体管构成。各个相同晶体管的栅极宽度例如全部为1μm。
图4是表示在图2所示的基准电流源中，第一固定电位VDD(V)与基准电流Is(μA)的关系的图表。
将基准电流Is为25.4μA～25.6μA的范围设为第一容许基准电流范围ΔIs1。将基准电流Is为25.2μA～25.6μA的范围设为第二容许基准电流范围ΔIs2。
在0℃(实线)时，在第一固定电位VDD在1.14V～1.26V变动的情况下，基准电流Is处于第一容许基准电流范围ΔIs1内。在0℃(实线)时，在第一固定电位VDD在1.11V～1.29V变动的情况下，基准电流Is处于第二容许基准电流范围ΔIs2内。
在50℃(单点划线)时，在第一固定电位VDD在1.17V～1.30V变动的情况下，基准电流Is处于第一容许基准电流范围ΔIs1内。在50℃(单点划线)时，在第一固定电位VDD在1.13V～1.35V变动的情况下，基准电流Is处于第二容许基准电流范围ΔIs2内。
在100℃(虚线)时，在第一固定电位VDD在1.20V～1.34V变动的情况下，基准电流Is处于第一容许基准电流范围ΔIs1内。在100℃(虚线)时，即使在第一固定电位VDD在1.16V～1.39V变动的情况下，基准电流Is也处于第二容许基准电流范围ΔIs2内。
即使在第一固定电位VDD在1.20V～1.26V变动、且温度在0℃～100℃变化的情况下，基准电流Is也处于第一容许基准电流范围ΔIs1内。即使在第一固定电位VDD在1.16V～1.29V变动且温度在0℃～100℃变化的情况下，基准电流Is也处于第二容许基准电流范围ΔIs2内。另外，在0～100℃的温度范围内，即使在第一固定电位VDD在1.00V～1.4V变化的情况下，基准电流Is也处于23.4μA以上25.6μA以下的基准电流范围内。
根据图4的结果，关于电源电位变动，抑制在1.2V×(100－10)％≤VDD≤1.2V×(100+10)％的范围内，在0℃～100℃的温度范围内，将基准电流Is的变动抑制在±2％的范围内。
接着，对满足上述的(条件1)～(条件3)的各电路要素的参数的目标进行说明。
首先，对构成规定(条件1)的参照电流路径P0的第一晶体管M1进行考察。
图5是表示二极管连接的晶体管的栅极源极间电压Vgs(mV)与漏极电流Id(μA)的关系的图表。该图表表示0℃(实线)、50℃(点划线)、100℃(虚线)的数据。图5是关于第一晶体管M1的特性的图表，但在考虑第三晶体管M3的特性的情况下也能够利用。
当栅极源极间电压Vgs增加时，漏极电流Id增加。在实施方式的基准电流源中，栅极源极间电压Vgs设计为使用基准电压Vgs0。将栅极源极间电压Vgs相对于基准电压Vgs0的变动幅度设为|ΔVgs|。晶体管导通时的栅极源极间电压Vgs的利用范围A的优选的一例为(|Vgs0|－|ΔVgs|)≤|Vgs|≤(|Vgs0|+|ΔVgs|)。例如，例示在基准电压Vgs0为440mV、变动幅度|ΔVgs|为120mV的情况下，320mV≤|Vgs|≤560mV。例如，例示在基准电压Vgs0为400mV的情况下，280mV≤|Vgs|≤520mV。这些利用范围A是一个例子，在减小处理的电流的情况下，还能够进一步减小基准电压|Vgs0|以及变动幅度|ΔVgs|。在晶体管为N沟道型的情况下，栅极源极间电压为正，在晶体管为P沟道型的情况下，栅极源极间电压为负，因此如上述那样设定栅极源极间电压的大小(绝对值)。
在比利用范围A内的栅极源极间电压Vgs高的栅极源极间电压Vgs中，存在漏极电流Id相对于温度变化而不变动的不动点X1。换言之，在实施方式的基准电流源SCS中，利用比提供不动点X1的栅极源极间电压Vgs小的栅极源极间电压Vgs。在该情况下，漏极电流Id相对于温度变化而变动，但如上所述，作为基准电流源SCS的整体，能够抑制基准电流Is的变化。
对不动点X1进行补充说明。
晶体管的漏极电流Id大致遵循Id＝β/2×(Vgs－VT)2。VT是晶体管的阈值电压。已知温度越高则两个常数β和VT越小。温度越高，IV曲线的上升电压越低，斜率越小。因此，在晶体管的源极与第二固定电位GND连接的情况下，当Vgs成为特定的电压以上时，每个温度的IV曲线的位置反转。其反转点大致为不动点X1。
在不动点X1以下的栅极源极间电压Vgs中，温度越高，漏极电流Id越增加，而在不动点X1以上的栅极源极间电压Vgs中，温度越高，漏极电流Id越减小。也可以考虑图示的利用不动点X1的电压的电路，但由于电压过高，因此难以使用。
在图5所示的电流电压特性的数据曲线中，当在Vgs＝500mV附近画出切线时，数据曲线的切线与横轴在350mV附近交叉，切线的斜率约为0.25mS。这能够适用于第三晶体管M3的电流电压特性。为了将第一输出电流Ib的变化量ΔIb设定为参照电流Ia的变化量ΔIa的2倍，在特定的动作点(例：图7的交点X0)，将第一电阻R1的电阻值r1设定为与第三晶体管M3的互导(上述切线的斜率(约0.25mS))的倒数接近的值是适当的。因此，第一电阻R1的电阻值r1以该斜率的倒数为目标是适当的，作为匹配的初始值而设定为约4kΩ。该值是目标的值，为了得到图4的特性，不是最终最佳化后的数值(例：5kΩ)，但能够用作最佳化的目标。
接下来，考虑第二晶体管M2与第一电阻R1的串联合成电阻。例如，将第二晶体管M2的导通电阻rM2与第一电阻R1的电阻值r1的串联合成电阻值(rM2+r1)的目标设定为第一晶体管M1的导通电阻rM1的2倍左右(rM2+r1＝rM1×2＝8kΩ)。第二晶体管M2能够流过第三晶体管M3的4倍的电流，因此导通电阻rM2例如设定为1kΩ。这些值是目标，实际上由模拟器最佳化后的第一电阻R1的电阻值r1为5kΩ。
接着，考虑第三电阻R3。在第二晶体管M2与第一电阻R1的串联合成电阻为8kΩ的情况下，为了满足上述的(条件1)，将第三电阻R3的电阻值r3的目标设定为r3＝rM1+rM2+r1＝4kΩ+8kΩ＝12kΩ。
接着，考虑第二电阻R2。根据上述的(条件2)，第二电阻R2的电阻值r2的目标为r2＝r3＝12kΩ。这些值是目标，实际上由模拟器最佳化后的电阻值r2和电阻值r3都是15kΩ。
此外，在使用这些参数的目标的情况下，若第一晶体管M1和第三晶体管M3的Vgs分别为0.5V，则在VDD＝1.2V的情况下，在第三电阻R3的两端施加0.2V。在该情况下，参照电流Ia根据欧姆定律成为16.7μA。参照图5，该电流值比设想稍小。因此，以这些参数为目标，调整并合并各电路要素的参数。实际上，以该数值为目标，使用“LTspice”等模拟器，进行各电路要素的参数的最佳化以使基准电流Is相对于电压变动及温度变动的变动最小化，求出上述的各电路要素的参数。在为了求出图4的图表而使用了最佳化的参数的情况下，得到图6的特性。
图6是表示第一固定电位VDD(V)与参照电流Ia(μA)以及第一输出电流Ib(μA)的关系的图表。
在0℃(细实线)时，参照电流Ia(μA)随着第一固定电位VDD(V)的上升而增加。在0℃(粗实线)时，第一输出电流Ib(μA)以比参照电流Ia(μA)大的斜率增加，第二电阻R2中的电压降增加。第一固定电位VDD的上升和第二电阻R2中的电压降在第三节点N3处具有抵消的倾向。因此，由第一固定电位VDD的变动引起的第三节点N3的电位变动被抑制。
在50℃(细的单点划线)时，参照电流Ia(μA)随着第一固定电位VDD(V)的上升而增加。在50℃(粗点划线)时，第一输出电流Ib(μA)以比参照电流Ia(μA)大的斜率增加，第二电阻R2中的电压降增加。因此，在50℃的情况下，也与0℃的情况同样地，能够抑制由第一固定电位VDD的变动引起的第三节点N3的电位变动。
在100℃(细虚线)时，参照电流Ia(μA)随着第一固定电位VDD(V)的上升而增加。在100℃(粗虚线)时，第一输出电流Ib(μA)以比参照电流Ia(μA)大的斜率增加，第二电阻R2中的电压降增加。因此，即使在100℃的情况下，也与0℃的情况同样地，由第一固定电位VDD的变动引起的第三节点N3的电位变动被抑制。
若第三节点N3的电位变动被抑制，则向第四晶体管M4的栅极施加的电位变动被抑制，因此在第四晶体管M4流过的基准电流Is的变动被抑制。
另外，在上述的(条件3)中，第一输出电流的变化量ΔIb设定为参照电流Ia的变化量ΔIa的2倍。为了满足这样的条件，在本方式的基准电流源中，使用了反Widlar电流镜。在反Widlar电流镜中，在第二晶体管M2的下游侧配置第一电阻R1，使第二晶体管M2的尺寸与第三晶体管M3的尺寸不同。在图2所示的例子中，第三晶体管M3的尺寸比第二晶体管M2小，能够将参照电流Ia的变化量的大致2倍设为第一输出电流Ib的变化量。以下，补充说明反Widlar电流镜的动作。
图7是示出提供给电路元件的电压V与电流I的关系的概念性的图表，是用于说明反Widlar电流镜的图。
图7的粗实线(M3)表示相对于第三晶体管M3的栅极源极间电压Vgs的变化的漏极电流Id的特性。若第二晶体管M2的尺寸为第三晶体管M3的K倍，则图7的虚线所示的电流(第二晶体管M2)成为图7的粗线所示的电流(第三晶体管M3)的K倍。这由图7的虚线(M2)表示。
流过第一电阻R1的电流I与电阻两端间的电压V成比例地直线增加(图7的细实线(R1))。在如基准电流源SCS那样将第一电阻R1以及第二晶体管M2串联连接的情况下，在它们中流过相同的电流，所以通过将相同的纵轴(电流)处的横轴(V)相加来求出合成IV特性。这由图7的单点划线(M2+R1)表示。第三晶体管M3的栅极源极间电压Vgs(图7的粗实线(M3))与第二晶体管M2的栅极(图2的第二节点N2)和第二固定电位GND之间的电压(图7的单点划线(M2+R1))在交点X0(电压V0)处一致。即，在共同的栅极电位V0时，流过第二晶体管M2的漏极电流Id与流过第三晶体管M3的漏极电流Id相等。当增大第二晶体管M2的尺寸(成为K倍)时，交点X0的位置在粗实线(M3)上向右侧移动，电压V0增加。
从使第一电阻R1的电阻值r1与第三晶体管M3的互导的倒数rM3相同开始，通过调整K和r1，能够使交点X0处的单点划线(M2+R1)的切线的斜率成为虚线(M2)的切线的斜率的大致一半。在该情况下，参照电流Ia的变化的大致2倍成为第一输出电流Ib的变化。
在满足交点X0的条件的情况下，设流过参照电流路径P0(第二晶体管M2)的参照电流Ia的变化量ΔIa相对于电压变化量ΔV的比率ka＝(ΔIa/ΔV)。设流过第一输出电流路径P1(第三晶体管M3)的第一输出电流Ib的变化量ΔIb相对于电压变化量ΔV的比率kb＝(ΔIb/ΔV)。作为一个例子，设定为它们的比率ka：kb＝1：2。总之，当第一固定电位VDD(电源电位)上升，流过参照电流路径P0的参照电流Ia增加时，第一输出电流Ib以参照电流Ia的2倍增加。当第一固定电位VDD上升，第三晶体管M3的漏极(图2的第三节点N3)的电位上升时，流过第三晶体管M3的第一输出电流Ib增加，第二电阻R2中的电压降变大，第三节点N3的电位变动被抑制。
另外，若将1个晶体管的电压降设为Vf，则当设定为2×Vf+α≤第一固定电位VDD(α是电阻等的电压效应)时，基准电流源以该最低电压进行工作。
此外，这些是设计的目标，实际上，为了得到图4的图表，使用电路模拟器，进一步调整电路要素的参数。
在上述的实施方式所涉及的基准电流源中，作为概略动作，使用由第二晶体管M2、第三晶体管M3和第一电阻R1构成的电流镜，将通过第二晶体管M2和第一晶体管M1而从第二固定电位GND上升了2×Vf的第一节点N1的电位移到位于第二电阻R2的下游的第三节点N3，将通过第四晶体管M4使第三节点N3的电位下降了Vf后的电压施加到第四电阻R4(输出电阻)。
说明与温度变动相关的基准电流Is的变动补偿。在该基准电流源SCS中，也进行电源电位变动的补偿，通过使用模拟器对各电路要素的参数进行微调整，如上所述，是也能够进行温度补偿的优异的电路。
此外，为了得到图4的特性而使用的电阻是电阻值相对于温度上升几乎不变化的理想的电阻。此外，在由晶体管的导通电阻构成各种电阻的情况下，具有电阻值相对于温度上升而增加的特性，但在电阻值的变化使基准电流Is产生变化的情况下，根据需要，只要使用模拟器，再次计算并设定电路元件的参数以抑制基准电流Is相对于温度变化的变化即可。
如上所述，上述的基准电流源SCS相对于电源电位变动(第一固定电位VDD的变动)，能够以简易的构造抑制基准电流Is的变动。另外，基准电流源SCS能够降低温度依赖性。即，参照电流Ia在参照电流路径P0中具有与2个晶体管的电压降(设为2×Vf)相关的温度特性。第三节点N3在第一输出电流路径P1中具有与1个晶体管的电压降(设为1×Vf)相关的温度特性。在第四电阻R4不具有温度特性的情况下，该电路能够消除第四晶体管M4的源极的电位的温度特性，得到温度依赖性小的基准电流Is。如上所述，在参照电流Ia≈第一输出电流Ib且第三电阻R3的电阻值r3＝第二电阻R2的电阻值r2的情况下，第二节点N2的电位的温度特性与第三节点N3的电位的温度特性大致相同。该温度特性具有相当于1个晶体管的Vf的电压变动的特性，因此在第四晶体管M4中，若使电位降低Vf，则施加于第四电阻R4的两端的电压几乎不存在温度依赖性。
图8是包括从基准电流源SCS取出基准电流Is的电路的装置的电路图。基准电流源SCS的使用方式有无数，但在此示出一例。
代替图2所示的第五晶体管M5，在第一固定电位VDD与第四晶体管M4之间设置有差分电路DIF。差分电路DIF包括正输入晶体管M51、负输入晶体管M52、参照晶体管M53和输出晶体管M54。
正输入晶体管M51是N型MOS晶体管，栅极被提供正的输入信号，源极与第四晶体管M4的漏极连接。负输入晶体管M52是N型MOS晶体管，栅极被提供负的输入信号，源极与第四晶体管M4的漏极连接。参照晶体管M53是P型MOS晶体管，其栅极与漏极和正输入晶体管M51的漏极连接，并且其源极与第一固定电位VDD连接。输出晶体管M54是P型MOS晶体管，栅极与参照晶体管M53的栅极连接，源极与第一固定电位VDD连接，漏极与负输入晶体管M52的漏极连接。输出晶体管M54的漏极与输出端子Vout连接，在输出端子Vout与第二固定电位GND之间设有电容器Cout。
基准电流Is流过第四晶体管M4和第四电阻R4。基准电流源SCS提供流过差分电路DIF的基准电流Is，根据差分输入，从输出端子Vout输出差分信号。能够与基准电流源SCS连接的电路不限于差分电路DIF，还能够连接其他放大器等。
图9是另一实施方式的基准电流源的电路图。
图9所示的基准电流源SCS是将图2所示的基准电流源SCS中的N型MOS晶体管与P型MOS晶体管相互置换而成的。即，将图2所示的第一固定电位VDD置换为固定电位GND(接地电位)。将图2所示的第二固定电位GND置换为固定电位VDD(电源电位)。其他结构与图2所示的结构相同。这样，晶体管有N沟道型(NMOS型)晶体管和P沟道型(PMOS型)晶体管，它们即使相互置换，也能够同样地动作。
如以上所说明的那样，实施方式所涉及的基准电流源SCS具备：参照电流路径P0，其包含在第一固定电位VDD与第二固定电位GND之间串联连接的第一晶体管M1、第二晶体管M2以及第一电阻R1，其中该第一晶体管M1和第二晶体管M2都是二极管连接的晶体管；第一输出电流路径P1，其包含具有与第二晶体管M2的栅极连接的栅极且与第二晶体管M2一起构成电流镜的第三晶体管M3，并包含介于第三晶体管M3与第一固定电位VDD(在图9中第一固定电位为接地电位)之间的第二电阻R2；以及第二输出电流路径P2，其具备电压电流转换电路40，所述电压电流转换电路40被提供第一输出电流路径P1中的第三晶体管M3与第二电阻R2之间的第三节点N3的电位，且基准电流流过该电压电流转换电路40。
根据基准电流源SCS，适当地设定电路要素的参数，能够提高基准电流Is的稳定性。即，无论是电源电位或接地电位发生变动，还是温度发生变动，第三节点N3的电位都比较被抑制，能够抑制依赖于第三节点N3的电位的基准电流Is的变动。另外，基准电流源SCS即使不具备复杂的温度补偿电路，也能够进行温度补偿，但并不是妨碍另外设置温度补偿电路。
在实施方式所涉及的基准电流源SCS中，第二晶体管M2的尺寸比第三晶体管M3的尺寸大。当第一固定电位VDD变动时，与流过第二晶体管M2的参照电流Ia相比，流过第三晶体管M3的第一输出电流Ib较大地变化。因此，第二电阻R2中的电压降增加，第三节点N3中的电位变动被进一步抑制。因此，能够提高基准电流Is的稳定性。
在实施方式所涉及的基准电流源SCS中，第二晶体管M2由N个(1≤N)晶体管构成，第三晶体管M3由M个(1≤M)晶体管构成，构成第二晶体管M2的N个晶体管的栅极宽度的合计是构成第三晶体管M3的M个晶体管的栅极宽度的合计的K倍(1＜K)。即，1个晶体管也可以是将多个副晶体管并联连接而构成的。
在实施方式所涉及的基准电流源SCS中，电压电流转换电路40具备：第四晶体管M4，其具有与第三节点N3连接的栅极；以及第四电阻(输出电阻)，其连接在第四晶体管M4与第二固定电位GND之间。作为电压电流转换电路40的结构，已知有各种结构，但该结构具有简单的优点。
在实施方式所涉及的基准电流源SCS中，第四晶体管M4的尺寸比第一晶体管M1的尺寸大。当将第四晶体管M4的尺寸设为比第一晶体管M1的尺寸大，且与第二晶体管M2的尺寸为相同的程度时，存在基准电流Is的温度依赖性降低的倾向。因此，能够提高基准电流Is的稳定性。
在实施方式所涉及的基准电流源SCS中，构成第三晶体管M3的1个晶体管的栅极长度为100nm以下5nm以上。即，在半导体构造被微细化的情况下，由于存在外部因素引起的基准电流Is的变动变大的倾向，所以实施方式所涉及的基准电流源SCS在这样的条件下，更显著地发挥其效果。
如上所述，实施方式所涉及的基准电流源能够以简单的电路得到对电源电压变动和温度变动双方不敏感的基准电流。基准电流源仅由电阻和场效应晶体管构成，因此，不需要在BGR电路中为必需的双极晶体管。因此，基准电流源能够通过通常的CMOS工艺来制造。另外，上述晶体管是增强型晶体管，但也可以使用耗尽型晶体管。另外，也可以使用晶体管的导通电阻等来构成第一电阻R1、第二电阻R2、第三电阻R3。此外，上述的电路要素的连接是直接的电连接，但在不对电路动作产生实质性的影响的情况下，也可以在电路元件之间介有其他元件。另外，上述的数值即使包含至少±10％的误差，也起到所希望的效果。

Claims (6)

1.一种基准电流源，其具备：
参照电流路径，其包含在第一固定电位与第二固定电位之间串联连接的第一晶体管、第二晶体管以及第一电阻，其中该第一晶体管和第二晶体管都是二极管连接的晶体管；
第一输出电流路径，其包括第三晶体管以及介于所述第三晶体管与所述第一固定电位之间的第二电阻，其中该第三晶体管具有与所述第二晶体管的栅极连接的栅极，并与所述第二晶体管一起构成电流镜；以及
第二输出电流路径，其具备电压电流转换电路，其中该电压电流转换电路被提供所述第一输出电流路径中的所述第三晶体管与所述第二电阻之间的节点的电位，在所述电压电流转换电路中流过基准电流。
2.根据权利要求1所述的基准电流源，其中，
所述第二晶体管的尺寸大于所述第三晶体管的尺寸。
3.根据权利要求1所述的基准电流源，其中，
所述第二晶体管由N个晶体管构成，其中1≤N，
所述第三晶体管由M个晶体管构成，其中1≤M，
构成所述第二晶体管的N个晶体管的栅极宽度的合计是构成第三晶体管的M个晶体管的栅极宽度的合计的K倍，其中1＜K。
4.根据权利要求1所述的基准电流源，其中，
所述电压电流转换电路包括：
第四晶体管，其具有与所述节点连接的栅极；以及
输出电阻，其连接在所述第四晶体管与所述第二固定电位之间。
5.根据权利要求4所述的基准电流源，其中，
所述第四晶体管的尺寸大于所述第一晶体管的尺寸。
6.根据权利要求1所述的基准电流源，其中，
构成所述第三晶体管的1个晶体管的栅极长度为100nm以下5nm以上。
CN202210322784.4A 2021-03-31 2022-03-30 基准电流源 Pending CN115145345A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021059999A JP2022156360A (ja) 2021-03-31 2021-03-31 基準電流源
JP2021-059999 2021-03-31

Publications (1)

Publication Number Publication Date
CN115145345A true CN115145345A (zh) 2022-10-04

Family

ID=83405958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210322784.4A Pending CN115145345A (zh) 2021-03-31 2022-03-30 基准电流源

Country Status (4)

Country Link
US (1) US20220317718A1 (zh)
JP (1) JP2022156360A (zh)
KR (1) KR20220136184A (zh)
CN (1) CN115145345A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115774466A (zh) * 2021-09-07 2023-03-10 立锜科技股份有限公司 电子电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638530B2 (ja) 2001-02-13 2005-04-13 Ｎｅｃエレクトロニクス株式会社 基準電流回路及び基準電圧回路
US6844772B2 (en) * 2002-12-11 2005-01-18 Texas Instruments Incorporated Threshold voltage extraction circuit
US10897230B2 (en) * 2016-11-10 2021-01-19 Tohoku University Bias circuit and amplification apparatus
US10139849B2 (en) * 2017-04-25 2018-11-27 Honeywell International Inc. Simple CMOS threshold voltage extraction circuit
JP6956619B2 (ja) * 2017-12-14 2021-11-02 エイブリック株式会社 電流生成回路

Also Published As

Publication number Publication date
KR20220136184A (ko) 2022-10-07
US20220317718A1 (en) 2022-10-06
JP2022156360A (ja) 2022-10-14

Similar Documents

Publication Publication Date Title
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
US9715245B2 (en) Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator
US8013588B2 (en) Reference voltage circuit
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
US6700363B2 (en) Reference voltage generator
EP2672358A1 (en) Semiconductor Device Having Voltage Generation Circuit
US7994764B2 (en) Low dropout voltage regulator with high power supply rejection ratio
US8476967B2 (en) Constant current circuit and reference voltage circuit
CN109308089B (zh) 具有适应电压的参考电压发生器及集成电路芯片
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
JP2015141720A (ja) 低ドロップアウト電圧レギュレータおよび方法
KR20090126812A (ko) 기준 전압 발생 장치 및 방법
US20070069700A1 (en) Low-power voltage reference
US20230229186A1 (en) Bandgap reference circuit
US10585447B1 (en) Voltage generator
JPH10116129A (ja) 基準電圧発生回路
CN112764450A (zh) 基准电压源电路和低压差线性稳压器
US20200064877A1 (en) Regulator controlled by single transistor and integrated circuit using the same
CN115145345A (zh) 基准电流源
CN113253788B (zh) 基准电压电路
US9523995B2 (en) Reference voltage circuit
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
KR102207264B1 (ko) 기준 전압 발생기
CN111752328A (zh) 带隙基准电压产生电路
KR101892069B1 (ko) 밴드갭 전압 기준 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination