JP2022156360A - 基準電流源 - Google Patents
基準電流源 Download PDFInfo
- Publication number
- JP2022156360A JP2022156360A JP2021059999A JP2021059999A JP2022156360A JP 2022156360 A JP2022156360 A JP 2022156360A JP 2021059999 A JP2021059999 A JP 2021059999A JP 2021059999 A JP2021059999 A JP 2021059999A JP 2022156360 A JP2022156360 A JP 2022156360A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference current
- resistor
- gate
- fixed potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000011144 upstream manufacturing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Abstract
【課題】 基準電流の安定性を向上可能な基準電流源を提供する。
【解決手段】
基準電流源SCSは、第1固定電位VDDと第2固定電位GNDとの間において、直列接続された、ダイオード接続の第1トランジスタM1、ダイオード接続の第2トランジスタM2、及び、第1抵抗R1を含む参照電流経路P0と、第2トランジスタM2のゲートに接続されたゲートを有し、第2トランジスタM2と共にカレントミラーを構成する第3トランジスタM3を含み、第3トランジスタM3と第1固定電位VDDとの間に介在する第2抵抗R2を含む第1出力電流経路P1と、第1出力電流経路P1における第3トランジスタM3と第2抵抗R2との間の第3節点N3の電位が与えられ、基準電流Isが流れる電圧電流変換回路40を備えた第2出力電流経路P2とを備えている。
【選択図】 図3
【解決手段】
基準電流源SCSは、第1固定電位VDDと第2固定電位GNDとの間において、直列接続された、ダイオード接続の第1トランジスタM1、ダイオード接続の第2トランジスタM2、及び、第1抵抗R1を含む参照電流経路P0と、第2トランジスタM2のゲートに接続されたゲートを有し、第2トランジスタM2と共にカレントミラーを構成する第3トランジスタM3を含み、第3トランジスタM3と第1固定電位VDDとの間に介在する第2抵抗R2を含む第1出力電流経路P1と、第1出力電流経路P1における第3トランジスタM3と第2抵抗R2との間の第3節点N3の電位が与えられ、基準電流Isが流れる電圧電流変換回路40を備えた第2出力電流経路P2とを備えている。
【選択図】 図3
Description
本開示は、基準電流源に関する。
基準電流源は、集積回路(IC)に用いられている。基準電流源は、1又は複数の基準電流を生成することができる。基準電流は、カレントミラーを用いて、半導体チップ内の複数の回路に供給される。基準電流は、IC内の各回路の動作点を決めるために用いることができる。基準電流源は、PVT(プロセス/電圧/温度)のバラつき/変動の影響を受けにくい構造を有することが好ましい。
非特許文献1は、Band-Gap Reference(BGR)、すなわち半導体のエネルギーバンドギャップを利用した電流源を開示している。この電流源は、温度等に対する変動耐性が高い。BGR方式においては、原理的にバイポーラトランジスタが用いられる。半導体チップが、相補型金属酸化膜半導体(CMOS)回路に加えて、バイポーラトランジスタも含む場合、半導体チップの製造コストが増加する。
非特許文献2は、β‐マルチプライヤ・リファレンス(BMR)回路を開示している。従来の基準電流源は、電源電位が変動しても、実用的な安定性を有する基準電流を生成することができる。しかし、BMRは原理回路のままでは、温度特性は補償できない。
非特許文献3は、複数の電界効果トランジスタを有するWidlar電流源(CMOS回路を備えたBMR回路)を開示している。温度補償を行うには、複雑な回路が必要とされている。
特許文献1は、カレントミラーを備えた基準電流源を開示している。この基準電流源は、スタートアップ回路が必要であると考えられる。
Behzad Razavi, "TheBandgap Reference,"IEEE Solid-State Circuit Magazine, Vol. 8, Issue 3, pp. 9-12, Summer2016.
R. Jacob Baker,"CMOSCircuit Design, Layout, and Simulation, Fourth Edition,"John Wiley &Sons, Chapter 23, July 2019.
Yen-Ting Wang, Degang Chen, Randall L.Geiger, "A CMOS Supply-Insensitive with 13ppm/°CTemperature Coefficient Current Reference," 2014 IEEE 57thInternational Midwest Symposium on Circuits and Systems (MWSCAS), pp. 475-478,August 2014.
しかしながら、半導体構造が微細化された場合においては、内部回路へ供給される基準電流の電源電圧変動除去比(以下、PSRR:Power Supply Rejection Ratio)が低下する。そこで、簡易な構造で、基準電流を安定して供給可能な基準電流源が求められる。
第1の基準電流源は、第1固定電位と第2固定電位との間において、直列接続された、ダイオード接続の第1トランジスタ、ダイオード接続の第2トランジスタ、及び、第1抵抗を含む参照電流経路と、前記第2トランジスタのゲートに接続されたゲートを有し、前記第2トランジスタと共にカレントミラーを構成する第3トランジスタを含み、前記第3トランジスタと前記第1固定電位との間に介在する第2抵抗を含む第1出力電流経路と、前記第1出力電流経路における前記第3トランジスタと前記第2抵抗との間の節点の電位が与えられ、基準電流が流れる電圧電流変換回路を備えた第2出力電流経路とを備える。
第2の基準電流源においては、前記第2トランジスタのサイズは、前記第3トランジスタのサイズよりも大きい。
第3の基準電流源においては、前記第2トランジスタは、N個(1≦N)のトランジスタからなり、前記第3トランジスタは、M個(1≦M)のトランジスタからなり、前記第2トランジスタを構成するN個のトランジスタのゲート幅の合計は、第3トランジスタを構成するM個のトランジスタのゲート幅の合計のK倍(1<K)である。
第4の基準電流源においては、前記電圧電流変換回路は、前記節点に接続されたゲートを有する第4トランジスタと、前記第4トランジスタと前記第2固定電位との間に接続された出力抵抗と、を備える。
第5の基準電流源においては、前記第4トランジスタのサイズは、前記第1トランジスタのサイズよりも大きい。
第6の基準電流源においては、前記第3トランジスタを構成する1つのトランジスタのゲート長は、100nm以下5nm以上である。
本発明の基準電流源によれば、基準電流の安定性を向上させることができる。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
図1は、比較例に係る基準電流源の回路図である。
図1に示される基準電流源は、CMOS回路を備えたβ‐マルチプライヤ・リファレンス(BMR)回路(Widlarカレントミラー電流源)である。この基準電流源は、第1上流側トランジスタM11と、第2上流側トランジスタM12と、第1下流側トランジスタM21と、第2下流側トランジスタM22とを備えている。なお、各図面に示されるトランジスタは、金属‐酸化物‐半導体(MOS)電界効果トランジスタである。
第1上流側トランジスタM11は、P型MOSトランジスタであり、ソースが第1固定電位VDDに接続されている。第1下流側トランジスタM21は、N型MOSトランジスタであり、ドレインが第1上流側トランジスタM11のドレインに接続され、ソースが第2固定電位GNDに接続されている。第1下流側トランジスタM21は、ゲートとドレインが接続されており、すなわち、ダイオード接続されたトランジスタを構成している。
第2上流側トランジスタM12は、P型MOSトランジスタであり、ソースが第1固定電位VDDに接続されている。第2下流側トランジスタM22は、N型MOSトランジスタであり、ドレインが第2上流側トランジスタM12のドレインに接続され、ソースが抵抗Rを介して、第2固定電位GNDに接続されている。第2上流側トランジスタM12は、ゲートとドレインが接続されており、すなわち、ダイオード接続されたトランジスタを構成している。
第1上流側トランジスタM11のゲートと、第2上流側トランジスタM12のゲートとは接続されており、これらのトランジスタ対は、上部のカレントミラーを構成している。第1下流側トランジスタM21のゲートと、第2下流側トランジスタM22のゲートとは接続されており、これらのトランジスタ対と抵抗Rは、下部のカレントミラーを構成している。なお、Widlar電流源においては、抵抗Rが、第1下流側トランジスタM21ではなく、ダイオード接続されていない方の第2下流側トランジスタM22に接続されている。
ここで、第1下流側トランジスタM21のゲート幅W21と、第2下流側トランジスタM22のゲート幅W22とは、W22=K×W21の関係を有する。なお、K>1であり、第2下流側トランジスタM22のサイズは、第1下流側トランジスタM21のサイズよりも大きい。トランジスタの利得係数βは、β=μ×COX×(W/L)で与えられる。なお、μはキャリアの移動度、COXはゲート酸化膜の単位面積当たりの容量、Wはゲート幅、Lはゲート長を示す。例示されるトランジスタのゲート長Lは全て等しいものとすると、利得係数βの値、或いは、(W/L)の値は、ゲート幅Wに比例する。第2下流側トランジスタM22は、第1下流側トランジスタM21のK倍の利得係数βを有する。利得係数βは、キャリアの流れるチャネルの幅(ゲート幅W)に比例している。
一方、上流側のカレントミラーは、左右のラインに同じ大きさの第1参照電流Iref1及び第2参照電流Iref2を流す。したがって、第1下流側トランジスタM21を流れる第1参照電流Iref1と、第2下流側トランジスタM22を流れる第2参照電流Iref2は、等しくなる。
なお、利得係数βが大きなトランジスタのドレイン電流Idと、利得係数βが小さなトランジスタのドレイン電流Idとを等しくするためには、利得係数βが大きな方のトランジスタのゲートソース間電圧Vgsを小さくすればよい。すなわち、利得係数βの大きな第2下流側トランジスタM22のゲートソース間電圧Vgs(M22)は、利得係数βの小さな第1下流側トランジスタM21のゲートソース間電圧Vgs(M21)よりも小さくなる。これらのゲートソース間電圧の差分をδVgsとすると、Vgs(M22)+δVgs=Vgs(M21)を満たす。
また、第1下流側トランジスタM21のゲートソース間電圧Vgs(M21)と、第2下流側トランジスタM22のゲートソース間電圧Vgs(M22)と、抵抗Rの両端間の電圧V(R)は、これらの回路要素を含む閉ループの電圧則から、Vgs(M21)―Vgs(M22)―V(R)=0を満たす。
したがって、抵抗Rの両端間に印加される電圧V(R)=Vgs(M21)―Vgs(M22)=δVgsとなる。このように、抵抗Rの両端間の電圧V(R)=δVgsは、トランジスタのサイズを示すパラメータKに依存するが、第1固定電位VDDには依存しない。抵抗Rの抵抗値をrとすると、第2参照電流Iref2=V(R)/r=δVgs/rである。このように、比較例に係る基準電流源によれば、第1固定電位VDDが変化しても、第2参照電流Iref2が変化しない。ところが、特に、半導体構造が微細化された場合、比較例に係る基準電流源においては、改良の余地がある。すなわち、BMR回路は、単独では温度依存性を補償することができない。また、微細化により、アーリー電圧が小さくなり、基準電流の電源電圧(第1固定電位VDD)の依存性が大きくなる。また、内部回路へ供給される基準電流のPSRRが低下する。そこで、電源電位や温度が変動した場合に、簡易な構造で、基準電流を安定して供給できる基準電流源が求められる。
図2は、実施形態に係る基準電流源の回路図である。実施形態に係る基準電流源SCSは、以下の構造を有する。
第1に、基準電流源SCSにおいては、電源電位変動(或いはグランド電位変動)に対する基準電流Isの変動が抑制されるだけでなく、温度変化に対する基準電流の変動が小さく、且つ、簡易な構造を有する。比較例の基準電流源は、BMR回路を用いて、電源電位変動に対する第2参照電流Iref2の変動を抑制しているが、BMR回路は、単独では温度依存性が大きい。比較例の基準電流源においては、温度変化に対して、第2参照電流Iref2が大きく変動してしまう。比較例の基準電流源において、温度依存性を低下させるためには、複雑な構造を有する温度補償回路を追加する必要があると考えられた。一方、実施形態に係る基準電流源SCSは、簡易な構造により、温度補償を行うことができる。
第2に、基準電流源SCSは、起動回路が無くても動作する構造を有する。すなわち、比較例の基準電流源においては、第2参照電流Iref2=0の場合においても、安定状態が存在するので、この安定状態から脱するためには、起動回路が必要あった。一方、実施形態に係る基準電流源は、起動回路が無くても動作する。
以下、実施形態に係る基準電流源SCSについて、詳説する。
実施形態に係る基準電流源SCSは、第1固定電位VDDを与える電源ラインと、第2固定電位GNDを与えるグランドラインとの間に、参照電流経路P0と、第1出力電流経路P1と、第2出力電流経路P2を備えている。
参照電流経路P0は、第1固定電位VDDと第2固定電位GNDとの間において、直列接続された、第1トランジスタM1、第2トランジスタM2、及び、第1抵抗R1を備えている。さらに、参照電流経路P0は、第1固定電位VDDと第1トランジスタM1との間に接続された第3抵抗R3を備えている。なお、第3抵抗R3と第1トランジスタM1の位置は、入れ替えてもよい。
第3抵抗R3は、第1固定電位VDDと第1トランジスタM1のドレインとの間に介在している。第1トランジスタM1は、N型MOSトランジスタであり、ドレインが第3抵抗R3に接続され、ソースが第2トランジスタM2のドレインに接続されている。第1トランジスタM1は、そのゲートがドレインに接続されており、ダイオード接続されたトランジスタを構成している。なお、第1トランジスタM1は、ダイオード接続されたP型MOSトランジスタであってもよく、この場合は、ソースを第3抵抗R3に接続する。第3抵抗R3と第1トランジスタM1の位置を入れ替えた場合において、第1トランジスタM1がダイオード接続されたP型MOSトランジスタである場合、第1トランジスタM1のソースを第1固定電位VDDに接続し、ドレイン及びゲートを第3抵抗R3に接続する。
第2トランジスタM2は、N型MOSトランジスタであり、ドレインが第1トランジスタM1のソースに接続され、ソースが第1抵抗R1に接続されている。第2トランジスタM2は、そのゲートがドレインに接続されており、ダイオード接続されたトランジスタを構成している。第1抵抗R1は、第2トランジスタM2のソースと、第2固定電位GNDとの間に接続されている。
第1出力電流経路P1は、第1固定電位VDDと第2固定電位GNDとの間において、直列接続された、第2抵抗R2と第3トランジスタM3を備えている。
第2抵抗R2は、第1固定電位VDDと第3トランジスタM3のドレインとの間に介在している。第3トランジスタM3は、第2トランジスタM2のゲートに接続されたゲートを有しており、第2トランジスタM2と共にカレントミラーを構成している。第3トランジスタM3のソースは、第2固定電位GNDに接続されている。基準電流源SCSは、逆Widlar電流源を備えている。逆Widlar電流源においては、第1抵抗R1が、カレントミラーを構成する一方の第3トランジスタM3ではなく、ダイオード接続された方の第2トランジスタM2に接続されている。
第2出力電流経路P2は、第1固定電位VDDと第2固定電位GNDとの間において、直列接続された、第5トランジスタM5、第4トランジスタM4、及び、第4抵抗R4を含んでいる。なお、第5トランジスタM5は、基準電流源SCSの構成要素というよりも、むしろ、第4トランジスタM4を流れるドレイン電流(基準電流)の負荷である。換言すれば、第2出力電流経路P2において、基準電流源SCSに属する回路は、電圧電流変換回路40である。
第5トランジスタM5は、P型MOSトランジスタであり、ソースが第1固定電位VDDに接続され、ドレインが第4トランジスタM4のドレインに接続されている。第5トランジスタM5は、そのゲートがドレインに接続され、ダイオード接続されたトランジスタを構成している。第4トランジスタM4は、N型MOSトランジスタであり、ドレインが第5トランジスタM5のドレインに接続され、ソースが第4抵抗R4に接続されている。第4トランジスタM4のゲートは、第1出力電流経路P1における第3トランジスタM3と第2抵抗R2との間の第3節点N3に接続されている。第4抵抗R4(出力抵抗)は、第4トランジスタM4のソースと、第2固定電位GNDとの間に接続されている。
電圧電流変換回路40は、第4トランジスタM4と第4抵抗R4により構成されている。具体的には、電圧電流変換回路40は、第3節点N3に接続されたゲートを有する第4トランジスタM4と、第4トランジスタM4と第2固定電位GNDとの間に接続された第4抵抗R4とを備えている。電圧電流変換回路40には、第4トランジスタM4のゲートを介して、第1出力電流経路P1における第3節点N3の電位が与えられ、基準電流Isが流れる。
ここで、トランジスタサイズの関係の一例について説明するが、本発明は、これらの関係のみに限定されるものではない。第2トランジスタM2のサイズ(ゲート幅W2)は、第1トランジスタM1のサイズ(ゲート幅W1)よりも大きい。さらに、第2トランジスタM2のサイズ(ゲート幅W2)は、第3トランジスタM3のサイズ(ゲート幅W3)よりも大きい。第4トランジスタM4のサイズ(ゲート幅W4)は、第2トランジスタM2のサイズ(ゲート幅W2)と同一であるが、第1トランジスタM1のサイズ(ゲート幅W1)よりも大きい。負荷としての第5トランジスタM5のサイズ(ゲート幅W5)は、第3トランジスタM3のサイズ(ゲート幅W3)よりも大きい。なお、各トランジスタのサイズは、ゲート長が等しいものとすると、ゲート幅の大きさに比例する。
本例では、W1=1μm、W2=4μm、W3=1μm、W4=4μm、W5=5μmであり、W1=W3<W2=W4<W5の関係が満たされている。K=4とすると、W2=K×W3=K×W1であり、W4=K×W3=K×W1である。これらのトランジスタの中で、最も小さなトランジスタは、第1トランジスタM1又は第3トランジスタM3である。各トランジスタM1~M5が、複数の同一トランジスタからなる場合もある。各トランジスタM1~M5が、複数の同一トランジスタからなる場合、各トランジスタM1~M5に含まれる同一トランジスタのゲート幅の合計を、各トランジスタM1~M5のゲート幅とする。各トランジスタ単独の利得係数βもゲート幅と同じ関係を有する。
最も小さなサイズの第3トランジスタM3を構成する1つのトランジスタのゲート長Lは、100nm以下5nm以上である。すなわち、トランジスタの微細化により、アーリー電圧が低下し、生成される基準電流Isが大きな影響を受けるようになる。ゲート長Lが100nm以下に微細化された場合、特に、50nm以下に微細化された場合、生成される基準電流Isが大きな影響を受けるようになる。基準電流源SCSは、微細化した場合における、基準電流の安定性の向上を目的している。したがって、ゲート長Lが100nm以下である場合、基準電流のPSRR向上の効果は、顕著になる。ゲート長Lが50nm以下である場合、基準電流のPSRR向上の効果は、さらに顕著になる。ゲート長Lが30nm以下である場合、基準電流のPSRR向上の効果は、さらに顕著になる。
一般に、ゲート長Lは、5nm以上のトランジスタが知られているので、本形態は、ゲート長Lは5nm以上のトランジスタに適用されうる。もちろん、ゲート長Lが5nm未満のトランジスタに、本形態の回路を適用した場合においても、原理的に、基準電流Isの安定性向上効果が期待できる。なお、ゲート長Lが20nm以下になると、FinFET構造のトランジスタを採用することも可能である。ゲート長Lが3nm以下のトランジスタにおいて、現在のFinFET構造とは異なる構造(改良版のFinFET、Nanosheet FET、Forksheet FET、CFET等)のトランジスタを採用することも可能である。なお、各トランジスタM1~M5は、一例として、飽和領域で使用するものとするが、電源電圧の低下に伴い、非飽和領域で動作させてもよい。
各回路要素のパラメータは、後述のように設計される値を目安として、上述の非特許文献2に開示されているshort channel modelsを用いた最適化を行うことで求めた。
各回路要素のパラメータの一例は、以下の通りである。
第1トランジスタM1のゲート幅W1=1μm
第1トランジスタM1のゲート長L1=100nm
第2トランジスタM2のゲート幅W2=4μm
第2トランジスタM2のゲート長L2=100nm
第3トランジスタM3のゲート幅W3=1μm
第3トランジスタM3のゲート長L3=100nm
第4トランジスタM4のゲート幅W4=4μm
第4トランジスタM4のゲート長L4=100nm
第5トランジスタM5のゲート幅W5=5μm
第5トランジスタM5のゲート長L5=100nm
第1抵抗R1の抵抗値r1=5kΩ
第2抵抗R2の抵抗値r2=15kΩ
第3抵抗R3の抵抗値r3=15kΩ
第4抵抗R4の抵抗値r4=17kΩ
第1固定電位VDD=1.2V
第2固定電位GND=0V
第1トランジスタM1のゲート長L1=100nm
第2トランジスタM2のゲート幅W2=4μm
第2トランジスタM2のゲート長L2=100nm
第3トランジスタM3のゲート幅W3=1μm
第3トランジスタM3のゲート長L3=100nm
第4トランジスタM4のゲート幅W4=4μm
第4トランジスタM4のゲート長L4=100nm
第5トランジスタM5のゲート幅W5=5μm
第5トランジスタM5のゲート長L5=100nm
第1抵抗R1の抵抗値r1=5kΩ
第2抵抗R2の抵抗値r2=15kΩ
第3抵抗R3の抵抗値r3=15kΩ
第4抵抗R4の抵抗値r4=17kΩ
第1固定電位VDD=1.2V
第2固定電位GND=0V
上記では、第1固定電位VDD(電源電圧)として、1.2Vを採用したが、1.0Vを用いても基準電流Isを安定させることができる。パラメータの設定においては、まず、そのプロセスにおけるトランジスタの特性を把握しておく。抵抗値やトランジスタの実装面積が合理的な範囲において、目的の電流が得られるパラメータを選択する。なお、実際の設計においては、トランジスタサイズのバラつきが大きくなり過ぎないように考える。
第1トランジスタM1における電圧降下をVf1、第2トランジスタM2における電圧降下をVf2とすると、第2固定電位GNDから第1固定電位VDDに至る経路における関係は、0V+(Ia×r1)+Vf2+Vf1+(Ia×r3)=VDDである。すなわち、この式を変形すると、参照電流Iaは、Ia=(VDD-Vf1-Vf2)/(r1+r3)で与えられる。実施形態に係る基準電流源SCSは、従来のβ-マルチプライヤーとは違い、異なる平衡点がないので、起動回路(スタートアップ回路)は不要である。参照電流Iaは、第1固定電位VDDに対して単調に増加するが、各トランジスタにおける電圧降下Vf(=Vf1、Vf2)も、参照電流Iaに対しそれほどは変化しないため、参照電流Iaの増加率は、第1固定電位VDDの増加率よりも大きくなる。
一例として、第1節点N1の電位の変動量が、第1固定電位VDDの変動量のおよそ半分になるように設計する。例えば、第1固定電位VDDの電位の変動量ΔV(VDD)=10mVとする。この場合、参照電流Iaが変わらなければ、第3抵抗R3による電圧降下の値は変わらないので、第1節点N1の電位も10mV上昇する。第1節点N1の電位の変動量を、10mVの半分(=5mV)にするには、第3抵抗R3による電圧降下を、5mVだけ増加させる必要がある。この時、参照電流Iaは、ΔIa=5mV/15kΩ=1/3μAだけ増加する。参照電流Iaが約15μAであると仮定すると、参照電流Iaの変化率ΔIa/Ia=約2%となる。第1固定電位VDDが1.2Vの場合、第1固定電位VDDの変動率ΔV(VDD)/VDD=10mV/1.2V=0.8%となる。
一方、第2トランジスタM2と第3トランジスタM3から構成されるカレントミラーにより、第1出力電流Ibの変動は、参照電流Iaの変動の2倍になるように設計する。第3抵抗R3と第2抵抗R2の抵抗値を一致させておくと(r3=r2)、第3節点N3の電位が、第1固定電位VDDに依存しなくなる。例えば、上述のように、第1固定電位VDDが10mV上昇し、参照電流Iaが増加し、第3抵抗R3における電圧降下が5mV増加すると、第1節点N1の電位は、5mV上昇する。一方、第1出力電流Ibの増加量は、参照電流Iaの増加量の2倍であるので、第2抵抗R2における電圧降下の増加量は、10mVとなる。すなわち、第1固定電位VDDが10mV上昇する場合、第2抵抗R2における電圧降下が10mV増加するので、これらの電圧変化量が相殺し、第3節点N3の電位は、変化しない。
以上の電圧変動補償条件をまとめると、以下の通りである。
(条件1)
第3抵抗R3の下端の第1節点N1の電位の変動量ΔV(N1)は、好適には、第1固定電位VDDの電位の変動量ΔV(VDD)の1/2になるように設定される(ΔV(N1)=ΔV(VDD)/2)。この場合、参照電流Iaの変化量ΔIaは、第3抵抗R3の両端における電圧を抵抗値r3で割ったものであり、以下の関係式が成立する。条件1を満たすためには、参照電流経路P0における回路素子のパラメータを調整する。
ΔIa=(ΔV(VDD)/2)÷r3 …(式1)
第3抵抗R3の下端の第1節点N1の電位の変動量ΔV(N1)は、好適には、第1固定電位VDDの電位の変動量ΔV(VDD)の1/2になるように設定される(ΔV(N1)=ΔV(VDD)/2)。この場合、参照電流Iaの変化量ΔIaは、第3抵抗R3の両端における電圧を抵抗値r3で割ったものであり、以下の関係式が成立する。条件1を満たすためには、参照電流経路P0における回路素子のパラメータを調整する。
ΔIa=(ΔV(VDD)/2)÷r3 …(式1)
(条件2)
第3抵抗R3の抵抗値r3と、第2抵抗R2の抵抗値r2は、同一に設定される。この場合、以下の関係式が成立する。
r2=r3 …(式2)
第3抵抗R3の抵抗値r3と、第2抵抗R2の抵抗値r2は、同一に設定される。この場合、以下の関係式が成立する。
r2=r3 …(式2)
(条件3)
第1出力電流Ibの変化量ΔIbは、参照電流Iaの変化量ΔIaの2倍に設定される。この場合、(式1)を用いて、以下の関係式が成立する。
ΔIb=2×ΔIa=2×(ΔV(VDD)/2)÷r3=ΔV(VDD)/r3
…(式3)
第1出力電流Ibの変化量ΔIbは、参照電流Iaの変化量ΔIaの2倍に設定される。この場合、(式1)を用いて、以下の関係式が成立する。
ΔIb=2×ΔIa=2×(ΔV(VDD)/2)÷r3=ΔV(VDD)/r3
…(式3)
これらの(条件1)~(条件3)を満たす場合、第3節点N3の電位の変化量は、ゼロとなる。すなわち、第3節点N3の電位の変化量ΔV(N3)は、(第1固定電位VDDの増加分)―(第2抵抗R2による電圧降下)で与えれるので、ΔV(N3)=ΔV(VDD)―(r2×ΔIb)で表される。この式において、(式3)の値(ΔIb=ΔV(VDD)/r3)と、(式2)の値(r2=r3)を代入すると、ΔV(N3)=ΔV(VDD)―(r3×ΔV(VDD)/r3)=0となる。
もちろん、このような設計思想に基づいて、各回路要素のパラメータは、さらに微調整されることが好ましく、また、各パラメータに関しては、他の比率の設定も可能である。本例の基準電流源SCSにおいては、各パラメータの設定により、電源電圧変動による基準電流Isの変動補償のみならず、温度変化に伴う基準電流Isの変動補償も可能である。なお、これらの条件は、基準電流Isの安定化をさせるための回路設計の一例であり、各条件を満たすようなパラメータを目安として、シミュレータを用いて、最適化することにより、これらの条件から、少しずれた条件を満たすようなパラメータに設定されることもある。
図4に示した例では、基準電流Isは、25μA以上が使用範囲になるように設計した。また、第1抵抗R1の抵抗値r1=5kΩ、第2抵抗R2の抵抗値r2=15kΩ、第3抵抗R3の抵抗値r3=15kΩとし、これらの値は、それぞれ第1抵抗R1の抵抗値r1の3倍の値に設定した。また、第2トランジスタM2のサイズを示すパラメータ(K倍)は、K=4に設定した。この値は、Ia=Ibとなる条件からは、ずれているが、第1固定電位VDDの変動に対する基準電流Isの変動を抑制することができる。
図3は、並列接続された複数の同一トランジスタにより、各トランジスタM2,M4,M5を構成した基準電流源SCSの回路図である。
本例は、図2に示した各トランジスタM1~M5を、1又は並列接続された複数の同一トランジスタから構成したものである。各トランジスタのサイズは、同一である。残りの構造は、図2に示したものと同一である。したがって、図3に示した基準電流源SCSは、図2に示した基準電流源SCSと等価な回路である。
各トランジスタM1~M5が、それぞれ1又は複数の同一トランジスタからなる場合、各トランジスタM1~M5に含まれる同一トランジスタのゲート幅の合計を、各トランジスタM1~M5のゲート幅とする。これらの合計のゲート幅を比較することで、各トランジスタM1~M5のサイズを比較することができる。すなわち、第2トランジスタM2が、N個(1≦N)のトランジスタからなり、第3トランジスタM3が、M個(1≦M)のトランジスタからなる場合、第2トランジスタM2を構成するN個の同一トランジスタのゲート幅の合計は、第3トランジスタM3を構成するM個の同一トランジスタのゲート幅の合計のK倍(1<K)である(N=K×M、本例ではK=4)。同図では、第2トランジスタM2は、4個の同一トランジスタからなり、第4トランジスタM4は、4個の同一トランジスタからなり、第5トランジスタM5は、5個の同一トランジスタからなる。個々の同一トランジスタのゲート幅は、例えば、全て1μmである。
図4は、図2に示した基準電流源において、第1固定電位VDD(V)と基準電流Is(μA)との関係を示すグラフである。
基準電流Isが、25.4μA~25.6μAの範囲を第1許容基準電流範囲ΔIs1とする。基準電流Isが、25.2μA~25.6μAの範囲を第2許容基準電流範囲ΔIs2とする。
0℃(実線)において、第1固定電位VDDが、1.14V~1.26Vまで変動した場合において、基準電流Isは、第1許容基準電流範囲ΔIs1内にある。0℃(実線)において、第1固定電位VDDが、1.11V~1.29Vまで変動した場合において、基準電流Isは、第2許容基準電流範囲ΔIs2内にある。
50℃(一点鎖線)において、第1固定電位VDDが、1.17V~1.30Vまで変動した場合において、基準電流Isは、第1許容基準電流範囲ΔIs1内にある。50℃(一点鎖線)において、第1固定電位VDDが、1.13V~1.35Vまで変動した場合において、基準電流Isは、第2許容基準電流範囲ΔIs2内にある。
100℃(点線)において、第1固定電位VDDが、1.20V~1.34Vまで変動した場合において、基準電流Isは、第1許容基準電流範囲ΔIs1内にある。100℃(点線)において、第1固定電位VDDが、1.16V~1.39Vまで変動した場合においても、基準電流Isは、第2許容基準電流範囲ΔIs2内にある。
第1固定電位VDDが、1.20V~1.26Vまで変動し、且つ、温度が0℃~100℃まで変化した場合においても、基準電流Isは、第1許容基準電流範囲ΔIs1内にある。第1固定電位VDDが、1.16V~1.29Vまで変動し、且つ、温度が0℃~100℃まで変化した場合においても、基準電流Isは、第2許容基準電流範囲ΔIs2内にある。なお、0~100℃の温度範囲内において、第1固定電位VDDが、1.00V~1.4Vまで変化した場合においても、基準電流Isは、23.4μA以上25.6μA以下の基準電流範囲内にある。
図4の結果から、電源電位変動に関しては、1.2V×(100-10)%≦VDD≦1.2V×(100+10)%の範囲内に抑えており、0℃から100℃の温度範囲内において、基準電流Isの変動を±2%の範囲内に抑えている。
次に、上述の(条件1)~(条件3)を満たす各回路要素のパラメータの目安について、説明する。
まず、(条件1)を規定する参照電流経路P0を構成する第1トランジスタM1について、考察する。
図5は、ダイオード接続したトランジスタのゲートソース間電圧Vgs(mV)とドレイン電流Id(μA)との関係を示すグラフである。このグラフは、0℃(実線)、50℃(一点鎖線)、100℃(点線)におけるデータを示している。図5は、第1トランジスタM1の特性に関するグラフであるが、第3トランジスタM3の特性について考える場合にも利用することができる。
ゲートソース間電圧Vgsが増加すると、ドレイン電流Idが増加する。実施形態に係る基準電流源では、ゲートソース間電圧Vgsは、基準電圧Vgs0を用いるように設計する。ゲートソース間電圧Vgsの基準電圧Vgs0からの変動幅を|ΔVgs|とする。トランジスタをONする場合のゲートソース間電圧Vgsの利用範囲の好適な一例は、(|Vgs0|-|ΔVgs|)≦|Vgs|≦(|Vgs0|+|ΔVgs|)である。例えば、基準電圧Vgs0が440mVであり、変動幅|ΔVgs|が120mVの場合、320mV≦|Vgs|≦560mVが例示される。例えば、基準電圧Vgs0が400mVの場合、280mV≦|Vgs|≦520mVが例示される。これらの利用範囲は、一例であり、取り扱う電流を小さくする場合、基準電圧|Vgs0|及び変動幅|ΔVgs|を更に小さくすることもできる。トランジスタがNチャネル型の場合にはゲートソース間電圧は正であり、トランジスタがPチャネル型の場合にはゲートソース間電圧は負であるので、ゲートソース間電圧の大きさ(絶対値)は、上述のように設定する。
利用範囲内のゲートソース間電圧Vgsよりも高いゲートソース間電圧Vgsにおいて、温度変化に対して、ドレイン電流Idが変動しない不動点X1が存在する。換言すれば、実施形態に係る基準電流源SCSにおいては、不動点X1を与えるゲートソース間電圧Vgsよりも小さなゲートソース間電圧Vgsを利用する。この場合、温度変化に対して、ドレイン電流Idが変動するが、上述のように、基準電流源SCSの全体としては、基準電流Isの変化を抑制することができる。
不動点X1について、補足的に説明する。
トランジスタのドレイン電流Idは、概ね、Id=β/2×(Vgs-VT)2に従う。VTはトランジスタの閾値電圧である。二つの定数βとVTは、高温になるほど、小さくなることが知られている。高温になるほど、IV曲線の立ち上がり電圧が低く、傾きが小さくなる。したがって、トランジスタのソースが第2固定電位GNDに接続されている場合、Vgsが特定の電圧以上になると、温度毎のIV曲線の位置が逆転する。その逆転点が、ほぼ不動点X1となる。
不動点X1以下のゲートソース間電圧Vgsにおいては、高温になるほど、ドレイン電流Idが増加し、不動点X1以上のゲートソース間電圧Vgsにおいては、高温になるほど、ドレイン電流Idが減少する。図示される不動点X1の電圧を利用する回路も考えられるが、電圧が高すぎるので、使いにくい。
図5に示す電流電圧特性のデータ曲線において、Vgs=500mV付近で接線を引くと、データ曲線の接線は、横軸と350mV付近で交差し、接線の傾きは約0.25mSとなる。これは第3トランジスタM3の電流電圧特性に適用できる。第1出力電流Ibの変化量ΔIbが、参照電流Iaの変化量ΔIaの2倍に設定されるためには、特定の動作点(例:図7の交点X0)において、第3トランジスタM3の相互コンダクタンス(上記接線の傾き(約0.25mS))の逆数に近い値に、第1抵抗R1の抵抗値r1を設定するのが適切である。したがって、第1抵抗R1の抵抗値r1は、この傾きの逆数が目安として適切で、合わせこみの初期値として約4kΩに設定される。この値は、目安の値であり、図4の特性を得るために、最終的に最適化された数値(例:5kΩ)ではないが、最適化の目安として利用することができる。
次に、第2トランジスタM2と第1抵抗R1の直列合成抵抗について考える。例えば、第2トランジスタM2のオン抵抗rM2と、第1抵抗R1の抵抗値r1との直列合成抵抗値(rM2+r1)の目安は、第1トランジスタM1のオン抵抗rM1の2倍程度に設定する(rM2+r1=rM1×2=8kΩ)。第2トランジスタM2は、第3トランジスタM3の4倍の電流を流すことが可能なので、オン抵抗rM2は、例えば、1kΩに設定する。これらの値は、目安であり、実際にシミュレータで最適化された第1抵抗R1の抵抗値r1は5kΩである。
次に、第3抵抗R3について考える。第2トランジスタM2と第1抵抗R1の直列合成抵抗が8kΩの場合、上述の(条件1)を満たすように、第3抵抗R3の抵抗値r3の目安は、r3=rM1+rM2+r1=4kΩ+8kΩ=12kΩに設定する。
次に、第2抵抗R2について考える。上述の(条件2)により、第2抵抗R2の抵抗値r2の目安は、r2=r3=12kΩとなる。これらの値は、目安であり、実際にシミュレータで最適化された抵抗値r2及び抵抗値r3は、共に15kΩである。
なお、これらのパラメータの目安を用いた場合、第1トランジスタM1と、第3トランジスタM3のVgsが、それぞれ0.5Vだとすると、VDD=1.2Vの場合、第3抵抗R3の両端には、0.2Vがかかる。この場合、参照電流Iaは、オームの法則により、16.7μAになる。図5を参照すると、この電流値は、想定より少し小さい。そこで、これらのパラメータを目安として、各回路要素のパラメータを調整して合わせこんでゆく。実際には、かかる数値を目安として、「LTspice」などのシミュレータを用いて、電圧変動及び温度変動に対する基準電流Isの変動が最小化するように、各回路要素のパラメータの最適化を行い、上述の各回路要素のパラメータを求めた。図4のグラフを求めるために最適化されたパラメータを用いた場合、図6の特性が得られる。
図6は、第1固定電位VDD(V)と、参照電流Ia(μA)及び第1出力電流Ib(μA)との関係を示すグラフである。
0℃(細い実線)において、参照電流Ia(μA)は、第1固定電位VDD(V)の上昇に伴って増加する。0℃(太い実線)において、第1出力電流Ib(μA)は、参照電流Ia(μA)よりも大きな傾きで増加し、第2抵抗R2における電圧降下が増加する。第1固定電位VDDの上昇と、第2抵抗R2における電圧降下は、第3節点N3において、相殺する傾向にある。したがって、第1固定電位VDDの変動による第3節点N3の電位変動が抑制される。
50℃(細い一点鎖線)において、参照電流Ia(μA)は、第1固定電位VDD(V)の上昇に伴って増加する。50℃(太い一点鎖線)において、第1出力電流Ib(μA)は、参照電流Ia(μA)よりも大きな傾きで増加し、第2抵抗R2における電圧降下が増加する。したがって、50℃の場合においても、0℃の場合と同様に、第1固定電位VDDの変動による第3節点N3の電位変動を抑制することができる。
100℃(細い点線)において、参照電流Ia(μA)は、第1固定電位VDD(V)の上昇に伴って増加する。100℃(太い点線)において、第1出力電流Ib(μA)は、参照電流Ia(μA)よりも大きな傾きで増加し、第2抵抗R2における電圧降下が増加する。したがって、100℃の場合においても、0℃の場合と同様に、第1固定電位VDDの変動による第3節点N3の電位変動が抑制される。
第3節点N3の電位変動が抑制されると、第4トランジスタM4のゲートに与えられる電位変動が抑制されるので、第4トランジスタM4を流れる基準電流Isの変動が抑制される。
さて、上述の(条件3)では、第1出力電流の変化量ΔIbは、参照電流Iaの変化量ΔIaの2倍に設定した。このような条件を満たすため、本形態の基準電流源においては、逆Widlarカレントミラーを用いている。逆Widlarカレントミラーにおいては、第2トランジスタM2の下流側に第1抵抗R1を配置し、第2トランジスタM2のサイズと、第3トランジスタM3のサイズを異ならせている。図2に示した例では、第3トランジスタM3のサイズが、第2トランジスタM2よりも小さく、参照電流Iaの変化量のほぼ2倍を、第1出力電流Ibの変化量とすることができる。以下、逆Widlarカレントミラーの動作について、補足説明する。
図7は、回路素子に与えられる電圧Vと電流Iとの関係を示す概念的なグラフであり、逆Widlarカレントミラーを説明するための図である。
図7の太い実線(M3)は第3トランジスタM3のゲートソース間電圧Vgsの変化に対するドレイン電流Idの特性を示す。第2トランジスタM2のサイズが、第3トランジスタM3のK倍であれば、図7の点線が示す電流(第2トランジスタM2)は、図7の太線が示す電流(第3トランジスタM3)のK倍になる。これが図7の点線(M2)で示される。
第1抵抗R1を流れる電流Iは、抵抗両端間の電圧Vに比例して、直線的に増加する(図7の細い実線(R1))。基準電流源SCSのように、第1抵抗R1及び第2トランジスタM2を直列接続した場合、これらには同一の電流が流れるので、合成IV特性は同じ縦軸(電流)の所の横軸(V)を足し合わせることで求まる。これが、図7の一点鎖線(M2+R1)で示される。第3トランジスタM3のゲートソース間電圧Vgs(図7の太い実線(M3))は、第2トランジスタM2のゲート(図2の第2節点N2)と第2固定電位GNDとの間の電圧(図7の一点鎖線(M2+R1))と、交点X0(電圧V0)において、一致する。すなわち、共通のゲート電位V0において、第2トランジスタM2を流れるドレイン電流Idと、第3トランジスタM3を流れるドレイン電流Idは等しくなる。第2トランジスタM2のサイズを大きくする(K倍にする)と、交点X0の位置は、太い実線(M3)上を右側に移動し、電圧V0は増加していく。
第1抵抗R1の抵抗値r1と、第3トランジスタM3の相互コンダクタンスの逆数rM3とを同じにしたところから始め、Kとr1を調整して行くことで、交点X0における一点鎖線(M2+R1)の接線の傾きを、点線(M2)の接線の傾きの大体半分にできる。この場合、参照電流Iaの変化のほぼ2倍が、第1出力電流Ibの変化となる。
交点X0の条件を満たす場合において、電圧変化量ΔVに対する、参照電流経路P0(第2トランジスタM2)を流れる参照電流Iaの変化量ΔIaの比率ka=(ΔIa/ΔV)とする。電圧変化量ΔVに対する、第1出力電流経路P1(第3トランジスタM3)を流れる第1出力電流Ibの変化量ΔIbの比率kb=(ΔIb/ΔV)とする。一例として、これらの比率ka:kb=1:2になるように設定する。要するに、第1固定電位VDD(電源電位)が上昇して、参照電流経路P0を流れる参照電流Iaが増加すると、第1出力電流Ibは、参照電流Iaの2倍で増加しようとする。第1固定電位VDDが上昇し、第3トランジスタM3のドレイン(図2の第3節点N3)の電位が上昇しようとすると、第3トランジスタM3を流れる第1出力電流Ibが増加し、第2抵抗R2における電圧降下が大きくなり、第3節点N3の電位変動が抑制される。
また、トランジスタ1つ分の電圧降下をVfとすると、2×Vf+α≦第1固定電位VDD(αは抵抗等による電圧効果)に設定すると、この最低電圧で、基準電流源は、動作する。
なお、これらは設計の目安であり、実際には、図4のグラフが得られるように、回路シミュレータを使って、回路要素のパラメータをさらに調整する。
上述の実施形態に係る基準電流源においては、概略動作として、第2固定電位GNDから、第2トランジスタM2と、第1トランジスタM1によって、2×Vfだけ上昇させた第1節点N1の電位を、第2トランジスタM2と第3トランジスタM3と第1抵抗R1とからなるカレントミラーを用いて、第2抵抗R2の下流に位置する第3節点N3に移し、第3節点N3の電位を、第4トランジスタM4で、Vfだけ下げた電圧を、第4抵抗R4(出力抵抗)に印加している。
温度変動に関する基準電流Isの変動補償に関して説明する。この基準電流源SCSでは、電源電位変動の補償も行い、各回路要素のパラメータをシミュレータを使って微調整することにより、上述のように、温度補償も行うことができるようになる優れた回路である。
なお、図4の特性を得るために使用した抵抗は、温度上昇に対して、抵抗値が殆ど変化しない理想的な抵抗である。なお、各種の抵抗をトランジスタのオン抵抗から構成した場合、温度上昇に対して、抵抗値が増加する特性を有するが、抵抗値の変化が、基準電流Isに変化を与える場合は、必要に応じて、シミュレータを用いて、温度変化に対する基準電流Isが変化が抑制されるように、回路素子のパラメータを再計算し、設定すればよい。
以上のように、上述の基準電流源SCSは、電源電位変動(第1固定電位VDDの変動)に対して、簡易な構造で、基準電流Isの変動を抑えることができる。また、基準電流源SCSは、温度依存性を低くすることができる。すなわち、参照電流Iaは、参照電流経路P0において、トランジスタが2個分の電圧降下(2×Vfとする)に関する温度特性を有している。第3節点N3は、第1出力電流経路P1において、トランジスタが1個分の電圧降下(1×Vfとする)に関する温度特性を有している。この回路は、第4抵抗R4が温度特性を有していない場合、第4トランジスタM4のソースの電位の温度特性を無くし、温度依存性の小さな基準電流Isを得ることができる。上述のように、参照電流Ia≒第1出力電流Ibであり、且つ、第3抵抗R3の抵抗値r3=第2抵抗R2の抵抗値r2である場合、第2節点N2の電位の温度特性と、第3節点N3の電位の温度特性とが、大体、同一になる。この温度特性は、トランジスタ1個分のVfに相当する電圧変動の特性を有するため、第4トランジスタM4において、Vfだけ電位を低下させると、第4抵抗R4の両端に印加される電圧には、ほぼ温度依存性が無くなる。
図8は、基準電流源SCSから基準電流Isを取り出す回路を含む装置の回路図である。基準電流源SCSの使用形態は、無数にあるが、ここでは一例を示している。
図2に示した第5トランジスタM5に代えて、差動回路DIFが、第1固定電位VDDと第4トランジスタM4との間に設けられている。差動回路DIFは、正入力トランジスタM51と、負入力トランジスタM52と、参照トランジスタM53と、出力トランジスタM54とを備えている。
正入力トランジスタM51はN型MOSトランジスタであり、ゲートに正の入力信号が与えられ、ソースが第4トランジスタM4のドレインに接続されている。負入力トランジスタM52はN型MOSトランジスタであり、ゲートに負の入力信号が与えられ、ソースが第4トランジスタM4のドレインに接続されている。参照トランジスタM53は、P型MOSトランジスタであり、ゲートがドレイン及び正入力トランジスタM51のドレインに接続されており、ソースが第1固定電位VDDに接続されている。出力トランジスタM54は、P型MOSトランジスタであり、ゲートが参照トランジスタM53のゲートに接続されており、ソースが第1固定電位VDDに接続され、ドレインが負入力トランジスタM52のドレインに接続されている。出力トランジスタM54のドレインは、出力端子Voutに接続されており、出力端子Voutと第2固定電位GNDとの間にはキャパシタCoutが介在している。
基準電流Isは、第4トランジスタM4及び第4抵抗R4を流れる。基準電流源SCSは、差動回路DIFを流れる基準電流Isを提供しており、差動入力に応じて、出力端子Voutから差動信号が出力される。基準電流源SCSに接続可能な回路は、差動回路DIFに限らず、その他の増幅器などを接続することができる。
図9は、別の実施形態に係る基準電流源の回路図である。
図9に示す基準電流源SCSは、図2に示した基準電流源SCSにおけるN型MOSトランジスタと、P型MOSトランジスタとを互いに置換したものである。すなわち、図2に示した第1固定電位VDDは、固定電位GND(グランド電位)に置換した。図2に示した第2固定電位GNDは、固定電位VDD(電源電位)に置換した。その他の構造は、図2に示したものと同一である。このように、トランジスタには、Nチャネル型(NMOS型)トランジスタと、Pチャネル型(PMOS型)トランジスタがあり、これらは互いに置換しても、同様に動作することができる。
以上、説明したように、実施形態に係る基準電流源SCSは、第1固定電位VDDと第2固定電位GNDとの間において、直列接続された、ダイオード接続の第1トランジスタM1、ダイオード接続の第2トランジスタM2、及び、第1抵抗R1を含む参照電流経路P0と、第2トランジスタM2のゲートに接続されたゲートを有し、第2トランジスタM2と共にカレントミラーを構成する第3トランジスタM3を含み、第3トランジスタM3と第1固定電位VDD(図9においては第1固定電位はグランド電位)との間に介在する第2抵抗R2を含む第1出力電流経路P1と、第1出力電流経路P1における第3トランジスタM3と第2抵抗R2との間の第3節点N3の電位が与えられ、基準電流が流れる電圧電流変換回路40を備えた第2出力電流経路P2とを備えている。
基準電流源SCSによれば、回路要素のパラメータを適切に設定することにおり、基準電流Isの安定性を向上させることができる。すなわち、電源電位又はグランド電位が変動しても、温度が変動しても、第3節点N3の電位は比較的抑制され、第3節点N3の電位に依存する基準電流Isの変動を抑制することができる。また、基準電流源SCSは、複雑な温度補償回路を備えなくても、温度補償を行うことができるが、別途、温度補償回路を設けることを妨げるものではない。
実施形態に係る基準電流源SCSにおいては、第2トランジスタM2のサイズは、第3トランジスタM3のサイズよりも大きい。第1固定電位VDDが変動すると、第2トランジスタM2を流れる参照電流Iaよりも、第3トランジスタM3を流れる第1出力電流Ibが大きく変化する。したがって、第2抵抗R2における電圧降下が増加し、第3節点N3における電位変動がさらに抑制される。したがって、基準電流Isの安定性を向上させることができる。
実施形態に係る基準電流源SCSにおいては、第2トランジスタM2は、N個(1≦N)のトランジスタからなり、第3トランジスタM3は、M個(1≦M)のトランジスタからなり、第2トランジスタM2を構成するN個のトランジスタのゲート幅の合計は、第3トランジスタM3を構成するM個のトランジスタのゲート幅の合計のK倍(1<K)である。すなわち、1つのトランジスタは、複数の副トランジスタを並列接続して構成してもよい。
実施形態に係る基準電流源SCSにおいては、電圧電流変換回路40は、第3節点N3に接続されたゲートを有する第4トランジスタM4と、第4トランジスタM4と第2固定電位GNDとの間に接続された第4抵抗(出力抵抗)とを備えている。電圧電流変換回路40の構造としては、種々の構造が知られているが、この構造は、単純であるという利点がある。
実施形態に係る基準電流源SCSにおいては、第4トランジスタM4のサイズは、第1トランジスタM1のサイズよりも大きい。第4トランジスタM4のサイズは、第1トランジスタM1のサイズよりも大きくし、第2トランジスタM2のサイズと同じ程度にすると、基準電流Isの温度依存性が低下する傾向がある。したがって、基準電流Isの安定性を向上させることができる。
実施形態に係る基準電流源SCSにおいては、第3トランジスタM3を構成する1つのトランジスタのゲート長は、100nm以下5nm以上である。すなわち、半導体構造が微細化された場合に、外的要因による基準電流Isの変動が大きくなる傾向があるので、実施形態に係る基準電流源SCSは、このような条件下において、その効果がより顕著に発揮される。
上述のように、実施形態に係る基準電流源は、簡単な回路で、電源電圧変動と温度変動の両方に不感な基準電流を得ることができる。基準電流源は、抵抗と電界効果トランジスタのみで構成されており、したがって、BGR回路では必須であったバイポーラトランジスタが不要である。したがって、基準電流源は、通常のCMOSプロセスで製造することができる。なお、上述のトランジスタは、エンハンスメント型トランジスタであるが、デプレッション型トランジスタを用いることもできる。また、第1抵抗R1、第2抵抗R2、第3抵抗R3を、トランジスタのオン抵抗などを用いて構成することもできる。なお、上述の回路要素の接続は、直接的な電気的接続であるが、回路動作に実質的な影響を与えない場合は、回路素子間に別の素子が介在してもよい。また、上述の数値は、少なくとも、±10%の誤差を含んでも、所望の効果を奏する。
40…電圧電流変換回路、Cout…キャパシタ、DIF…差動回路、M1…第1トランジスタ、M2…第2トランジスタ、M3…第3トランジスタ、M4…第4トランジスタ、M5…第5トランジスタ、M11…第1上流側トランジスタ、M12…第2上流側トランジスタ、M21…第1下流側トランジスタ、M22…第2下流側トランジスタ、M51…正入力トランジスタ、M52…負入力トランジスタ、M53…参照トランジスタ、M54…出力トランジスタ、P0…参照電流経路、P1…第1出力電流経路、P2…第2出力電流経路、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、R4…第4抵抗(出力抵抗)、SCS…基準電流源、VDD…第1固定電位、GND…第2固定電位、Vout…出力端子。
Claims (6)
- 第1固定電位と第2固定電位との間において、直列接続された、ダイオード接続の第1トランジスタ、ダイオード接続の第2トランジスタ、及び、第1抵抗を含む参照電流経路と、
前記第2トランジスタのゲートに接続されたゲートを有し、前記第2トランジスタと共にカレントミラーを構成する第3トランジスタを含み、前記第3トランジスタと前記第1固定電位との間に介在する第2抵抗を含む第1出力電流経路と、
前記第1出力電流経路における前記第3トランジスタと前記第2抵抗との間の節点の電位が与えられ、基準電流が流れる電圧電流変換回路を備えた第2出力電流経路と、
を備える基準電流源。 - 前記第2トランジスタのサイズは、前記第3トランジスタのサイズよりも大きい、
請求項1に記載の基準電流源。 - 前記第2トランジスタは、N個(1≦N)のトランジスタからなり、
前記第3トランジスタは、M個(1≦M)のトランジスタからなり、
前記第2トランジスタを構成するN個のトランジスタのゲート幅の合計は、第3トランジスタを構成するM個のトランジスタのゲート幅の合計のK倍(1<K)である、
請求項1又は2に記載の基準電流源。 - 前記電圧電流変換回路は、
前記節点に接続されたゲートを有する第4トランジスタと、
前記第4トランジスタと前記第2固定電位との間に接続された出力抵抗と、
を備える、
請求項1~3のいずれか一項に記載の基準電流源。 - 前記第4トランジスタのサイズは、前記第1トランジスタのサイズよりも大きい、
請求項4に記載の基準電流源。 - 前記第3トランジスタを構成する1つのトランジスタのゲート長は、100nm以下5nm以上である、
請求項1~5のいずれか一項に記載の基準電流源。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021059999A JP2022156360A (ja) | 2021-03-31 | 2021-03-31 | 基準電流源 |
KR1020220037386A KR20220136184A (ko) | 2021-03-31 | 2022-03-25 | 기준 전류원 |
US17/706,835 US20220317718A1 (en) | 2021-03-31 | 2022-03-29 | Reference current source |
CN202210322784.4A CN115145345A (zh) | 2021-03-31 | 2022-03-30 | 基准电流源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021059999A JP2022156360A (ja) | 2021-03-31 | 2021-03-31 | 基準電流源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022156360A true JP2022156360A (ja) | 2022-10-14 |
Family
ID=83405958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021059999A Pending JP2022156360A (ja) | 2021-03-31 | 2021-03-31 | 基準電流源 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220317718A1 (ja) |
JP (1) | JP2022156360A (ja) |
KR (1) | KR20220136184A (ja) |
CN (1) | CN115145345A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115774466A (zh) * | 2021-09-07 | 2023-03-10 | 立锜科技股份有限公司 | 电子电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3638530B2 (ja) | 2001-02-13 | 2005-04-13 | Necエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
US6844772B2 (en) * | 2002-12-11 | 2005-01-18 | Texas Instruments Incorporated | Threshold voltage extraction circuit |
US10897230B2 (en) * | 2016-11-10 | 2021-01-19 | Tohoku University | Bias circuit and amplification apparatus |
US10139849B2 (en) * | 2017-04-25 | 2018-11-27 | Honeywell International Inc. | Simple CMOS threshold voltage extraction circuit |
JP6956619B2 (ja) * | 2017-12-14 | 2021-11-02 | エイブリック株式会社 | 電流生成回路 |
-
2021
- 2021-03-31 JP JP2021059999A patent/JP2022156360A/ja active Pending
-
2022
- 2022-03-25 KR KR1020220037386A patent/KR20220136184A/ko unknown
- 2022-03-29 US US17/706,835 patent/US20220317718A1/en active Pending
- 2022-03-30 CN CN202210322784.4A patent/CN115145345A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115145345A (zh) | 2022-10-04 |
KR20220136184A (ko) | 2022-10-07 |
US20220317718A1 (en) | 2022-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10152078B2 (en) | Semiconductor device having voltage generation circuit | |
US8058863B2 (en) | Band-gap reference voltage generator | |
US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
JP2008108009A (ja) | 基準電圧発生回路 | |
JP3808867B2 (ja) | 基準電源回路 | |
US20140091780A1 (en) | Reference voltage generator | |
US9122290B2 (en) | Bandgap reference circuit | |
US11086348B2 (en) | Bandgap reference circuit | |
US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
KR20160038665A (ko) | 밴드갭 회로 및 관련 방법 | |
US7764114B2 (en) | Voltage divider and internal supply voltage generation circuit including the same | |
KR101163457B1 (ko) | 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로 | |
JPH10116129A (ja) | 基準電圧発生回路 | |
US7522003B2 (en) | Constant margin CMOS biasing circuit | |
JP2022156360A (ja) | 基準電流源 | |
CN111752328A (zh) | 带隙基准电压产生电路 | |
KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
JP2008197723A (ja) | 電圧発生回路 | |
JP3227711B2 (ja) | 基準電圧発生回路 | |
US20130328621A1 (en) | Semiconductor integrated circuit | |
CN112650345B (zh) | 半导体装置 | |
US11966246B2 (en) | Electronic circuit for generating reference current with low temperature coefficient | |
US11193962B2 (en) | Electronic circuit for generating reference voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240116 |