JPS58198911A - 電界効果トランジスタ増幅器 - Google Patents
電界効果トランジスタ増幅器Info
- Publication number
- JPS58198911A JPS58198911A JP57081429A JP8142982A JPS58198911A JP S58198911 A JPS58198911 A JP S58198911A JP 57081429 A JP57081429 A JP 57081429A JP 8142982 A JP8142982 A JP 8142982A JP S58198911 A JPS58198911 A JP S58198911A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- field effect
- level
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の対象
本発明は、醒界幼果トランジスタ（以下ＦＥＴと称す）
を用いた増１１！！器に係り、特にモノリシック−積回
路に好適な広帯域増幅器に関する。
を用いた増１１！！器に係り、特にモノリシック−積回
路に好適な広帯域増幅器に関する。
（２）従来技術
１９７８年、Ｅ、 Ｕｌｒｉｃｈ４によりＱａＡｓを
用いたＦ’ＥＴＫ抵抗により負帰還をかけた広帯域増幅
器が提案されている。こｎけ第１図に示すような量率な
回路構成でありモノリシック化にも遇している。しかし
、一般的に、出力２の直流ドレインバイアスと入力１の
直流ゲートバイアスが異なり、＼ この電位差により、負帰還抵抗Ｒｔに直流電流が流扛る
。この直流電流は、寄生電流ともいうべきものであり、
回路の効率を下げる。
用いたＦ’ＥＴＫ抵抗により負帰還をかけた広帯域増幅
器が提案されている。こｎけ第１図に示すような量率な
回路構成でありモノリシック化にも遇している。しかし
、一般的に、出力２の直流ドレインバイアスと入力１の
直流ゲートバイアスが異なり、＼ この電位差により、負帰還抵抗Ｒｔに直流電流が流扛る
。この直流電流は、寄生電流ともいうべきものであり、
回路の効率を下げる。
この欠点をなくした回路が第２図である。この回路ｌま
、負帰還抵抗Ｒｙに直列に直流遮断用容蓋Ｃ０が挿入さ
ｎている。この回路は上記の問題は解決されたが、容量
Ｃ０が特性に影響を与えることで、わる、、＊＠を小さ
くするには十分大きい６盪、例えばＯＦ Ｆ以上とする
必要があるが、集積化するには入さすざる。
、負帰還抵抗Ｒｙに直列に直流遮断用容蓋Ｃ０が挿入さ
ｎている。この回路は上記の問題は解決されたが、容量
Ｃ０が特性に影響を与えることで、わる、、＊＠を小さ
くするには十分大きい６盪、例えばＯＦ Ｆ以上とする
必要があるが、集積化するには入さすざる。
また、こｒＬら第１図および第２図の回路の利侍ｒＪ、
負帰ＩＮで決まるが、あま９大きくできない。
負帰ＩＮで決まるが、あま９大きくできない。
そｔｔｒｌ、ＦＥＴ＋ ’ｌ”ｌの負荷が伝送路インピ
ーダンス、一般的に５００であるため、利得が小さいか
らである。
ーダンス、一般的に５００であるため、利得が小さいか
らである。
また、第１図、第２図の回路は、直流ゲートバイアスを
必要とするが、広帯域増幅器の場合、バイアス用インダ
クタンスが大きく、集積化しにくい。
必要とするが、広帯域増幅器の場合、バイアス用インダ
クタンスが大きく、集積化しにくい。
（３）発明の目的
本発明の目的は、上記従来技術の欠点を教書し入出力整
合容易で、直流離断容量を必要とせず、利得が大きくと
【し、さらに直流バイアスを不必要とすることもロエ能
な広帯域増幅器を提供することにある。
合容易で、直流離断容量を必要とせず、利得が大きくと
【し、さらに直流バイアスを不必要とすることもロエ能
な広帯域増幅器を提供することにある。
（４）発明の詳細な説明
第３図に本発明の原理図を示すもので、ＦＥＴ。
Ｔ Ｉを負ｔＩＲｒ、からなるンース毫地増１鴫ｆ、ｓ
％ ＦＥＴ ＋１゛２とレベルシフト回路ｌＯと足醒
流源１ｃからナルレベルソフト付ノースフォロワ、入出
力整合を容易にする直流的負帰還Ｒ１より燵成さｎる。
％ ＦＥＴ ＋１゛２とレベルシフト回路ｌＯと足醒
流源１ｃからナルレベルソフト付ノースフォロワ、入出
力整合を容易にする直流的負帰還Ｒ１より燵成さｎる。
ソース接１１１！ＪＶｇ幅姦で利得が決まるが、次氏が
入力インピータンスの高いソースフォロワであるので、
その負荷１（Ｌを大さくできるため大きい利得にできる
。また、レベルシフト回路により、入出力の直流レベル
の差を小さくシ、負帰還ループにけ直流避断容−を必要
としていない。
入力インピータンスの高いソースフォロワであるので、
その負荷１（Ｌを大さくできるため大きい利得にできる
。また、レベルシフト回路により、入出力の直流レベル
の差を小さくシ、負帰還ループにけ直流避断容−を必要
としていない。
（５）発明の実施例とその効果
８に４図は本発明の具体的な実施例を示す。ｎチャネル
Ｆ’ＥＴ、Ｔｌと負荷抵抗ＲＬからなるソース接地増幅
器、ダイオードｌ） １〜５からなるレベルシフト回路
とＦＥＴ、Ｔ２と、ｎチャネル１’ＥＴ、Ｔ３からなる
定電流回路を備えた、ソースフォロワ及び、負帰還抵抗
Ｒ１がら構成される。
Ｆ’ＥＴ、Ｔｌと負荷抵抗ＲＬからなるソース接地増幅
器、ダイオードｌ） １〜５からなるレベルシフト回路
とＦＥＴ、Ｔ２と、ｎチャネル１’ＥＴ、Ｔ３からなる
定電流回路を備えた、ソースフォロワ及び、負帰還抵抗
Ｒ１がら構成される。
負荷抵抗は、次段ソースフォロワの人力インピーダンス
が高いので、大きく設定できる。本実施例では２５０Ω
とし、負帰還抵抗Ｒｆのない時の利得（Ｉ−２０ｄＢと
している。Ｖ、＝−２Ｖで設計しているのでレベルシフ
トダイオード（１）１ ＃−Ｄ５）により、出力の＋ｋ
ｒＩＬレベルを入力の！ｌｋｌ直通バイアスレベルとし
、入力のゲートバイアス回路をなくしている。■、によ
ってダイオードの開数を変えて最道化可能である。さら
に、Ｒｔを適当（実施例では２０００）に遇んで広帯域
な人出力の整合をすることも可能である。
が高いので、大きく設定できる。本実施例では２５０Ω
とし、負帰還抵抗Ｒｆのない時の利得（Ｉ−２０ｄＢと
している。Ｖ、＝−２Ｖで設計しているのでレベルシフ
トダイオード（１）１ ＃−Ｄ５）により、出力の＋ｋ
ｒＩＬレベルを入力の！ｌｋｌ直通バイアスレベルとし
、入力のゲートバイアス回路をなくしている。■、によ
ってダイオードの開数を変えて最道化可能である。さら
に、Ｒｔを適当（実施例では２０００）に遇んで広帯域
な人出力の整合をすることも可能である。
第１図および第２図ｒｊ従来の広帯域増幅４′。第３図
、本発明の原理回路、第４図は本発明の具体的実施例で
ある、 代地式 弁理士 薄出利辛 第 １ 図 ￥Ｊ ｚ 図 １Ａ３ 図 第 ４ 図 ＝４７−
、本発明の原理回路、第４図は本発明の具体的実施例で
ある、 代地式 弁理士 薄出利辛 第 １ 図 ￥Ｊ ｚ 図 １Ａ３ 図 第 ４ 図 ＝４７−
Claims (1)
- ノース、ゲート、ドレイン端を有する第１の電界効果ト
ランジスタのドレインに負荷抵抗とソース、ゲート、ド
レイン端を有する第２の電界効果トランジスタのゲート
を接続し、該第２のトランジスタのノースに２つの端子
を有するレベルシフト回路を接続し、レベルシフト回路
の他端と、前記第１のトランジスタのゲートを電気的に
接続する帰還回路を同一基板表面上に設けたことを特徴
とする電界効果トランジスタ壇幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081429A JPS58198911A (ja) | 1982-05-17 | 1982-05-17 | 電界効果トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081429A JPS58198911A (ja) | 1982-05-17 | 1982-05-17 | 電界効果トランジスタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58198911A true JPS58198911A (ja) | 1983-11-19 |
| JPH0461524B2 JPH0461524B2 (ja) | 1992-10-01 |
Family
ID=13746125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57081429A Granted JPS58198911A (ja) | 1982-05-17 | 1982-05-17 | 電界効果トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58198911A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186410A (ja) * | 1983-04-08 | 1984-10-23 | Fujitsu Ltd | 帰還型増幅器 |
| US6639453B2 (en) | 2000-02-28 | 2003-10-28 | Nec Compound Semiconductor Devices, Ltd. | Active bias circuit having wilson and widlar configurations |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103232A (ja) * | 1981-12-16 | 1983-06-20 | Matsushita Electric Ind Co Ltd | インバ−タ回路 |
-
1982
- 1982-05-17 JP JP57081429A patent/JPS58198911A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103232A (ja) * | 1981-12-16 | 1983-06-20 | Matsushita Electric Ind Co Ltd | インバ−タ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186410A (ja) * | 1983-04-08 | 1984-10-23 | Fujitsu Ltd | 帰還型増幅器 |
| JPH045289B2 (ja) * | 1983-04-08 | 1992-01-31 | ||
| US6639453B2 (en) | 2000-02-28 | 2003-10-28 | Nec Compound Semiconductor Devices, Ltd. | Active bias circuit having wilson and widlar configurations |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461524B2 (ja) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4379267A (en) | Low power differential amplifier | |
| US7205840B2 (en) | Wideband CMOS gain stage | |
| US3832644A (en) | Semiconductor electronic circuit with semiconductor bias circuit | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JPS60105320A (ja) | レベル変換回路 | |
| JPS614310A (ja) | レベルシフト回路 | |
| JPH07162248A (ja) | 差動増幅器 | |
| US20060139096A1 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| US6456161B2 (en) | Enhanced slew rate in amplifier circuits | |
| JPS58198911A (ja) | 電界効果トランジスタ増幅器 | |
| US5124586A (en) | Impedance multiplier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US4994694A (en) | Complementary composite PNP transistor | |
| US4060770A (en) | Differential amplifier | |
| JPH08265065A (ja) | 増幅回路 | |
| JPH09153745A (ja) | 半導体増幅回路 | |
| US5278516A (en) | Buffer circuit | |
| JPS61131606A (ja) | 差動増幅回路 | |
| JPS63268303A (ja) | レベルシフト回路 | |
| JP2003142988A (ja) | 集積電子回路 | |
| JPH01198813A (ja) | 電界効果トランジスタ増幅器 | |
| JPH07221597A (ja) | 相互コンダクタンス浮動抵抗回路 | |
| JPH06112744A (ja) | 利得制御増幅器 |