JPH0461524B2 - - Google Patents
Info
- Publication number
- JPH0461524B2 JPH0461524B2 JP57081429A JP8142982A JPH0461524B2 JP H0461524 B2 JPH0461524 B2 JP H0461524B2 JP 57081429 A JP57081429 A JP 57081429A JP 8142982 A JP8142982 A JP 8142982A JP H0461524 B2 JPH0461524 B2 JP H0461524B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- source
- gate
- negative feedback
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(1) 発明の対象
本発明は、電界効果トランジスタ（以下FET
と称す）を用いた増幅器に係り、特にモノリシツ
ク集積回路に好適な広帯域増幅器に関する。
と称す）を用いた増幅器に係り、特にモノリシツ
ク集積回路に好適な広帯域増幅器に関する。
(2) 従来技術
1978年、E.Ulrich等によりGaAsを用いたFET
に抵抗により負帰還をかけた広帯域増幅器が提案
されている。これは第１図に示すような簡単な回
路構成でありモノリシツク化にも適している。し
かし、一般的に、出力２の直流ドレインバイアス
と入力１の直流ゲートバイアスが異なり、この電
位差により、負帰還抵抗Rfに直流電流が流れる。
この直流電流は、寄生電流ともいうべきものであ
り、回路の効率を下げる。
に抵抗により負帰還をかけた広帯域増幅器が提案
されている。これは第１図に示すような簡単な回
路構成でありモノリシツク化にも適している。し
かし、一般的に、出力２の直流ドレインバイアス
と入力１の直流ゲートバイアスが異なり、この電
位差により、負帰還抵抗Rfに直流電流が流れる。
この直流電流は、寄生電流ともいうべきものであ
り、回路の効率を下げる。
この欠点をなくした回路が第２図である。この
回路は、負帰還抵抗Rfに直列に直流遮断用容量
Ccが挿入されている。この回路は上記の問題は解
決されたが、容量Ccが特性に影響を与えることで
ある。影響を小さくするには十分大きい容量、例
えばOPF以上とする必要があるが、集積化する
には大きすぎる。
回路は、負帰還抵抗Rfに直列に直流遮断用容量
Ccが挿入されている。この回路は上記の問題は解
決されたが、容量Ccが特性に影響を与えることで
ある。影響を小さくするには十分大きい容量、例
えばOPF以上とする必要があるが、集積化する
には大きすぎる。
また、これら第１図および第２図の回路の利得
は、負帰還量で決まるが、あまり大きくできな
い。それは、FET，Ｔ１の負荷が伝送路インピ
ーダンス、一般的に50Ωであるため、利得が小さ
いからである。
は、負帰還量で決まるが、あまり大きくできな
い。それは、FET，Ｔ１の負荷が伝送路インピ
ーダンス、一般的に50Ωであるため、利得が小さ
いからである。
また、第１図、第２図の回路は、直流ゲートバ
イアスを必要とするが、広帯域増幅器の場合、バ
イアス用インダクタが大きく、集積化しにくい。
イアスを必要とするが、広帯域増幅器の場合、バ
イアス用インダクタが大きく、集積化しにくい。
(3) 発明の目的
本発明の目的は、上記従来技術の欠点を改善し
入出力整合容易で、直流遮断容量を必要とせず、
利得が大きくとれ、さらに直流バイアスを不必要
とすることも可能な広帯域増幅器を提供すること
にある。
入出力整合容易で、直流遮断容量を必要とせず、
利得が大きくとれ、さらに直流バイアスを不必要
とすることも可能な広帯域増幅器を提供すること
にある。
(4) 発明の総括的説明
第３図に本発明の原理図を示すもので、FET，
Ｔ１を負荷RLからなるソース接地増幅器、FET，
Ｔ２とレベルシフト回路１０と定電流源Icからな
るレベルシフト付ソースフオロワ、入出力整合を
容易にする直流的負帰還Rfより構成される。ソ
ース接地増幅器で利得が決まるが、次段が入力イ
ンピーダンスの高いソースフオロワであるので、
その負荷RLを大きくできるため大きい利得にで
きる。また、レベルシフト回路により、入出力の
直流レベルの差を小さくし、負帰還ループには直
流遮断容量を必要としていない。
Ｔ１を負荷RLからなるソース接地増幅器、FET，
Ｔ２とレベルシフト回路１０と定電流源Icからな
るレベルシフト付ソースフオロワ、入出力整合を
容易にする直流的負帰還Rfより構成される。ソ
ース接地増幅器で利得が決まるが、次段が入力イ
ンピーダンスの高いソースフオロワであるので、
その負荷RLを大きくできるため大きい利得にで
きる。また、レベルシフト回路により、入出力の
直流レベルの差を小さくし、負帰還ループには直
流遮断容量を必要としていない。
(5)発明の実施例とその効果
第４図は本発明の具体的な実施例を示す。ｎチ
ヤネルFET，Ｔ１と負荷抵抗RLからなるソース
接地増幅器、ダイオードＤ１〜５からなるレベル
シフト回路とFET，Ｔ２と、ｎチヤネルFET，
Ｔ３からなる定電流回路を備えた、ソースフオロ
ワ及び、負帰還抵抗Rfから構成される。負荷抵
抗は、次段ソースフオロワの入力インピーダンス
が高いので、大きく設定できる。本実施例では
250Ωとし、負帰還抵抗Rfのない時の利得を20dB
としている。Vp＝−2Vで設計しているのでレベ
ルシフトダイオード（Ｄ１〜Ｄ５）により、出力
の直流レベルを入力の最適直流バイアスレベルと
し、入力のゲートバイアス回路をなくしている。
Vpによつてダイオードの個数を変えて最適化可
能である。さらに、Rfを適当（実施例では200Ω）
に選んで広帯域な入出力の整合をすることも可能
である。
ヤネルFET，Ｔ１と負荷抵抗RLからなるソース
接地増幅器、ダイオードＤ１〜５からなるレベル
シフト回路とFET，Ｔ２と、ｎチヤネルFET，
Ｔ３からなる定電流回路を備えた、ソースフオロ
ワ及び、負帰還抵抗Rfから構成される。負荷抵
抗は、次段ソースフオロワの入力インピーダンス
が高いので、大きく設定できる。本実施例では
250Ωとし、負帰還抵抗Rfのない時の利得を20dB
としている。Vp＝−2Vで設計しているのでレベ
ルシフトダイオード（Ｄ１〜Ｄ５）により、出力
の直流レベルを入力の最適直流バイアスレベルと
し、入力のゲートバイアス回路をなくしている。
Vpによつてダイオードの個数を変えて最適化可
能である。さらに、Rfを適当（実施例では200Ω）
に選んで広帯域な入出力の整合をすることも可能
である。
第１図および第２図は従来の広帯域増幅器。第
３図、本発明の原理回路、第４図は本発明の具体
的実施例である。
３図、本発明の原理回路、第４図は本発明の具体
的実施例である。
Claims (1)
- １ ソース、ゲート、ドレイン端を有する第１の
電界効果トランジスタのドレインに負荷抵抗の一
端を電気的に接続し、ソース、ゲート、ドレイン
端を有する第２の電界効果トランジスタのゲート
を上記負荷抵抗の上記一端に電気的に接続し、上
記第２のトランジスタのソースに２つの端子を有
するレベルシフト回路の一端を電気的に接続し、
上記レベルシフト回路の他端と上記第１のトラン
ジスタのゲートを抵抗を介して電気的に接続した
ことを特徴とする電界効果トランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081429A JPS58198911A (ja) | 1982-05-17 | 1982-05-17 | 電界効果トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081429A JPS58198911A (ja) | 1982-05-17 | 1982-05-17 | 電界効果トランジスタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58198911A JPS58198911A (ja) | 1983-11-19 |
| JPH0461524B2 true JPH0461524B2 (ja) | 1992-10-01 |
Family
ID=13746125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57081429A Granted JPS58198911A (ja) | 1982-05-17 | 1982-05-17 | 電界効果トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58198911A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186410A (ja) * | 1983-04-08 | 1984-10-23 | Fujitsu Ltd | 帰還型増幅器 |
| JP3450257B2 (ja) | 2000-02-28 | 2003-09-22 | Ｎｅｃ化合物デバイス株式会社 | アクティブ・バイアス回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103232A (ja) * | 1981-12-16 | 1983-06-20 | Matsushita Electric Ind Co Ltd | インバ−タ回路 |
-
1982
- 1982-05-17 JP JP57081429A patent/JPS58198911A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103232A (ja) * | 1981-12-16 | 1983-06-20 | Matsushita Electric Ind Co Ltd | インバ−タ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58198911A (ja) | 1983-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4379267A (en) | Low power differential amplifier | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| JPH033402B2 (ja) | ||
| EP0142167A2 (en) | Level shifting circuit | |
| US6894566B2 (en) | Active load device that enables biasing of a very wide band distributed amplifier circuit with gain control | |
| JPS62241410A (ja) | 高速度演算増幅器、回路および差動入力信号に対応して出力信号を生じるための方法 | |
| JPS59186410A (ja) | 帰還型増幅器 | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| US4725743A (en) | Two-stage digital logic circuits including an input switching stage and an output driving stage incorporating gallium arsenide FET devices | |
| JPH0461524B2 (ja) | ||
| JP2003017950A (ja) | 半導体増幅回路 | |
| US5751183A (en) | Bipolar transistor circuit having a free collector | |
| JPH08265065A (ja) | 増幅回路 | |
| JP2812939B2 (ja) | 電荷転送装置における出力回路 | |
| US5990749A (en) | Device for pole splitting in amplifiers | |
| JP2888832B2 (ja) | 電荷転送装置におけるローパスフィルター装置 | |
| JPH0746973Y2 (ja) | 温度補償電圧増幅器 | |
| JPS60140908A (ja) | 増幅回路 | |
| JPH06132590A (ja) | 半導体レーザ駆動回路 | |
| SU1679604A1 (ru) | Мощный операционный усилитель | |
| JPS63217704A (ja) | 高速増幅器 | |
| JPH02105617A (ja) | ディジタル信号を増幅する増幅器装置 | |
| JPH0536935A (ja) | 半導体記憶装置 | |
| JPH06132738A (ja) | Ｆｅｔ増幅回路 |