JPS60140908A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS60140908A JPS60140908A JP58250114A JP25011483A JPS60140908A JP S60140908 A JPS60140908 A JP S60140908A JP 58250114 A JP58250114 A JP 58250114A JP 25011483 A JP25011483 A JP 25011483A JP S60140908 A JPS60140908 A JP S60140908A
- Authority
- JP
- Japan
- Prior art keywords
- level
- channel
- output
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は増幅回路に関する。
相補型電界効果（以下Ｃ−ＭＯ８と略記する）トランジ
スタを用いた従来の増幅回路を第１図に示丈Ｍ１はＰ型
ＭＯ８）ランジスタ、Ｍ２はＮ型Ｍ０８トランジスタ、
Ｃ１はコンデンサである。
スタを用いた従来の増幅回路を第１図に示丈Ｍ１はＰ型
ＭＯ８）ランジスタ、Ｍ２はＮ型Ｍ０８トランジスタ、
Ｃ１はコンデンサである。
この回路はバイアス点がセルフバイアス抵抗Ｒ／で決ま
っている為、ゲートに加わるバイアス電圧によって定ま
る１ｍには限界があるから高周波領域でのゲインが低下
するという欠点がある。
っている為、ゲートに加わるバイアス電圧によって定ま
る１ｍには限界があるから高周波領域でのゲインが低下
するという欠点がある。
高周波特性を改善する為にはゲートに高い電圧を加えＭ
Ｏ８）ランジスタのｌ１ｍを上げればよい。
Ｏ８）ランジスタのｌ１ｍを上げればよい。
第２図にこの考えを用いた従来例を示す・しかしこの回
路も２つのＭＯ８）ランジスタＭｌ １．Ｍｌ ２のｐ
ｍが等しくないと増幅回路の動作点が電源また１ＧＮＤ
側に寄って使用できずバイアスの調整が必要となる事が
らシ、特にモノリシックＩＣではＩＣ外部に調整用回路
を取シつけ々い事が普通である為、不適当な回路となる
。
路も２つのＭＯ８）ランジスタＭｌ １．Ｍｌ ２のｐ
ｍが等しくないと増幅回路の動作点が電源また１ＧＮＤ
側に寄って使用できずバイアスの調整が必要となる事が
らシ、特にモノリシックＩＣではＩＣ外部に調整用回路
を取シつけ々い事が普通である為、不適当な回路となる
。
本発明の目的は、高周波特性が優れ、安定なバイアス電
圧を発生させる事によ１ＪＩＣ内に実現できる増幅回路
を提供することにある。
圧を発生させる事によ１ＪＩＣ内に実現できる増幅回路
を提供することにある。
本発明の増幅回路は、それぞれのソース側に第一、第二
のインピーダンス素子を有するＰ型およびＮ型電界効果
トランジスタと、前記第一のインピーダンス素子を負荷
とするソースフォロワ出力電圧を反転増幅しＰ型電界効
果トランジスタのゲートに供給する手段と、前記第二の
インピーダンス素子を負荷とするソースフォロワ出力電
圧前記Ｎ型電界効果トランジスタのゲートに供給する手
段とを含むことを特徴とする。
のインピーダンス素子を有するＰ型およびＮ型電界効果
トランジスタと、前記第一のインピーダンス素子を負荷
とするソースフォロワ出力電圧を反転増幅しＰ型電界効
果トランジスタのゲートに供給する手段と、前記第二の
インピーダンス素子を負荷とするソースフォロワ出力電
圧前記Ｎ型電界効果トランジスタのゲートに供給する手
段とを含むことを特徴とする。
第３図に本発明の一実施例を示す。ソース側に抵抗Ｒ１
、コンデンサＣ６によるインピーダンス素子をもつＰｍ
ＭＯ８）ランジスタＭ２１と、同じくソース側に抵抗Ｒ
２，コンデンサＣ７によるインピーダンス素子をもつＮ
型ＭＯ８）ランジスタＭ２２のドレイン同士を接続し反
転増幅器を構成する。この出力はドレイン電極に得られ
るが、入力はコンデンサＣ４、Ｃ５で直流をカットした
後にゲートに与えられる。抵抗Ｒ１，Ｒ２はそれぞれの
トランジスタのソースフォ四ワの負荷抵抗として働き、
高周波特性を改善させる為、コンデンサＣ６、Ｃ７を抵
抗Ｊ、Ｒ２に並列に接続している。一方、ソース側に抵
抗Ｒ３を接続したＰ型ＭＯ８）ランジスタＭ２３とソー
ス側に抵抗Ｒ５を接続したＮｆｉＭＯ８）ランジスタＭ
２４とのドレインを抵抗Ｒ４を介して接続したバイアス
回路は入力、出力共に２組あシ、Ｎ型ＭＯ８）ランジス
タＭ２４のゲートを入力とし、Ｐ型ＭＯ８トランジスタ
Ｍ２１と抵抗Ｒ１の接続点に接続し、Ｎ型ＭＯ８）ラン
ジスタＭ２４と抵抗Ｒ４の接続点を出力とし抵抗Ｒ７に
よるバイアス抵抗を介しＰ型ＭＯ８トランジスタＭ２１
とコンデンサＣ４の接続点にバイアス電圧を供給し、Ｐ
型ＭＯ８）ランジスタＭ２３のゲートを入力とし、Ｎ型
ＭＯＳトランジスタＭ２２と抵抗Ｒ２の接続点に接続し
、Ｐ型ＭＯ８）ランジスタＭ２３と抵抗Ｒ４の抵抗点を
出力とし抵抗Ｒ６によるバイアス抵抗を介しＮ型ＭＯ８
）ランジスタＭ２２とコンデンサＣ５の接続点にバイア
ス電圧を供給している。これらＲ３，Ｍ２３．Ｒ４，Ｍ
２４．Ｒ５はすべて直列に接続されている。ここでＰ型
ＭＯＳトランジスタＭ２１とＮ型ＭＯ８）ランジスタＭ
２２のゲート電圧をそれぞれのトランジスタのしきい値
よシさらに高い電圧が加わるようにＤＣオフセット電圧
発生用抵抗Ｒ４は抵抗Ｒ３および抵抗Ｒ５よ如大きい関
係にある。
、コンデンサＣ６によるインピーダンス素子をもつＰｍ
ＭＯ８）ランジスタＭ２１と、同じくソース側に抵抗Ｒ
２，コンデンサＣ７によるインピーダンス素子をもつＮ
型ＭＯ８）ランジスタＭ２２のドレイン同士を接続し反
転増幅器を構成する。この出力はドレイン電極に得られ
るが、入力はコンデンサＣ４、Ｃ５で直流をカットした
後にゲートに与えられる。抵抗Ｒ１，Ｒ２はそれぞれの
トランジスタのソースフォ四ワの負荷抵抗として働き、
高周波特性を改善させる為、コンデンサＣ６、Ｃ７を抵
抗Ｊ、Ｒ２に並列に接続している。一方、ソース側に抵
抗Ｒ３を接続したＰ型ＭＯ８）ランジスタＭ２３とソー
ス側に抵抗Ｒ５を接続したＮｆｉＭＯ８）ランジスタＭ
２４とのドレインを抵抗Ｒ４を介して接続したバイアス
回路は入力、出力共に２組あシ、Ｎ型ＭＯ８）ランジス
タＭ２４のゲートを入力とし、Ｐ型ＭＯ８トランジスタ
Ｍ２１と抵抗Ｒ１の接続点に接続し、Ｎ型ＭＯ８）ラン
ジスタＭ２４と抵抗Ｒ４の接続点を出力とし抵抗Ｒ７に
よるバイアス抵抗を介しＰ型ＭＯ８トランジスタＭ２１
とコンデンサＣ４の接続点にバイアス電圧を供給し、Ｐ
型ＭＯ８）ランジスタＭ２３のゲートを入力とし、Ｎ型
ＭＯＳトランジスタＭ２２と抵抗Ｒ２の接続点に接続し
、Ｐ型ＭＯ８）ランジスタＭ２３と抵抗Ｒ４の抵抗点を
出力とし抵抗Ｒ６によるバイアス抵抗を介しＮ型ＭＯ８
）ランジスタＭ２２とコンデンサＣ５の接続点にバイア
ス電圧を供給している。これらＲ３，Ｍ２３．Ｒ４，Ｍ
２４．Ｒ５はすべて直列に接続されている。ここでＰ型
ＭＯＳトランジスタＭ２１とＮ型ＭＯ８）ランジスタＭ
２２のゲート電圧をそれぞれのトランジスタのしきい値
よシさらに高い電圧が加わるようにＤＣオフセット電圧
発生用抵抗Ｒ４は抵抗Ｒ３および抵抗Ｒ５よ如大きい関
係にある。
このバイアス回路の動作を説明する・出力のＤＣレベル
が電源側に寄ればＰ型ＭＯ８）ランジスタＭ２１と抵抗
Ｒ１及びＮ型ＭＯ８）ランジスタＭ２２と抵抗Ｒ２の接
続点のＤＣレベルがＧＮＤ側に寄り、この結果バイアス
回路の出力は逆に電源側に寄る。この結果ゲートバイア
ス電位も上昇して出力のＤＣレベルは逆にＧＮＤ側へ向
う。このフィードバックルーズによるバイアス電圧が加
わる事によシＰ型ＭＯ８）ランジスタＭ２１．Ｎ型ＭＯ
ＳトランジスタＭ２２によシ構成される増幅回路の出力
ＤＣレベルは常に電源と一〇ＮＤの中央付近に設定され
る事になる。
が電源側に寄ればＰ型ＭＯ８）ランジスタＭ２１と抵抗
Ｒ１及びＮ型ＭＯ８）ランジスタＭ２２と抵抗Ｒ２の接
続点のＤＣレベルがＧＮＤ側に寄り、この結果バイアス
回路の出力は逆に電源側に寄る。この結果ゲートバイア
ス電位も上昇して出力のＤＣレベルは逆にＧＮＤ側へ向
う。このフィードバックルーズによるバイアス電圧が加
わる事によシＰ型ＭＯ８）ランジスタＭ２１．Ｎ型ＭＯ
ＳトランジスタＭ２２によシ構成される増幅回路の出力
ＤＣレベルは常に電源と一〇ＮＤの中央付近に設定され
る事になる。
第４図は次段へ供給する信号にＤＣオフセット５−
１１
電圧を加える（口）路で、第３のＭＯＳ ）ランジスタ
Ｍ２１．Ｍ２２のドレイン間に抵抗ＲＩＯを挿入するこ
とによシ次段のバイアス点をそれぞれのトランジスタの
しきい値よシさらに高い電圧にする事でｇｍを上げ、こ
の次段の周波数特性も改善される。Ｍ２Ｓ、Ｍ２６はそ
れぞれＰ型、Ｎ型のＭＯＳトランジスタである。
Ｍ２１．Ｍ２２のドレイン間に抵抗ＲＩＯを挿入するこ
とによシ次段のバイアス点をそれぞれのトランジスタの
しきい値よシさらに高い電圧にする事でｇｍを上げ、こ
の次段の周波数特性も改善される。Ｍ２Ｓ、Ｍ２６はそ
れぞれＰ型、Ｎ型のＭＯＳトランジスタである。
第５図は入力容量の接続を変えたもので、モノリシック
ＩＣに内蔵した場合、ビン数の制限や容量を作る面積の
制限を受けた場合、コンデンサＣ１０のみＩＣ上に作シ
１ピンのみ外部へ出しコンデンサＣ１ｌを外付けする事
によシ実現する。
ＩＣに内蔵した場合、ビン数の制限や容量を作る面積の
制限を受けた場合、コンデンサＣ１０のみＩＣ上に作シ
１ピンのみ外部へ出しコンデンサＣ１ｌを外付けする事
によシ実現する。
以上詳細に述べたように本発明によれば高周波特性の優
れた増幅回路が実現できる。またフィードバックが担っ
たバイアス回路によ、９Ｍ０８）ランジスタのしきい値
の変化に対しても安定にバイアスされる為、量産に適す
る利点も合せもつ。
れた増幅回路が実現できる。またフィードバックが担っ
たバイアス回路によ、９Ｍ０８）ランジスタのしきい値
の変化に対しても安定にバイアスされる為、量産に適す
る利点も合せもつ。
６−
１〜
第１図、第２図は従来例を示す回路図、第３図は本発明
の一実施例を示す回路図、第４図、第５図は本発明の他
の実施例を部分的に示す回路図である。 Ｍｌ 、Ｍｌ １ 、Ｍ２１ 、Ｍ２３ 、Ｍ２Ｓ・・
・・・・Ｐ型ＭＯＳトランジスタ、Ｍ２．Ｍｌ２．Ｍ２
２．Ｍ２４．Ｍ２６・・・・・Ｎ型ＭＯ８）ランジスタ
、ＣＩ 、 Ｃ２、Ｃａ ＋ Ｃ４１Ｃ５ｓ Ｃ１ｏ
＋ Ｃ１１・・・・・・入力結合容量、Ｃ６，Ｃ７・・
・・・・バイパス容量、Ｒ／、Ｒｎ、Ｒｐ、Ｒ６，１７
，、、、、、バイアス抵抗、Ｒ１，Ｒ２，Ｒ３，Ｒ５・
・・・・・電流帰還抵抗、Ｒ４，ＲＩＯ・・・・・・レ
ベルシフト用抵抗。 ７− 姑 Ｊ 囚 佑 Ｚ 図 第 ３ 区 メ乃 ３３−
の一実施例を示す回路図、第４図、第５図は本発明の他
の実施例を部分的に示す回路図である。 Ｍｌ 、Ｍｌ １ 、Ｍ２１ 、Ｍ２３ 、Ｍ２Ｓ・・
・・・・Ｐ型ＭＯＳトランジスタ、Ｍ２．Ｍｌ２．Ｍ２
２．Ｍ２４．Ｍ２６・・・・・Ｎ型ＭＯ８）ランジスタ
、ＣＩ 、 Ｃ２、Ｃａ ＋ Ｃ４１Ｃ５ｓ Ｃ１ｏ
＋ Ｃ１１・・・・・・入力結合容量、Ｃ６，Ｃ７・・
・・・・バイパス容量、Ｒ／、Ｒｎ、Ｒｐ、Ｒ６，１７
，、、、、、バイアス抵抗、Ｒ１，Ｒ２，Ｒ３，Ｒ５・
・・・・・電流帰還抵抗、Ｒ４，ＲＩＯ・・・・・・レ
ベルシフト用抵抗。 ７− 姑 Ｊ 囚 佑 Ｚ 図 第 ３ 区 メ乃 ３３−
Claims (1)
- それぞれのソース側に第一、第二のインピーダソースフ
ォロワ出力電圧を反転増幅し前記Ｐ型電界効果トランジ
スタのゲートに供給する手段と、前記第二のインピーダ
ンス素子を負荷とするソースフォロワ出力電圧を反転増
幅し前記Ｎ型電界効果トランジスタのゲートに供給する
手段とを含むことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250114A JPS60140908A (ja) | 1983-12-27 | 1983-12-27 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250114A JPS60140908A (ja) | 1983-12-27 | 1983-12-27 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140908A true JPS60140908A (ja) | 1985-07-25 |
Family
ID=17203032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250114A Pending JPS60140908A (ja) | 1983-12-27 | 1983-12-27 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140908A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319576A (ja) * | 2005-05-11 | 2006-11-24 | Interchip Kk | 反転増幅器及びこれを有する水晶発振器 |
| JP2007516636A (ja) * | 2003-07-17 | 2007-06-21 | コミツサリア タ レネルジー アトミーク | 低消費電力型電圧増幅器 |
| JP2011517232A (ja) * | 2008-04-07 | 2011-05-26 | クゥアルコム・インコーポレイテッド | バイアシングおよび電力制御側面を有するアンプ・デザイン |
-
1983
- 1983-12-27 JP JP58250114A patent/JPS60140908A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516636A (ja) * | 2003-07-17 | 2007-06-21 | コミツサリア タ レネルジー アトミーク | 低消費電力型電圧増幅器 |
| JP2006319576A (ja) * | 2005-05-11 | 2006-11-24 | Interchip Kk | 反転増幅器及びこれを有する水晶発振器 |
| JP2011517232A (ja) * | 2008-04-07 | 2011-05-26 | クゥアルコム・インコーポレイテッド | バイアシングおよび電力制御側面を有するアンプ・デザイン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392490B1 (en) | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers | |
| JP3512676B2 (ja) | 電圧制御発振器 | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| US5289058A (en) | MOS operational amplifier circuit | |
| EP1914887A2 (en) | Differential amplifier with current source controlled through differential feedback | |
| JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
| US4668919A (en) | High speed operational amplifier | |
| US7098736B2 (en) | Amplifier circuit | |
| US6642790B2 (en) | Differential, complementary amplifier | |
| JPS60140908A (ja) | 増幅回路 | |
| US7443207B2 (en) | Differential output circuit with stable duty | |
| US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
| JPH051646B2 (ja) | ||
| JPH02152311A (ja) | Ａｇｃ回路 | |
| US11658627B2 (en) | Amplifier circuit | |
| JPH08265065A (ja) | 増幅回路 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPS5815968B2 (ja) | 発振回路 | |
| JP3305407B2 (ja) | Ｇｍ−Ｃフィルタ | |
| JPS60148209A (ja) | 差動増幅器 | |
| JPH06268457A (ja) | 演算増幅回路 | |
| JP2504270B2 (ja) | 演算増幅器 | |
| KR920004586B1 (ko) | 바이 cmos를 사용한 증폭기 |