JPH06132590A - 半導体レーザ駆動回路 - Google Patents
半導体レーザ駆動回路Info
- Publication number
- JPH06132590A JPH06132590A JP4282887A JP28288792A JPH06132590A JP H06132590 A JPH06132590 A JP H06132590A JP 4282887 A JP4282887 A JP 4282887A JP 28288792 A JP28288792 A JP 28288792A JP H06132590 A JPH06132590 A JP H06132590A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- semiconductor laser
- modulation
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 消費電力が少なく且つ応答特性の優れた半導
体レーザ駆動回路を提供する。 【構成】 入力信号を差動増幅して駆動信号を発生する
差動増幅回路と、該駆動信号に基いて半導体レーザ素子
を駆動するための駆動電流を発生する変調回路を有し、
該差動増幅回路の直流バイアス電流を設定する第１の可
変定電流源と、該変調回路の直流の変調電流を設定する
第２の可変定電流源の夫々の電流を共に同じ傾向に増加
減少させるように制御する構成とした。
体レーザ駆動回路を提供する。 【構成】 入力信号を差動増幅して駆動信号を発生する
差動増幅回路と、該駆動信号に基いて半導体レーザ素子
を駆動するための駆動電流を発生する変調回路を有し、
該差動増幅回路の直流バイアス電流を設定する第１の可
変定電流源と、該変調回路の直流の変調電流を設定する
第２の可変定電流源の夫々の電流を共に同じ傾向に増加
減少させるように制御する構成とした。
Description
【０００１】
【産業上の利用分野】本発明は、光通信技術の分野に適
用され、電気入力信号を光信号に変換して送信するため
の半導体レーザ駆動回路に関する。
用され、電気入力信号を光信号に変換して送信するため
の半導体レーザ駆動回路に関する。
【０００２】
【従来の技術】近時の光通信技術の発展はめざましく、
電気入力信号を光信号に変換して送信するための半導体
レーザ駆動回路の更なる性能向上、特に電気入力信号に
対する光出力信号の応答性の向上、省電力化等が極めて
重要となっている。
電気入力信号を光信号に変換して送信するための半導体
レーザ駆動回路の更なる性能向上、特に電気入力信号に
対する光出力信号の応答性の向上、省電力化等が極めて
重要となっている。
【０００３】従来、かかる半導体レーザ駆動回路は、図
３に示す構成のものが一般的であった。例えば、所定の
２電源ＶDDとＶEE（相互の電圧関係は、ＶDD＞ＶEE）か
らの電力供給によって作動する回路構成となっており、
相互に位相が１８０°ずれた（以下、逆位相という）２
入力信号から成る電気入力信号Ｓinを増幅する入力バフ
ァ回路１と、入力バッファ回路１から出力される相互に
逆位相の反転信号Ｓiv及び非反転信号Ｓnvを差動増幅す
る差動増幅回路２と、差動増幅回路２から出力される相
互に逆位相の駆動信号Ｓ1 ，Ｓ2 に基いて半導体レーザ
ダイオードＬＤの駆動電流ＩD を発生する変調回路３で
構成されている。
３に示す構成のものが一般的であった。例えば、所定の
２電源ＶDDとＶEE（相互の電圧関係は、ＶDD＞ＶEE）か
らの電力供給によって作動する回路構成となっており、
相互に位相が１８０°ずれた（以下、逆位相という）２
入力信号から成る電気入力信号Ｓinを増幅する入力バフ
ァ回路１と、入力バッファ回路１から出力される相互に
逆位相の反転信号Ｓiv及び非反転信号Ｓnvを差動増幅す
る差動増幅回路２と、差動増幅回路２から出力される相
互に逆位相の駆動信号Ｓ1 ，Ｓ2 に基いて半導体レーザ
ダイオードＬＤの駆動電流ＩD を発生する変調回路３で
構成されている。
【０００４】差動増幅回路２は、差動対を構成する電界
効果トランジスタ（以下、ＦＥＴという）４，５と、そ
れらの負荷抵抗６，７と、それらの共通ソースに接続さ
れ所定値の直流バイアス電流Ｉa を設定する為の定電流
源用ＦＥＴ８で構成され、ＦＥＴ４，５の各々のドレイ
ンに差動増幅出力である駆動信号Ｓ1 ，Ｓ2 が発生す
る。
効果トランジスタ（以下、ＦＥＴという）４，５と、そ
れらの負荷抵抗６，７と、それらの共通ソースに接続さ
れ所定値の直流バイアス電流Ｉa を設定する為の定電流
源用ＦＥＴ８で構成され、ＦＥＴ４，５の各々のドレイ
ンに差動増幅出力である駆動信号Ｓ1 ，Ｓ2 が発生す
る。
【０００５】変調回路３は、ゲートに一方の駆動信号Ｓ
1 が入力されるＦＥＴ９と、ゲートに他方の駆動信号Ｓ
2 が入力されるとＦＥＴ１０とによって差動対が形成さ
れ、更に、これらＦＥＴ９，１０の共通ソースと電源Ｖ
EE間に接続されて直流バイアス設定電圧Ｖ1 に対応する
直流の変調電流Ｉb を設定する可変定電流源用ＦＥＴ１
１と、ＦＥＴ９のドレインと電源ＶEE間に接続されて調
整用直流電圧Ｖ2 に応じてドレイン・ソース間インピー
ダンスが変化するＦＥＴ１２とを備え、ＦＥＴ９のドレ
インが半導体レーザダイオードＬＤを介して電源ＶDDに
接続され、ＦＥＴ１０のドレインが電源ＶDDに接続され
た構成となっている。
1 が入力されるＦＥＴ９と、ゲートに他方の駆動信号Ｓ
2 が入力されるとＦＥＴ１０とによって差動対が形成さ
れ、更に、これらＦＥＴ９，１０の共通ソースと電源Ｖ
EE間に接続されて直流バイアス設定電圧Ｖ1 に対応する
直流の変調電流Ｉb を設定する可変定電流源用ＦＥＴ１
１と、ＦＥＴ９のドレインと電源ＶEE間に接続されて調
整用直流電圧Ｖ2 に応じてドレイン・ソース間インピー
ダンスが変化するＦＥＴ１２とを備え、ＦＥＴ９のドレ
インが半導体レーザダイオードＬＤを介して電源ＶDDに
接続され、ＦＥＴ１０のドレインが電源ＶDDに接続され
た構成となっている。
【０００６】したがって、半導体レーザダイオードＬＤ
の駆動電流ＩD は、調整用直流電圧Ｖ2 に応じてＦＥＴ
１２を流れる直流バイアス電流ＩC と、駆動信号Ｓ1 ，
Ｓ2の振幅に応じてＦＥＴ９のドレインを流れる変調電
流Ｉm との和の電流となるので、半導体レーザダイオー
ドＬＤは、電気入力信号Ｓinに対応する光信号ｈνを励
起して、光伝送路等への情報伝送を実現する。
の駆動電流ＩD は、調整用直流電圧Ｖ2 に応じてＦＥＴ
１２を流れる直流バイアス電流ＩC と、駆動信号Ｓ1 ，
Ｓ2の振幅に応じてＦＥＴ９のドレインを流れる変調電
流Ｉm との和の電流となるので、半導体レーザダイオー
ドＬＤは、電気入力信号Ｓinに対応する光信号ｈνを励
起して、光伝送路等への情報伝送を実現する。
【０００７】
【発明が解決しようとする課題】ところで、半導体レー
ザ駆動回路の重要な特性として、電気入力信号Ｓinに対
する駆動電流ＩD の応答性がある。これは、図４（ａ）
に示すような矩形波の電気入力信号Ｓinが印加され、そ
れに伴って同図（ｂ）に示すような駆動信号Ｓ1，Ｓ2
が変調回路３に入力される場合に、同図（ｃ）に示すよ
うに、駆動電流ＩD の立上りエッジ部と立下りエッジ部
においてオーバーシュートやアンダーシュート及びリン
ギングが発生せずに入力信号Ｓinの波形に忠実な電流変
化が得られることを理想として評価されるものである。
尚、時間ｔr1，ｔr2，ｔf1，ｔf2は遅延時間である。
ザ駆動回路の重要な特性として、電気入力信号Ｓinに対
する駆動電流ＩD の応答性がある。これは、図４（ａ）
に示すような矩形波の電気入力信号Ｓinが印加され、そ
れに伴って同図（ｂ）に示すような駆動信号Ｓ1，Ｓ2
が変調回路３に入力される場合に、同図（ｃ）に示すよ
うに、駆動電流ＩD の立上りエッジ部と立下りエッジ部
においてオーバーシュートやアンダーシュート及びリン
ギングが発生せずに入力信号Ｓinの波形に忠実な電流変
化が得られることを理想として評価されるものである。
尚、時間ｔr1，ｔr2，ｔf1，ｔf2は遅延時間である。
【０００８】しかし、省電力化等を図るために直流の変
調電流Ｉb を減少させて、図４（ａ）（ｂ）と同条件の
電気入力信号Ｓin及び駆動信号Ｓ1 ，Ｓ2 が変調回路３
に入力されると、変調電流Ｉb の減少に伴って電流切り
替えに必要なＦＦＥＴ９，１０のゲート間電圧が小さく
なっているために、駆動電流ＩD の立上りエッジ部と立
下りエッジ部の変化が同図（ｄ）に示すように急峻とな
り、この結果生じる高周波成分に起因して回路内部や配
線に付随する寄生インダクタンス及び寄生容量が励振さ
れて、オーバーシュートやアンダーシュート及びリンギ
ングが発生する。この結果、半導体レーザダイオードＬ
Ｄの励起状態が不安定となるため、省電力化及び応答特
性の両立が困難となっていた。
調電流Ｉb を減少させて、図４（ａ）（ｂ）と同条件の
電気入力信号Ｓin及び駆動信号Ｓ1 ，Ｓ2 が変調回路３
に入力されると、変調電流Ｉb の減少に伴って電流切り
替えに必要なＦＦＥＴ９，１０のゲート間電圧が小さく
なっているために、駆動電流ＩD の立上りエッジ部と立
下りエッジ部の変化が同図（ｄ）に示すように急峻とな
り、この結果生じる高周波成分に起因して回路内部や配
線に付随する寄生インダクタンス及び寄生容量が励振さ
れて、オーバーシュートやアンダーシュート及びリンギ
ングが発生する。この結果、半導体レーザダイオードＬ
Ｄの励起状態が不安定となるため、省電力化及び応答特
性の両立が困難となっていた。
【０００９】本発明は、このような従来の解決すべき課
題に鑑みてなされたものであり、消費電力が少なく且つ
応答特性の優れた半導体レーザ駆動回路を提供すること
を目的とする。
題に鑑みてなされたものであり、消費電力が少なく且つ
応答特性の優れた半導体レーザ駆動回路を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために本発明は、入力信号が入力される差動対とこの
差動対の直流バイアス電流を設定する第１の可変定電流
源とを有して入力信号の差動増幅出力である駆動信号を
該差動対に発生する差動増幅回路と、該差動増幅回路か
ら出力される駆動信号により駆動される差動対とこの差
動対の変調電流を設定する第２の可変定電流源とを有し
て該駆動信号に対応して該差動対に発生する駆動電流に
よって半導体レーザ素子を駆動する変調回路と、上記第
２の可変定電流源に設定される変調電流の増減に伴って
上記第１の可変定電流源の直流バイアス電流を増減させ
る制御回路とを具備する回路構成とした。
るために本発明は、入力信号が入力される差動対とこの
差動対の直流バイアス電流を設定する第１の可変定電流
源とを有して入力信号の差動増幅出力である駆動信号を
該差動対に発生する差動増幅回路と、該差動増幅回路か
ら出力される駆動信号により駆動される差動対とこの差
動対の変調電流を設定する第２の可変定電流源とを有し
て該駆動信号に対応して該差動対に発生する駆動電流に
よって半導体レーザ素子を駆動する変調回路と、上記第
２の可変定電流源に設定される変調電流の増減に伴って
上記第１の可変定電流源の直流バイアス電流を増減させ
る制御回路とを具備する回路構成とした。
【００１１】
【作用】このような構成を有する本発明によれば、上記
変調電流が増加すれば上記直流バイアス電流もそれに伴
って増加し、逆に変調電流が減少すれば直流バイアス電
流も同じく減少する結果、上記差動増幅回路の差動対と
変調回路の差動対の両者の駆動能力が常にバランスされ
る。したがって、省電力化等のために、上記変調電流を
減少させると変調回路の駆動能力が低下するが、同時に
差動増幅回路の駆動能力も低下し、差動増幅回路から出
力される駆動信号の立上りエッジ部と立下りエッジ部に
おける変化が鈍化（換言すれば、所定電位に達するまで
に要する時間が長くなる）するので、高周波成分が低減
される。そして、高周波成分の低減された駆動信号によ
って変調回路の上記差動対を駆動することとなるので、
駆動電流にはリンギングやオーバーシュートあるいはア
ンダーシュートが発生せず、半導体レーザ素子が安定に
駆動され、入力信号に対して忠実な光信号を発生させる
ことができる。
変調電流が増加すれば上記直流バイアス電流もそれに伴
って増加し、逆に変調電流が減少すれば直流バイアス電
流も同じく減少する結果、上記差動増幅回路の差動対と
変調回路の差動対の両者の駆動能力が常にバランスされ
る。したがって、省電力化等のために、上記変調電流を
減少させると変調回路の駆動能力が低下するが、同時に
差動増幅回路の駆動能力も低下し、差動増幅回路から出
力される駆動信号の立上りエッジ部と立下りエッジ部に
おける変化が鈍化（換言すれば、所定電位に達するまで
に要する時間が長くなる）するので、高周波成分が低減
される。そして、高周波成分の低減された駆動信号によ
って変調回路の上記差動対を駆動することとなるので、
駆動電流にはリンギングやオーバーシュートあるいはア
ンダーシュートが発生せず、半導体レーザ素子が安定に
駆動され、入力信号に対して忠実な光信号を発生させる
ことができる。
【００１２】
【実施例】以下、本発明の一実施例を図面と共に説明す
る。まず、図１に基いて回路構成を説明する。かかる回
路は、所定の２電源ＶDDとＶEE（相互の電圧関係は、Ｖ
DD＞ＶEE）からの電力供給によって作動する。そして、
相互に逆位相にある２入力信号から成る電気入力信号Ｓ
inを増幅して、相互に逆位相にある反転信号Ｓivと非反
転信号Ｓnvを出力する入力バッファ回路２０と、反転信
号Ｓivと非反転信号Ｓnvを差動増幅することによって相
互に逆位相にある駆動信号Ｓ1 ，Ｓ2 を出力する差動増
幅回路２１と、駆動信号Ｓ1 ，Ｓ2 に基いて半導体レー
ザダイオードＬＤの駆動電流ＩD を変調する変調回路２
２を備えている。
る。まず、図１に基いて回路構成を説明する。かかる回
路は、所定の２電源ＶDDとＶEE（相互の電圧関係は、Ｖ
DD＞ＶEE）からの電力供給によって作動する。そして、
相互に逆位相にある２入力信号から成る電気入力信号Ｓ
inを増幅して、相互に逆位相にある反転信号Ｓivと非反
転信号Ｓnvを出力する入力バッファ回路２０と、反転信
号Ｓivと非反転信号Ｓnvを差動増幅することによって相
互に逆位相にある駆動信号Ｓ1 ，Ｓ2 を出力する差動増
幅回路２１と、駆動信号Ｓ1 ，Ｓ2 に基いて半導体レー
ザダイオードＬＤの駆動電流ＩD を変調する変調回路２
２を備えている。
【００１３】差動増幅器２１は、差動対を構成するＦＥ
Ｔ２３，２４を有し、ＦＥＴ２３のゲートに反転信号Ｓ
iv、ＦＥＴ２４のゲートに非反転信号Ｓnvが供給される
と共に、ＦＥＴ２３のドレインが負荷抵抗２５を介し
て、ＦＥＴ２４のドレインが負荷抵抗２６を介して共に
電源ＶDDに接続されている。更に、ＦＥＴ２３，２４の
共通ソースが可変定電流源用のＦＥＴ２７のドレイン・
ソース路を介して電源ＶEEに接続され、ＦＥＴ２７のゲ
ートには、分圧抵抗Ｒａ，Ｒｂから成る分圧制御回路が
直流バイアス設定電圧Ｖ1 を分圧することにより生じる
直流電圧Ｖ3 が印加されている。即ち、ＦＥＴ２７は、
直流電圧Ｖ3 に対応する直流バイアス電流Ｉa を設定す
るための第１の可変定電流源となっている。
Ｔ２３，２４を有し、ＦＥＴ２３のゲートに反転信号Ｓ
iv、ＦＥＴ２４のゲートに非反転信号Ｓnvが供給される
と共に、ＦＥＴ２３のドレインが負荷抵抗２５を介し
て、ＦＥＴ２４のドレインが負荷抵抗２６を介して共に
電源ＶDDに接続されている。更に、ＦＥＴ２３，２４の
共通ソースが可変定電流源用のＦＥＴ２７のドレイン・
ソース路を介して電源ＶEEに接続され、ＦＥＴ２７のゲ
ートには、分圧抵抗Ｒａ，Ｒｂから成る分圧制御回路が
直流バイアス設定電圧Ｖ1 を分圧することにより生じる
直流電圧Ｖ3 が印加されている。即ち、ＦＥＴ２７は、
直流電圧Ｖ3 に対応する直流バイアス電流Ｉa を設定す
るための第１の可変定電流源となっている。
【００１４】変調回路２２は、ゲートに一方の駆動信号
Ｓ1 が印加されるＦＥＴ２８とゲートに他方の駆動信号
Ｓ2 が印加されるＦＥＴ２９とによる差動対を有し、Ｆ
ＥＴ２８のドレインが半導体レーザダイオードＬＤを介
して、ＦＥＴ２９のドレインが直接に電源ＶDDに接続さ
れている。又、ＦＥＴ２８，２９の共通ソースが変調電
流を設定するための可変定電流源用のＦＥＴ３０のドレ
イン・ソース路を介して電源ＶEEに接続され、ＦＥＴ３
０のゲートには変調電流設定用端子３１に印加される直
流電圧Ｖ1 が入力されるようになっている。即ち、ＦＥ
Ｔ３０は直流電圧Ｖ1 に対応する直流の変調電流Ｉb を
設定するための第２の可変定電流源となっている。
Ｓ1 が印加されるＦＥＴ２８とゲートに他方の駆動信号
Ｓ2 が印加されるＦＥＴ２９とによる差動対を有し、Ｆ
ＥＴ２８のドレインが半導体レーザダイオードＬＤを介
して、ＦＥＴ２９のドレインが直接に電源ＶDDに接続さ
れている。又、ＦＥＴ２８，２９の共通ソースが変調電
流を設定するための可変定電流源用のＦＥＴ３０のドレ
イン・ソース路を介して電源ＶEEに接続され、ＦＥＴ３
０のゲートには変調電流設定用端子３１に印加される直
流電圧Ｖ1 が入力されるようになっている。即ち、ＦＥ
Ｔ３０は直流電圧Ｖ1 に対応する直流の変調電流Ｉb を
設定するための第２の可変定電流源となっている。
【００１５】更に、ＦＥＴ２８のドレインがＦＥＴ３２
のドレイン・ソース路を介して電源ＶEEに接続され、直
流バイアス設定端子３３を介してゲートに印加される調
整用直流電圧Ｖ2 に応じてＦＥＴ３１のドレイン・ソー
ス間インピーダンスが設定されることにより、駆動電流
ＩD の直流バイアス電流分ＩC が決定されるようになっ
ている。
のドレイン・ソース路を介して電源ＶEEに接続され、直
流バイアス設定端子３３を介してゲートに印加される調
整用直流電圧Ｖ2 に応じてＦＥＴ３１のドレイン・ソー
ス間インピーダンスが設定されることにより、駆動電流
ＩD の直流バイアス電流分ＩC が決定されるようになっ
ている。
【００１６】尚、かかる回路がＩＣ化等される場合に
は、端子３１と端子３３は半導体パッケージのリード端
子等が適用され、ユーザーが外部から所望の直流電圧Ｖ
1 及びＶ2 を印加することができるようになっている。
は、端子３１と端子３３は半導体パッケージのリード端
子等が適用され、ユーザーが外部から所望の直流電圧Ｖ
1 及びＶ2 を印加することができるようになっている。
【００１７】次に、かかる実施例の動作を説明する。ま
ず、端子３３を所定の調整用直流電圧Ｖ2 に保持するこ
とによって半導体レーザダイオードＬＤの直流バイアス
電流を調節すると共に、端子３１を所定の直流電圧Ｖ1
に保持することによって直流の変調電流Ｉb と駆動電流
ＩD の直流バイアス電流ＩC が設定される。
ず、端子３３を所定の調整用直流電圧Ｖ2 に保持するこ
とによって半導体レーザダイオードＬＤの直流バイアス
電流を調節すると共に、端子３１を所定の直流電圧Ｖ1
に保持することによって直流の変調電流Ｉb と駆動電流
ＩD の直流バイアス電流ＩC が設定される。
【００１８】更に、直流電圧Ｖ1 が設定されると、ＦＥ
Ｔ２７のゲート電圧Ｖ3 は、Ｖ1 ・Ｒb ／（Ｒa ＋Ｒb
）となり、該電圧Ｖ3 に対応する直流バイアス電流Ｉa
が設定される。そして、電流Ｉa ，Ｉb は直流電圧Ｖ1
に比例するので、消費電力の低減化は、直流電圧Ｖ1
の値を小さくすることによって実現することができる。
ここで、最高電位と最低電位の差が一定である図２
（ａ）に示すような矩形波の電気入力信号Ｓinが印加さ
れるものとし、直流電圧Ｖ1 をある高い電圧値に設定し
てリンギング等の発生を招来しない従来技術同様の変調
電流Ｉb を設定した場合（以下、ケースＩとする）と、
従来技術ではリンギング等を招来する小電流値の変調電
流Ｉb を設定した場合（以下、ケースＩＩとする）に別
けて動作を説明する。
Ｔ２７のゲート電圧Ｖ3 は、Ｖ1 ・Ｒb ／（Ｒa ＋Ｒb
）となり、該電圧Ｖ3 に対応する直流バイアス電流Ｉa
が設定される。そして、電流Ｉa ，Ｉb は直流電圧Ｖ1
に比例するので、消費電力の低減化は、直流電圧Ｖ1
の値を小さくすることによって実現することができる。
ここで、最高電位と最低電位の差が一定である図２
（ａ）に示すような矩形波の電気入力信号Ｓinが印加さ
れるものとし、直流電圧Ｖ1 をある高い電圧値に設定し
てリンギング等の発生を招来しない従来技術同様の変調
電流Ｉb を設定した場合（以下、ケースＩとする）と、
従来技術ではリンギング等を招来する小電流値の変調電
流Ｉb を設定した場合（以下、ケースＩＩとする）に別
けて動作を説明する。
【００１９】まず、直流電圧Ｖ1 をケースＩの条件に設
定すると、電圧Ｖ1 に比例して電圧Ｖ3 も高くなり、差
動増幅回路２１の直流バイアス電流Ｉa の値が大きくな
り、差動増幅回路２１はこの電流値に対応する大きな駆
動能力に設定される。したがって、図４（ｂ）に示した
のと同様に、入力信号Ｓinに対する駆動信号Ｓ1 ，Ｓ2
の立上りエッジ部と立下りエッジ部は急峻となる。そし
て、このような駆動信号Ｓ1 ，Ｓ2 が変調回路２２のＦ
ＥＴ２８，２９に印加されることとなるが、変調電流Ｉ
b の値も大きく、したがって電流切り替えに必要なＦＥ
Ｔ２８，２９のゲート間電圧も大きくなっているので、
駆動電流ＩD にリンギング等が発生せず、半導体レーザ
ダイオードＬＤは安定して入力信号Ｓinに忠実な光信号
ｈνを励起する。
定すると、電圧Ｖ1 に比例して電圧Ｖ3 も高くなり、差
動増幅回路２１の直流バイアス電流Ｉa の値が大きくな
り、差動増幅回路２１はこの電流値に対応する大きな駆
動能力に設定される。したがって、図４（ｂ）に示した
のと同様に、入力信号Ｓinに対する駆動信号Ｓ1 ，Ｓ2
の立上りエッジ部と立下りエッジ部は急峻となる。そし
て、このような駆動信号Ｓ1 ，Ｓ2 が変調回路２２のＦ
ＥＴ２８，２９に印加されることとなるが、変調電流Ｉ
b の値も大きく、したがって電流切り替えに必要なＦＥ
Ｔ２８，２９のゲート間電圧も大きくなっているので、
駆動電流ＩD にリンギング等が発生せず、半導体レーザ
ダイオードＬＤは安定して入力信号Ｓinに忠実な光信号
ｈνを励起する。
【００２０】一方、直流電圧Ｖ1 をケースＩＩの条件に
設定すると、低い電圧Ｖ1 に応じて変調電流Ｉb と直流
バイアス電流Ｉa の値が共に小さくなり、変調回路２２
のＦＥＴ２８，２９のゲート間電圧が小さくなると同時
に、差動増幅回路２１の駆動能力も小さくなる。この状
態で、ケースＩと同条件の電気入力信号Ｓinが入力され
ると、差動増幅器２１の駆動能力低下に起因して、図２
（ｂ）（ｃ）に示すように、駆動信号Ｓ1 ，Ｓ2 の立上
りエッジ部と立下りエッジ部の変化が鈍化する。換言す
れば、立上りエッジ部において所定の最高電位に到達す
るまでの遅延時間ｔr3と、立下りエッジ部において所定
の最低電位に到達するまでの遅延時間ｔf3が長くなり、
駆動信号Ｓ1 ，Ｓ2 の高周波成分が抑制されることとな
る。この結果、変調回路２２のＦＥＴ２８，２９のゲー
ト間電圧が小さくなっていたとしても、高周波成分が抑
制された駆動信号Ｓ1 ，Ｓ2 によって駆動されることと
なるので、図２（ｄ）に示すように、駆動電流ＩD には
リンギングやオーバーシュートあるいはアンダーシュー
トが発生せず、半導体レーザダイオードＬＤが安定に励
起され、入力信号Ｓinに忠実な光信号ｈνを発生するこ
ととなる。
設定すると、低い電圧Ｖ1 に応じて変調電流Ｉb と直流
バイアス電流Ｉa の値が共に小さくなり、変調回路２２
のＦＥＴ２８，２９のゲート間電圧が小さくなると同時
に、差動増幅回路２１の駆動能力も小さくなる。この状
態で、ケースＩと同条件の電気入力信号Ｓinが入力され
ると、差動増幅器２１の駆動能力低下に起因して、図２
（ｂ）（ｃ）に示すように、駆動信号Ｓ1 ，Ｓ2 の立上
りエッジ部と立下りエッジ部の変化が鈍化する。換言す
れば、立上りエッジ部において所定の最高電位に到達す
るまでの遅延時間ｔr3と、立下りエッジ部において所定
の最低電位に到達するまでの遅延時間ｔf3が長くなり、
駆動信号Ｓ1 ，Ｓ2 の高周波成分が抑制されることとな
る。この結果、変調回路２２のＦＥＴ２８，２９のゲー
ト間電圧が小さくなっていたとしても、高周波成分が抑
制された駆動信号Ｓ1 ，Ｓ2 によって駆動されることと
なるので、図２（ｄ）に示すように、駆動電流ＩD には
リンギングやオーバーシュートあるいはアンダーシュー
トが発生せず、半導体レーザダイオードＬＤが安定に励
起され、入力信号Ｓinに忠実な光信号ｈνを発生するこ
ととなる。
【００２１】このように、この実施例によれば、変調電
流Ｉb の電流値に応じて差動増幅回路２１の直流バイア
ス電流Ｉa も変化する。即ち、直流バイアス電流Ｉa の
値は変調電流Ｉb が増加すれば増加、減少すれば減少す
るように制御されるので、変調回路２２の駆動能力と差
動増幅回路２１の駆動能力のバランスが常に最適状態に
設定され、電気入力信号Ｓinに対して忠実な出力光ｈν
を半導体レーザダイオードＬＤに励起させることができ
る。そして、消費電力の低減化を実現することが可能と
なり、ＩＣ化による装置の小型ユニット化を容易に実現
することができ、簡易で性能の良い半導体レーザ駆動装
置を提供することができる。
流Ｉb の電流値に応じて差動増幅回路２１の直流バイア
ス電流Ｉa も変化する。即ち、直流バイアス電流Ｉa の
値は変調電流Ｉb が増加すれば増加、減少すれば減少す
るように制御されるので、変調回路２２の駆動能力と差
動増幅回路２１の駆動能力のバランスが常に最適状態に
設定され、電気入力信号Ｓinに対して忠実な出力光ｈν
を半導体レーザダイオードＬＤに励起させることができ
る。そして、消費電力の低減化を実現することが可能と
なり、ＩＣ化による装置の小型ユニット化を容易に実現
することができ、簡易で性能の良い半導体レーザ駆動装
置を提供することができる。
【００２２】尚、この実施例では、分圧抵抗Ｒａ，Ｒｂ
は固定であるが、例えば図１中の点線で示すように、分
圧抵抗Ｒａ，Ｒｂ間に接続する配線と外部端子Ｐを設
け、端子Ｐと端子３１間に外部抵抗を適宜に接続するこ
とによって分圧抵抗値を外部調整して、電圧Ｖ3 を微調
整することができるようにしてもよい。
は固定であるが、例えば図１中の点線で示すように、分
圧抵抗Ｒａ，Ｒｂ間に接続する配線と外部端子Ｐを設
け、端子Ｐと端子３１間に外部抵抗を適宜に接続するこ
とによって分圧抵抗値を外部調整して、電圧Ｖ3 を微調
整することができるようにしてもよい。
【００２３】又、この実施例の半導体レーザ駆動回路
は、、ガリウム・砒素（ＧａＡｓ）半導体プロセスを適
用したデバイスで実現されるが、シリコン半導体プロセ
スを適用したＭＯＳデバイスで実現する場合にも効果的
である。
は、、ガリウム・砒素（ＧａＡｓ）半導体プロセスを適
用したデバイスで実現されるが、シリコン半導体プロセ
スを適用したＭＯＳデバイスで実現する場合にも効果的
である。
【００２４】
【発明の効果】以上説明したように本発明によれば、変
調回路の変調電流が増加すれば差動増幅器の直流バイア
ス電流もそれに伴って増加し、逆に変調電流が減少すれ
ば直流バイアス電流も同じく減少するように構成したの
で、差動増幅回路と変調回路の両者の駆動能力が常にバ
ランスされる。したがって、省電力化等のために、変調
電流を減少させると変調回路の駆動能力が低下するが、
同時に差動増幅回路の駆動能力も低下し、差動増幅回路
から出力される駆動信号の立上りエッジ部と立下りエッ
ジ部における変化が鈍化するので高周波成分が低減さ
れ、そして、高周波成分の低減された駆動信号によって
変調回路が駆動されることとなるので、駆動電流にはリ
ンギングやオーバーシュートあるいはアンダーシュート
が発生せず、半導体レーザ素子が安定に駆動されて、入
力信号に対して忠実な光信号を発生させることができ
る。
調回路の変調電流が増加すれば差動増幅器の直流バイア
ス電流もそれに伴って増加し、逆に変調電流が減少すれ
ば直流バイアス電流も同じく減少するように構成したの
で、差動増幅回路と変調回路の両者の駆動能力が常にバ
ランスされる。したがって、省電力化等のために、変調
電流を減少させると変調回路の駆動能力が低下するが、
同時に差動増幅回路の駆動能力も低下し、差動増幅回路
から出力される駆動信号の立上りエッジ部と立下りエッ
ジ部における変化が鈍化するので高周波成分が低減さ
れ、そして、高周波成分の低減された駆動信号によって
変調回路が駆動されることとなるので、駆動電流にはリ
ンギングやオーバーシュートあるいはアンダーシュート
が発生せず、半導体レーザ素子が安定に駆動されて、入
力信号に対して忠実な光信号を発生させることができ
る。
【００２５】この結果、消費電力の低減化と応答特性の
向上を同時実現することができ、光通信技術の発展に大
きく寄与するものである。
向上を同時実現することができ、光通信技術の発展に大
きく寄与するものである。
【図１】本発明による一実施例の構成を示す回路図であ
る。
る。
【図２】一実施例の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図３】従来例の構成を示す回路図である。
【図４】従来例の動作及び技術的問題点を説明するため
のタイミングチャートである。
のタイミングチャートである。
２０…入力バッファ回路、２１…差動増幅回路、２２…
変調回路、２３，２４，２７，２８，２９，３０，３２
…ＦＥＴ、２５，２６，Ｒａ，Ｒｂ…抵抗、３１，３３
…端子。
変調回路、２３，２４，２７，２８，２９，３０，３２
…ＦＥＴ、２５，２６，Ｒａ，Ｒｂ…抵抗、３１，３３
…端子。
Claims (1)
- 【請求項１】 入力信号が入力される差動対と、該差動
対の直流バイアス電流を設定する第１の可変定電流源と
を有し、入力信号の差動増幅出力である駆動信号を該差
動対に発生する差動増幅回路と、 該差動増幅回路から出力される上記駆動信号により駆動
される差動対と、半導体レーザに流れる変調電流を設定
する第２の可変定電流源とを有し、該駆動信号に対応し
て該差動対に発生する駆動電流によって半導体レーザ素
子を駆動する変調回路と、 上記第２の可変定電流源に
設定される変調電流の増減に伴って上記第１の可変定電
流源の直流バイアス電流を増減させる制御回路と、 を備えたことを特徴とする半導体レーザ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28288792A JP3146466B2 (ja) | 1992-10-21 | 1992-10-21 | 半導体レーザ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28288792A JP3146466B2 (ja) | 1992-10-21 | 1992-10-21 | 半導体レーザ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132590A true JPH06132590A (ja) | 1994-05-13 |
| JP3146466B2 JP3146466B2 (ja) | 2001-03-19 |
Family
ID=17658384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28288792A Expired - Fee Related JP3146466B2 (ja) | 1992-10-21 | 1992-10-21 | 半導体レーザ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146466B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6135600A (en) * | 1997-12-01 | 2000-10-24 | Seiko Epson Corporation | Projector |
| US7535815B2 (en) | 2002-12-19 | 2009-05-19 | Koninklijke Philips Electronics N.V. | Disc drive apparatus |
| CN102299478A (zh) * | 2011-06-22 | 2011-12-28 | 烽火通信科技股份有限公司 | 光通信激光驱动器调制电流比例补偿电路 |
-
1992
- 1992-10-21 JP JP28288792A patent/JP3146466B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6135600A (en) * | 1997-12-01 | 2000-10-24 | Seiko Epson Corporation | Projector |
| US7535815B2 (en) | 2002-12-19 | 2009-05-19 | Koninklijke Philips Electronics N.V. | Disc drive apparatus |
| CN102299478A (zh) * | 2011-06-22 | 2011-12-28 | 烽火通信科技股份有限公司 | 光通信激光驱动器调制电流比例补偿电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146466B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| US5177450A (en) | Cmos power amplifier | |
| US7339427B2 (en) | Analogue power control in a saturated amplifier | |
| JPH09260957A (ja) | 半導体増幅回路 | |
| US20100109779A1 (en) | Hybrid class ab super follower | |
| JPS62241410A (ja) | 高速度演算増幅器、回路および差動入力信号に対応して出力信号を生じるための方法 | |
| JPH07263955A (ja) | 電流制御発振器用バッファステージ | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| JP2578594B2 (ja) | １対の差動入力を比較しかつディジタル出力を与える比較器回路 | |
| US5789975A (en) | Analog signal amplifier and audio signal amplifier | |
| US6288596B1 (en) | Gate biasing arrangement to temperature compensate a quiescent current of a power transistor | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| JP3146466B2 (ja) | 半導体レーザ駆動回路 | |
| US7068098B1 (en) | Slew rate enhancement circuit | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| US5481213A (en) | Cross-conduction prevention circuit for power amplifier output stage | |
| US6714082B2 (en) | Semiconductor amplifier circuit | |
| US5451903A (en) | Low supply voltage output driver | |
| TW200529524A (en) | Laser diode driving circuit | |
| US6175277B1 (en) | Bias network for CMOS power devices | |
| JPH01115181A (ja) | 半導体レーザの駆動回路 | |
| JP3792012B2 (ja) | 正電圧動作型高周波電力増幅器 | |
| JPH0846446A (ja) | ゲートバイアス回路 | |
| EP0685125B1 (en) | Cross-conduction prevention circuit for power amplifier output stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |