JP3792012B2 - 正電圧動作型高周波電力増幅器 - Google Patents
正電圧動作型高周波電力増幅器 Download PDFInfo
- Publication number
- JP3792012B2 JP3792012B2 JP21557297A JP21557297A JP3792012B2 JP 3792012 B2 JP3792012 B2 JP 3792012B2 JP 21557297 A JP21557297 A JP 21557297A JP 21557297 A JP21557297 A JP 21557297A JP 3792012 B2 JP3792012 B2 JP 3792012B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- positive
- terminal
- power amplifier
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＧａＡｓＭＥＳＦＥＴを高周波増幅素子とする正電圧動作型の高周波電力増幅器に関する。
【０００２】
【従来の技術】
図２にＧａＡｓＭＥＳＦＥＴを用いた従来の高周波電力増幅器の回路構成例を示す。
【０００３】
増幅用素子、ＧａＡｓＭＥＳＦＥＴ１２のゲート端子に入力整合回路１３が、ドレイン端子には出力整合回路１４がそれぞれ接続され、ソース端子は接地されている。上記整合回路１３及び１４は、それぞれ直流阻止用キャパシタ１５及び１６を介して、それぞれ信号入力端子１７及び信号出力端子１８に接続されている。
【０００４】
ＧａＡｓＭＥＳＦＥＴ１２のゲートバイアス及びドレインバイアスは、それぞれゲートバイアス端子２１及びドレインバイアス端子２２から、それぞれチョークコイル１９及び２０を介して供給される。
【０００５】
上記構成の回路においては、ゲートバイアス端子２１には負電圧を、ドレインバイアス端子２２には正電圧を供給し、ゲートバイアスによる制御によりドレイン電流を所要値に設定して用いる。
【０００６】
信号入力端子１７へ入力したマイクロ波信号は、整合回路１３及び１４により入出力整合されたＭＥＳＦＥＴ１２により電力増幅され、増幅されたマイクロ波信号は信号出力端子１８から出力される。
【０００７】
【発明が解決しようとする課題】
上記のように、ＧａＡｓＭＥＳＦＥＴを用いた高周波電力増幅器においては、ドレインバイアスには正電圧を、ゲートバイアスには負電圧が必要となるため、このような増幅器を駆動するには、外部に正電圧電源と共に負電圧電源を設けることが不可欠となる。
【０００８】
本発明は、上記のような問題点を解消し、外部から供給する電圧は全て正電圧で動作が可能な高周波電力増幅器を実現しようとするものである。
【０００９】
【課題を解決するための手段】
ドレインに正バイアス電圧を印加し、ゲートに負バイアス電圧を印加するＭＥＳＦＥＴを高周波増幅素子とするＧａＡｓＩＣと、正電圧を入力して負電圧を発生するＤＣ／ＤＣコンバータ回路、及び該正電圧と該負電圧を電源とし、正のゲートバイアス電圧を入力して反転出力端子から負のゲートバイアス電圧を出力する入力反転回路を有するシリコンＩＣとを、一つのパッケージ内に設けた互いに分離し独立した二つのダイアイランドにそれぞれ個別に実装するとともに、前記反転出力端子を前記ＧａＡｓＩＣのゲートバイアス端子に接続するように構成した。
【００１０】
また、前記シリコンＩＣの、前記ＤＣ／ＤＣコンバータ回路及び前記入力反転回路のＧＮＤ端子を、前記ＧａＡｓＩＣを実装したダイアイランドに接続し、該ダイアイランドを外部のＧＮＤに接地するようにした。
【００１１】
【発明の実施の形態】
図１に本発明の正電圧動作型高周波電力増幅器の一実施例の回路図を示す。本増幅器の主要部は、二つのＩＣチップ、シリコンＩＣチップ１０とＧａＡｓＩＣチップ２３とで構成されている。
【００１２】
上記シリコンＩＣチップ１０は、ＤＣ／ＤＣコンバータ回路１と、演算増幅器３、入力抵抗４（Ｒ１）及び帰還抵抗５（Ｒ２）とを含む入力反転回路２とにより構成されている。
【００１３】
一方、ＧａＡｓＩＣチップ２３は、図２で示した従来例と同様なＧａＡｓＭＥＳＦＥＴ１２を含む電力増幅器で構成されている。
【００１４】
上記のように構成されたシリコンＩＣチップ１０とＧａＡｓＩＣチップ２３とは一つのパッケージ内に設けられた互いに分離、独立したダイアイランド、シリコンＩＣ用ダイアイランド１１とＧａＡｓＩＣ用ダイアイランド２４にそれぞれ個別に実装される。
【００１５】
このように分離、独立したダイアイランドに個別に実装するのは、シリコンＩＣチップ１０とＧａＡｓＩＣチップ２３とでは基板電位が異なるためであるが、両ＩＣのＧＮＤを共通にするために、以下のように接続する。
【００１６】
すなわち、ＧａＡｓＩＣチップ２３のＦＥＴソース端子をＧａＡｓＩＣ用ダイアイランド２４に接地し、シリコンＩＣチップ１０のＤＣ／ＤＣコンバータ回路１と入力反転回路２の各ＧＮＤをＧＮＤ端子９に接地する。そして、ＧＮＤ端子９をＧａＡｓＩＣ用ダイアイランド２４に接続し、同ダイアイランドを外部回路のＧＮＤに接地することで、各ＧＮＤ電位は全て共通にされる。
【００１７】
また、シリコンＩＣチップ１０の反転出力端子８は、ＧａＡｓＩＣチップ２３のゲートバイアス端子２１に接続される。
【００１８】
以下、本高周波電力増幅器の動作について説明する。＋ＶＤＤ端子６に正電圧（＋ＶＤＤ）が印加されると、シリコンＩＣチップ１０では、まずＤＣ／ＤＣコンバータ回路１により、上記正電圧（＋ＶＤＤ）が負電圧（−ＶＤＤ）に変換される。
【００１９】
また、入力反転回路２では、演算増幅器３に電源として上記＋ＶＤＤと上記変換により発生した−ＶＤＤが入力され、＋ＶＧＧ端子７から正のゲートバイアス電圧として正電圧（＋ＶＧＧ）を入力すると、反転出力端子８には入力反転出力として負電圧（−ｋ・ＶＧＧ）が出力される。
【００２０】
ここで、ｋは入力抵抗（Ｒ１）と帰還抵抗（Ｒ２）とで下式により決まる定数であり、
ｋ＝Ｒ１／Ｒ２
所要な値に設定される。
【００２１】
反転出力端子８に出力された負電圧（−ｋ・ＶＧＧ）は、負のゲートバイアス電圧として、ゲートバイアス端子２１及びチョークコイル１９を介してＧａＡｓＭＥＳＦＥＴ１２のゲートに供給される。ドレインバイアスは、図２の従来例と同様に、ドレインバイアス端子２２及びチョークコイル２０を介してドレインに供給される。
【００２２】
本高周波電力増幅器は上述のように構成されているので、＋ＶＧＧ端子７に印加する正のゲートバイアス電圧、＋ＶＧＧを制御することにより、ＧａＡｓＭＥＳＦＥＴ１２に供給する負のバイアス電圧が制御され、ドレイン電流は所望の値に設定される。
【００２３】
【発明の効果】
以上説明したように、本発明の高周波電力増幅器では、ＧａＡｓＭＥＳＦＥＴを有するＧａＡｓＩＣと共に、ＤＣ／ＤＣコンバータ回路及び入力反転回路を有するシリコンＩＣを設け、正のゲートバイアス電圧を入力して負の電圧に反転させ、その電圧を負のゲートバイアス電圧としてＧａＡｓＭＥＳＦＥＴのゲートに供給できるようにしたので、外部よりの電源の供給は正電圧のみで済み、負電圧の必要はなくなる。
【００２４】
特に、本発明の高周波電力増幅器は互いに分離され独立した二つのダイアイランドを有する一つのパッケージ内に、前記シリコンＩＣチップ及び前記ＧａＡｓＩＣチップをそれぞれ個別に実装することで、両ＩＣの基板電位の違いに対処した構造とすることができる。
【図面の簡単な説明】
【図１】本発明の正電圧動作型高周波電力増幅器の一実施例の回路図である。
【図２】ＧａＡｓＭＥＳＦＥＴを用いた高周波電力増幅器の従来例の回路図である。
【符号の説明】
１ ＤＣ／ＤＣコンバータ回路
２ 入力反転回路
３ 演算増幅器
４ 入力抵抗
５ 帰還抵抗
６ ＋ＶＤＤ端子
７ ＋ＶＧＧ端子
８ 反転出力端子
９ ＧＮＤ端子
１０ シリコンＩＣチップ
１１ シリコンＩＣ用ダイアイランド
１２ ＧａＡｓＭＥＳＦＥＴ
１３ 入力整合回路
１４ 出力整合回路
１５、１６ 直流阻止用キャパシタ
１７ 信号入力端子
１８ 信号出力端子
１９、２０ チョークコイル
２１ ゲートバイアス端子
２２ ドレインバイアス端子
２３ ＧａＡｓＩＣチップ
２４ ＧａＡｓＩＣ用ダイアイランド。
【発明の属する技術分野】
本発明は、ＧａＡｓＭＥＳＦＥＴを高周波増幅素子とする正電圧動作型の高周波電力増幅器に関する。
【０００２】
【従来の技術】
図２にＧａＡｓＭＥＳＦＥＴを用いた従来の高周波電力増幅器の回路構成例を示す。
【０００３】
増幅用素子、ＧａＡｓＭＥＳＦＥＴ１２のゲート端子に入力整合回路１３が、ドレイン端子には出力整合回路１４がそれぞれ接続され、ソース端子は接地されている。上記整合回路１３及び１４は、それぞれ直流阻止用キャパシタ１５及び１６を介して、それぞれ信号入力端子１７及び信号出力端子１８に接続されている。
【０００４】
ＧａＡｓＭＥＳＦＥＴ１２のゲートバイアス及びドレインバイアスは、それぞれゲートバイアス端子２１及びドレインバイアス端子２２から、それぞれチョークコイル１９及び２０を介して供給される。
【０００５】
上記構成の回路においては、ゲートバイアス端子２１には負電圧を、ドレインバイアス端子２２には正電圧を供給し、ゲートバイアスによる制御によりドレイン電流を所要値に設定して用いる。
【０００６】
信号入力端子１７へ入力したマイクロ波信号は、整合回路１３及び１４により入出力整合されたＭＥＳＦＥＴ１２により電力増幅され、増幅されたマイクロ波信号は信号出力端子１８から出力される。
【０００７】
【発明が解決しようとする課題】
上記のように、ＧａＡｓＭＥＳＦＥＴを用いた高周波電力増幅器においては、ドレインバイアスには正電圧を、ゲートバイアスには負電圧が必要となるため、このような増幅器を駆動するには、外部に正電圧電源と共に負電圧電源を設けることが不可欠となる。
【０００８】
本発明は、上記のような問題点を解消し、外部から供給する電圧は全て正電圧で動作が可能な高周波電力増幅器を実現しようとするものである。
【０００９】
【課題を解決するための手段】
ドレインに正バイアス電圧を印加し、ゲートに負バイアス電圧を印加するＭＥＳＦＥＴを高周波増幅素子とするＧａＡｓＩＣと、正電圧を入力して負電圧を発生するＤＣ／ＤＣコンバータ回路、及び該正電圧と該負電圧を電源とし、正のゲートバイアス電圧を入力して反転出力端子から負のゲートバイアス電圧を出力する入力反転回路を有するシリコンＩＣとを、一つのパッケージ内に設けた互いに分離し独立した二つのダイアイランドにそれぞれ個別に実装するとともに、前記反転出力端子を前記ＧａＡｓＩＣのゲートバイアス端子に接続するように構成した。
【００１０】
また、前記シリコンＩＣの、前記ＤＣ／ＤＣコンバータ回路及び前記入力反転回路のＧＮＤ端子を、前記ＧａＡｓＩＣを実装したダイアイランドに接続し、該ダイアイランドを外部のＧＮＤに接地するようにした。
【００１１】
【発明の実施の形態】
図１に本発明の正電圧動作型高周波電力増幅器の一実施例の回路図を示す。本増幅器の主要部は、二つのＩＣチップ、シリコンＩＣチップ１０とＧａＡｓＩＣチップ２３とで構成されている。
【００１２】
上記シリコンＩＣチップ１０は、ＤＣ／ＤＣコンバータ回路１と、演算増幅器３、入力抵抗４（Ｒ１）及び帰還抵抗５（Ｒ２）とを含む入力反転回路２とにより構成されている。
【００１３】
一方、ＧａＡｓＩＣチップ２３は、図２で示した従来例と同様なＧａＡｓＭＥＳＦＥＴ１２を含む電力増幅器で構成されている。
【００１４】
上記のように構成されたシリコンＩＣチップ１０とＧａＡｓＩＣチップ２３とは一つのパッケージ内に設けられた互いに分離、独立したダイアイランド、シリコンＩＣ用ダイアイランド１１とＧａＡｓＩＣ用ダイアイランド２４にそれぞれ個別に実装される。
【００１５】
このように分離、独立したダイアイランドに個別に実装するのは、シリコンＩＣチップ１０とＧａＡｓＩＣチップ２３とでは基板電位が異なるためであるが、両ＩＣのＧＮＤを共通にするために、以下のように接続する。
【００１６】
すなわち、ＧａＡｓＩＣチップ２３のＦＥＴソース端子をＧａＡｓＩＣ用ダイアイランド２４に接地し、シリコンＩＣチップ１０のＤＣ／ＤＣコンバータ回路１と入力反転回路２の各ＧＮＤをＧＮＤ端子９に接地する。そして、ＧＮＤ端子９をＧａＡｓＩＣ用ダイアイランド２４に接続し、同ダイアイランドを外部回路のＧＮＤに接地することで、各ＧＮＤ電位は全て共通にされる。
【００１７】
また、シリコンＩＣチップ１０の反転出力端子８は、ＧａＡｓＩＣチップ２３のゲートバイアス端子２１に接続される。
【００１８】
以下、本高周波電力増幅器の動作について説明する。＋ＶＤＤ端子６に正電圧（＋ＶＤＤ）が印加されると、シリコンＩＣチップ１０では、まずＤＣ／ＤＣコンバータ回路１により、上記正電圧（＋ＶＤＤ）が負電圧（−ＶＤＤ）に変換される。
【００１９】
また、入力反転回路２では、演算増幅器３に電源として上記＋ＶＤＤと上記変換により発生した−ＶＤＤが入力され、＋ＶＧＧ端子７から正のゲートバイアス電圧として正電圧（＋ＶＧＧ）を入力すると、反転出力端子８には入力反転出力として負電圧（−ｋ・ＶＧＧ）が出力される。
【００２０】
ここで、ｋは入力抵抗（Ｒ１）と帰還抵抗（Ｒ２）とで下式により決まる定数であり、
ｋ＝Ｒ１／Ｒ２
所要な値に設定される。
【００２１】
反転出力端子８に出力された負電圧（−ｋ・ＶＧＧ）は、負のゲートバイアス電圧として、ゲートバイアス端子２１及びチョークコイル１９を介してＧａＡｓＭＥＳＦＥＴ１２のゲートに供給される。ドレインバイアスは、図２の従来例と同様に、ドレインバイアス端子２２及びチョークコイル２０を介してドレインに供給される。
【００２２】
本高周波電力増幅器は上述のように構成されているので、＋ＶＧＧ端子７に印加する正のゲートバイアス電圧、＋ＶＧＧを制御することにより、ＧａＡｓＭＥＳＦＥＴ１２に供給する負のバイアス電圧が制御され、ドレイン電流は所望の値に設定される。
【００２３】
【発明の効果】
以上説明したように、本発明の高周波電力増幅器では、ＧａＡｓＭＥＳＦＥＴを有するＧａＡｓＩＣと共に、ＤＣ／ＤＣコンバータ回路及び入力反転回路を有するシリコンＩＣを設け、正のゲートバイアス電圧を入力して負の電圧に反転させ、その電圧を負のゲートバイアス電圧としてＧａＡｓＭＥＳＦＥＴのゲートに供給できるようにしたので、外部よりの電源の供給は正電圧のみで済み、負電圧の必要はなくなる。
【００２４】
特に、本発明の高周波電力増幅器は互いに分離され独立した二つのダイアイランドを有する一つのパッケージ内に、前記シリコンＩＣチップ及び前記ＧａＡｓＩＣチップをそれぞれ個別に実装することで、両ＩＣの基板電位の違いに対処した構造とすることができる。
【図面の簡単な説明】
【図１】本発明の正電圧動作型高周波電力増幅器の一実施例の回路図である。
【図２】ＧａＡｓＭＥＳＦＥＴを用いた高周波電力増幅器の従来例の回路図である。
【符号の説明】
１ ＤＣ／ＤＣコンバータ回路
２ 入力反転回路
３ 演算増幅器
４ 入力抵抗
５ 帰還抵抗
６ ＋ＶＤＤ端子
７ ＋ＶＧＧ端子
８ 反転出力端子
９ ＧＮＤ端子
１０ シリコンＩＣチップ
１１ シリコンＩＣ用ダイアイランド
１２ ＧａＡｓＭＥＳＦＥＴ
１３ 入力整合回路
１４ 出力整合回路
１５、１６ 直流阻止用キャパシタ
１７ 信号入力端子
１８ 信号出力端子
１９、２０ チョークコイル
２１ ゲートバイアス端子
２２ ドレインバイアス端子
２３ ＧａＡｓＩＣチップ
２４ ＧａＡｓＩＣ用ダイアイランド。
Claims (2)
- ドレインに正バイアス電圧を印加し、ゲートに負バイアス電圧を印加するＭＥＳＦＥＴを高周波増幅素子とするＧａＡｓＩＣと、正電圧を入力して負電圧を発生するＤＣ／ＤＣコンバータ回路、及び該正電圧と該負電圧を電源とし、正のゲートバイアス電圧を入力して反転出力端子から負のゲートバイアス電圧を出力する入力反転回路を有するシリコンＩＣとを、
一つのパッケージ内に設けた互いに分離し独立した二つのダイアイランドにそれぞれ個別に実装するとともに、前記反転出力端子を前記ＧａＡｓＩＣのゲートバイアス端子に接続することを特徴とする正電圧動作型高周波電力増幅器。 - 前記シリコンＩＣの、前記ＤＣ／ＤＣコンバータ回路及び前記入力反転回路のＧＮＤ端子を、前記ＧａＡｓＩＣを実装したダイアイランドに接続し、該ダイアイランドを外部のＧＮＤに接地することを特徴とする請求項１記載の正電圧動作型高周波電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21557297A JP3792012B2 (ja) | 1997-07-25 | 1997-07-25 | 正電圧動作型高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21557297A JP3792012B2 (ja) | 1997-07-25 | 1997-07-25 | 正電圧動作型高周波電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146121A JPH1146121A (ja) | 1999-02-16 |
| JP3792012B2 true JP3792012B2 (ja) | 2006-06-28 |
Family
ID=16674662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21557297A Expired - Fee Related JP3792012B2 (ja) | 1997-07-25 | 1997-07-25 | 正電圧動作型高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3792012B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140060562A (ko) * | 2011-10-27 | 2014-05-20 | 미쓰비시덴키 가부시키가이샤 | 고주파 증폭기 모듈 및 고주파 증폭기 모듈 유닛 |
-
1997
- 1997-07-25 JP JP21557297A patent/JP3792012B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1146121A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3901780B2 (ja) | 高周波増幅器 | |
| JP3745901B2 (ja) | Ｍｅｓｆｅｔを用いたスイッチ回路 | |
| JPH07212148A (ja) | 増幅装置 | |
| US5408198A (en) | Semiconductor power amplifier integrated circuit | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| JP3792012B2 (ja) | 正電圧動作型高周波電力増幅器 | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JP3105489B2 (ja) | 増幅器 | |
| KR0160572B1 (ko) | 저 전원 전압의 출력 구동기 | |
| JPH01233812A (ja) | マイクロ波用多段増幅回路 | |
| JPH11195935A (ja) | 高周波集積回路装置 | |
| JP3146466B2 (ja) | 半導体レーザ駆動回路 | |
| JP2676823B2 (ja) | バイアス回路 | |
| JPH0846446A (ja) | ゲートバイアス回路 | |
| JP3495360B2 (ja) | 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 | |
| JP2001211033A (ja) | 低電流増幅回路 | |
| JPH11136047A (ja) | 高周波電力増幅器 | |
| EP1315287B1 (en) | A low noise biasing technique | |
| JPH06132591A (ja) | 半導体レーザ駆動回路 | |
| JP3300421B2 (ja) | 高周波増幅器 | |
| JPH04914A (ja) | 半導体集積回路装置 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JPH06132738A (ja) | Ｆｅｔ増幅回路 | |
| JPS6041812A (ja) | 移相器 | |
| JPH09181541A (ja) | 高周波増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |