JPS6041812A - 移相器 - Google Patents
移相器Info
- Publication number
- JPS6041812A JPS6041812A JP14985883A JP14985883A JPS6041812A JP S6041812 A JPS6041812 A JP S6041812A JP 14985883 A JP14985883 A JP 14985883A JP 14985883 A JP14985883 A JP 14985883A JP S6041812 A JPS6041812 A JP S6041812A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- equivalently
- resistor
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）９発明の技術分野
本発明は移相器に係り、特にモノリシックＩＣ回路に適
用が可能で而も位相を連続的に変化させることが出来る
移相器に関するものである。
用が可能で而も位相を連続的に変化させることが出来る
移相器に関するものである。
（ｂ）、従来技術の問題点
従来マイクロ波、ミリ波帯の無線通信装置の変復側回路
に於いては、信号の位相を連続的に変化させる回路即ち
移相器が使用されている。
に於いては、信号の位相を連続的に変化させる回路即ち
移相器が使用されている。
第１図は従来のディスクリート部品を使用する移相器の
一実施例を示す図であり、（ａｌは可変抵抗により位相
を連続的に変化させる回路、（ｂｌは可変コンデンサに
より位相を連続的に変化させる回路である。
一実施例を示す図であり、（ａｌは可変抵抗により位相
を連続的に変化させる回路、（ｂｌは可変コンデンサに
より位相を連続的に変化させる回路である。
第２図は第１図の動作を説明する図である。
図中、ＯＰは演算増幅器、Ｒは抵抗、ＲＶは可変抵抗、
Ｃはコンデンサ、Ｃｖは可変コンデンサである。
Ｃはコンデンサ、Ｃｖは可変コンデンサである。
周知の様に第１図の（ａｌに於いては可変抵抗ＲＶの値
を変化させることにより、（ｂｌに於いては可変コンデ
ンサＣ■の値を変化させることにより夫々入力信号〔第
２図の（ａ）〕と出力信号〔第２図の（ｂｌ〕との間の
位相差φを変化させることが出来る。
を変化させることにより、（ｂｌに於いては可変コンデ
ンサＣ■の値を変化させることにより夫々入力信号〔第
２図の（ａ）〕と出力信号〔第２図の（ｂｌ〕との間の
位相差φを変化させることが出来る。
然しなから此の様なディスクリート部品を使用する移相
器はモノリシックＩＣ回路には使用出来ないと云う欠点
がある。
器はモノリシックＩＣ回路には使用出来ないと云う欠点
がある。
（Ｃ）９発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
マイクロ波、ミリ波帯での使用が可能となっているＧａ
Ａｓ基板を使用するモノリシックＩＣ回路で信号の位
相を連続的に変化させ得る移相器を提供することである
。
マイクロ波、ミリ波帯での使用が可能となっているＧａ
Ａｓ基板を使用するモノリシックＩＣ回路で信号の位
相を連続的に変化させ得る移相器を提供することである
。
（ｄ）９発明の構成
上記の目的は本発明によれば、Ｇａ Ａｓ基板上に能動
素子・受動素子を形成し、前記能動素子・受動素子を使
用して回路を構成する集積回路に於いて、入力端子に入
力される信号と出力側の信号の位相が１８０度異なる電
界効果トランジスタｃ以下ＦＥＴと云う〕から成る差動
対回路と、該差動対回路の電流制御を行うＦ Ｅ Ｔか
ら成る電流源と、前記差動対回路の出力側に等測的に容
量となるＦＥＴ回路を接続すると共に等測的に抵抗とな
るＦＥＴ回路を備え、前記等価的に抵抗となるＦＥＴ回
路のＦＥＴのゲート電圧を連続的に変化させることによ
り前記入力端子に印加する信号と前記出力端子に印加す
る信号の位相差を連続的に変化さゼることを特徴とする
移相器を提供することにより達成される。
素子・受動素子を形成し、前記能動素子・受動素子を使
用して回路を構成する集積回路に於いて、入力端子に入
力される信号と出力側の信号の位相が１８０度異なる電
界効果トランジスタｃ以下ＦＥＴと云う〕から成る差動
対回路と、該差動対回路の電流制御を行うＦ Ｅ Ｔか
ら成る電流源と、前記差動対回路の出力側に等測的に容
量となるＦＥＴ回路を接続すると共に等測的に抵抗とな
るＦＥＴ回路を備え、前記等価的に抵抗となるＦＥＴ回
路のＦＥＴのゲート電圧を連続的に変化させることによ
り前記入力端子に印加する信号と前記出力端子に印加す
る信号の位相差を連続的に変化さゼることを特徴とする
移相器を提供することにより達成される。
又Ｇａ Ａｓ基板上に能動素子・受動素子を形成し、前
記能動素子・受動素子を使用して回路を構成する集積回
路に於い“て、入力端子に入力される信号と出力側め信
号の位相が１８０度異なる電界すＪ果トランジスタ〔以
下ＦＥＴと云う〕から成る差動対回路と、該差動対回路
の電流制御を行うＦＥＴから成る電流源と、前記差動対
回路の出力側に等測的に容量となるＦ’Ｅ Ｔ回路を接
続すると共に等測的に抵抗となるＦＢ’Ｔ回路を備え、
前記等価的に抵抗となるＦＥＴ１路のＦＥＴのゲート電
圧を一定とし、前記等価的に容量となるＦＥＴ回路に制
御電圧を印加する手段を備え、該印加手段によりＦＥＴ
のソースに印加する電圧を連続的に変化させることによ
り前記入力端子に印加する信号と出力端子に印加する信
号の位相差を連続的に変化させることを特徴とする移相
器を提供することにより達成される。
記能動素子・受動素子を使用して回路を構成する集積回
路に於い“て、入力端子に入力される信号と出力側め信
号の位相が１８０度異なる電界すＪ果トランジスタ〔以
下ＦＥＴと云う〕から成る差動対回路と、該差動対回路
の電流制御を行うＦＥＴから成る電流源と、前記差動対
回路の出力側に等測的に容量となるＦ’Ｅ Ｔ回路を接
続すると共に等測的に抵抗となるＦＢ’Ｔ回路を備え、
前記等価的に抵抗となるＦＥＴ１路のＦＥＴのゲート電
圧を一定とし、前記等価的に容量となるＦＥＴ回路に制
御電圧を印加する手段を備え、該印加手段によりＦＥＴ
のソースに印加する電圧を連続的に変化させることによ
り前記入力端子に印加する信号と出力端子に印加する信
号の位相差を連続的に変化させることを特徴とする移相
器を提供することにより達成される。
（ｅ）９発明の実施例
第３図は本発明の一実施例を示す図である。
第３図に於いて、ＦＥＴＩ〜ＦＥＴ用は夫々電界リノ果
トランジス７、Ｄはダイオード、Ｒ４ま負荷、Ｖｄｄは
正電源電圧、Ｖｓｓは負電源電圧、ＶｃｏｎｔＬよ制御
電圧、Ｖｆｉｘは一定電・圧、ｉｎは入力端子、ＯｕＬ
は出力端子である。
トランジス７、Ｄはダイオード、Ｒ４ま負荷、Ｖｄｄは
正電源電圧、Ｖｓｓは負電源電圧、ＶｃｏｎｔＬよ制御
電圧、Ｖｆｉｘは一定電・圧、ｉｎは入力端子、ＯｕＬ
は出力端子である。
第３図に於いて、正電圧電源をＦ Ｅ Ｔ １のドレイ
ン、ＦＥＴ４のドレイン、ＦＥＴ９のドレイン、ＦＥＴ
ＩＩのドレインに夫々接続し、ＦＥＴ１のゲートばＦＥ
ＴＩのソース及びＦＥＴ２のドレインに夫々接続し、Ｆ
Ｂ”ｌ’２のソースはＦ Ｅ Ｔ５の゛ノース及びＦＥ
Ｔ３のドレインに夫々接続し、ＦＥＴ４のソースはＦ
Ｅ Ｔ ４のケート及びＦ Ｅ ’Ｉ” ５の１・ルイ
ンに夫々接続し、ＦＥＴ５のゲー１−４よ接１出し、Ｆ
ＥＴ３のゲートはＦＥＴ３のソースＧこ接続し、ＦＥＴ
ＩのゲートはＦＥＴ６のドレインＧこ接続し、Ｆ Ｅ
Ｔ ６のソースはＦＥＴ９のゲートに１妄続し、ＦＥＴ
７のドレインはＦＥＴ８のトルインと接続し、ＦＥＴ７
のソースはＦＥＴ８の゛ノースと接続し、ＦＥＴ７のド
レインはＦＥＴ７の゛ノースと接続し、ＦＥＴ７のゲー
トはＦＥＴ４のゲートと接続し、ＦＥＴ８のゲートはＦ
ＥＴ９のゲートと接続し、ＦＥＴ９のソースは複数個直
列に接続されたダイオードの正端子に接続し、前記ダイ
オードの負端子はＦＥＴｌ０のドレインに接続し、ＦＥ
Ｔｌ０のゲートばＦＥＴｌ０のソースに接続し、前記複
数個直列に接続されたダイオードの中間点はＦＥＴＩＩ
のゲートに接続され、ＦＥＴ３のソースばＦＥＴｌ０の
ソース及び負電圧電源に接続され、Ｆ Ｅ Ｔ２のゲー
トを入力端子とし、ＦＥＴＩＩのソースを出力端子とし
且つＦ Ｅ Ｔ６のゲートにＶｃ。
ン、ＦＥＴ４のドレイン、ＦＥＴ９のドレイン、ＦＥＴ
ＩＩのドレインに夫々接続し、ＦＥＴ１のゲートばＦＥ
ＴＩのソース及びＦＥＴ２のドレインに夫々接続し、Ｆ
Ｂ”ｌ’２のソースはＦ Ｅ Ｔ５の゛ノース及びＦＥ
Ｔ３のドレインに夫々接続し、ＦＥＴ４のソースはＦ
Ｅ Ｔ ４のケート及びＦ Ｅ ’Ｉ” ５の１・ルイ
ンに夫々接続し、ＦＥＴ５のゲー１−４よ接１出し、Ｆ
ＥＴ３のゲートはＦＥＴ３のソースＧこ接続し、ＦＥＴ
ＩのゲートはＦＥＴ６のドレインＧこ接続し、Ｆ Ｅ
Ｔ ６のソースはＦＥＴ９のゲートに１妄続し、ＦＥＴ
７のドレインはＦＥＴ８のトルインと接続し、ＦＥＴ７
のソースはＦＥＴ８の゛ノースと接続し、ＦＥＴ７のド
レインはＦＥＴ７の゛ノースと接続し、ＦＥＴ７のゲー
トはＦＥＴ４のゲートと接続し、ＦＥＴ８のゲートはＦ
ＥＴ９のゲートと接続し、ＦＥＴ９のソースは複数個直
列に接続されたダイオードの正端子に接続し、前記ダイ
オードの負端子はＦＥＴｌ０のドレインに接続し、ＦＥ
Ｔｌ０のゲートばＦＥＴｌ０のソースに接続し、前記複
数個直列に接続されたダイオードの中間点はＦＥＴＩＩ
のゲートに接続され、ＦＥＴ３のソースばＦＥＴｌ０の
ソース及び負電圧電源に接続され、Ｆ Ｅ Ｔ２のゲー
トを入力端子とし、ＦＥＴＩＩのソースを出力端子とし
且つＦ Ｅ Ｔ６のゲートにＶｃ。
ｎｔを印加するものである。
此の場合、電界効果トランジスタＦＥＴＩ、ＦＥＴ２、
Ｆ Ｅ Ｔ ４、Ｆ Ｅ Ｔ ５は所謂差動対を構成し
ており、ＦＥＴ３は此れに対する電流源の働きをしてい
る。
Ｆ Ｅ Ｔ ４、Ｆ Ｅ Ｔ ５は所謂差動対を構成し
ており、ＦＥＴ３は此れに対する電流源の働きをしてい
る。
電界効果トランジスタＦ Ｅ Ｔ２のゲー、トは入力端
子となって入力信号が印加し、此れに対応する電界効果
トランジスタＦＥＴ５のゲートは接地されている。従ゲ
ζ端子。及びｂには相互に位相が１８０度異ｌ６信号が
発生ずる。
子となって入力信号が印加し、此れに対応する電界効果
トランジスタＦＥＴ５のゲートは接地されている。従ゲ
ζ端子。及びｂには相互に位相が１８０度異ｌ６信号が
発生ずる。
電界効果トランジスタＦＥＴ７、ＦＥＴ８は夫々のドレ
イン、ソースが全て接続される。此の時雨電界効果トラ
ンジスタＦＥＴ７及びＦＥＴ８の夫々のゲート間から見
るインピーダンスは等価的にキャパシティブとなる。此
のコンデンサの値はドレイン〜ゲート間の容量をＣｇｄ
、ゲート〜ソース間の容量をＣｇｓとすると、等価容量
ＣはＣ＝ Ｃｇｄ＋ Ｃｇｓ となり、若しトレイン又
はソースに電圧を印加すると、印加電圧により等価容量
Ｃは変化すると云う特性がある。尚容量ｃｇｄ、Ｃｇｓ
ば夫々ドレイン〜ゲート間の電圧Ｖｇｄ、ゲートルソー
ス間の電圧Ｖｇｓの関数である。
イン、ソースが全て接続される。此の時雨電界効果トラ
ンジスタＦＥＴ７及びＦＥＴ８の夫々のゲート間から見
るインピーダンスは等価的にキャパシティブとなる。此
のコンデンサの値はドレイン〜ゲート間の容量をＣｇｄ
、ゲート〜ソース間の容量をＣｇｓとすると、等価容量
ＣはＣ＝ Ｃｇｄ＋ Ｃｇｓ となり、若しトレイン又
はソースに電圧を印加すると、印加電圧により等価容量
Ｃは変化すると云う特性がある。尚容量ｃｇｄ、Ｃｇｓ
ば夫々ドレイン〜ゲート間の電圧Ｖｇｄ、ゲートルソー
ス間の電圧Ｖｇｓの関数である。
一方電界効果１−ランジスタＦＥＴ６のドレイン及びソ
ースから電界効果トランジスタＦ Ｅ Ｔ ６を見るイ
ンピーダンスは等価的に抵抗となり、其の抵抗値は電界
効果トランジスタＦ Ｅ Ｔ ６のゲー；−に印加され
る電圧により変化する。
ースから電界効果トランジスタＦ Ｅ Ｔ ６を見るイ
ンピーダンスは等価的に抵抗となり、其の抵抗値は電界
効果トランジスタＦ Ｅ Ｔ ６のゲー；−に印加され
る電圧により変化する。
第４図は電界効果１−ランジスクのトレイン−ソース間
の電圧Ｖｄｓとドレイン電流１ｄ と間の関係を示す図
である。第４図から明らかな様にドレイン電流１ｄは電
圧Ｖｄｓが増加すると最初略直線的に立ち上がるが、此
の場合パラメータとしてゲート電圧Ｖｇを変化させると
、此の立ち上がりの傾斜が変化する。此の傾斜角は此の
電界効果トランジスタのトレイン−ソース間の内部抵抗
である。
の電圧Ｖｄｓとドレイン電流１ｄ と間の関係を示す図
である。第４図から明らかな様にドレイン電流１ｄは電
圧Ｖｄｓが増加すると最初略直線的に立ち上がるが、此
の場合パラメータとしてゲート電圧Ｖｇを変化させると
、此の立ち上がりの傾斜が変化する。此の傾斜角は此の
電界効果トランジスタのトレイン−ソース間の内部抵抗
である。
デー１〜電圧Ｖｇを変化させるとドレイン−ソース間の
内部抵抗が変化する。即ち制御電圧Ｖｃｏｎｔにより電
界効果トランジスタＦＥＴ６のドレイン・ソース間の抵
抗値は連続的に変化する。
内部抵抗が変化する。即ち制御電圧Ｖｃｏｎｔにより電
界効果トランジスタＦＥＴ６のドレイン・ソース間の抵
抗値は連続的に変化する。
以上の説明により、第２図の回路は第１図の（ａｌに相
似であることが判る。従って制御電圧Ｖ ｃｏｎ ｔを
連続的に変化することにより、Ｃ点（電界効果トランジ
スタＦＥＴ９のゲート）の位相は、入力信号の位相に対
し連続的に変化させることが出来る。
似であることが判る。従って制御電圧Ｖ ｃｏｎ ｔを
連続的に変化することにより、Ｃ点（電界効果トランジ
スタＦＥＴ９のゲート）の位相は、入力信号の位相に対
し連続的に変化させることが出来る。
電界効果トランジスタＦＥＴ９は此のＣ点の信号電圧を
ハイ・インピーダンスで取り出す回路で、ＦＥＴｌ０は
電流供給源であり、ダイオードＤば直流電位の大きさを
加減する為に使用され、電界効果トランジスタＦＥＴＩ
Ｉのソースから負荷抵抗Ｒに対し位相を任意に変化させ
た出力を出すことが出来る。
ハイ・インピーダンスで取り出す回路で、ＦＥＴｌ０は
電流供給源であり、ダイオードＤば直流電位の大きさを
加減する為に使用され、電界効果トランジスタＦＥＴＩ
Ｉのソースから負荷抵抗Ｒに対し位相を任意に変化させ
た出力を出すことが出来る。
第５図は本発明の別の一実施例を示す回路図である。第
５図に於いて、正電圧電源をＦＥＴＩのドレイン、ＦＥ
Ｔ４のドレイン、ＦＥＴ９のトレイン、ＦＥＴＩＩのド
レインに夫々接続し、Ｆ Ｅ ｉ’１のゲートはＦＥＴ
Ｉのソース及びＦＥＴ２のドレインに夫々接続し、Ｆ
Ｅ Ｔ２のソースはＦ Ｅ Ｔ５のソース及びＦＥＴ３
のドレインに夫々接続し、ＦＥＴ４のソースばＦＥＴ４
のゲー１−及びＦＥＴ５のドレインに夫々接続し、ＦＥ
’「５のゲートば接地し、ＦＥＴ３のゲートはＦＥＴ３
のソースにＪＮ １Ｎし、ＦＥＴＩのゲートばＦ Ｅ
’「６のドレインに接続し、ＦＥＴ６のソースはＦ Ｅ
Ｔ ９のゲートに接続し、ＦＥＴ７のドレインはＦＥ
Ｔ８のドレインと接続し、ＦＥＴ７のソースばＦ Ｅ
’Ｆ８のソースと接続し、ＦＥＴ７のドレインばＦＥＴ
７のソースと接続し、Ｆ Ｅ Ｔ７のゲートばＦ Ｅ
Ｔ ４のゲートと接続し、Ｆ Ｅ Ｔ８のゲートはＦＥ
Ｔ９のゲートと接続し、ＦＥＴ９のソースは複数個直列
に接続されたダイオードの正端子に接続し、前記ダイオ
ードの負端子はＦＥＴｌ０のトレインに接続し、Ｆ Ｅ
ＴＩＯノゲートはＦＥＴ１Ｏの７−スに接続し、前記
複数個直列に接続されたダイオードの中間点はＦＥＴＩ
Ｉのゲートに接続され、ＦＥＴ３のソースはＦＥＴｌ０
のソース及び負電圧電源に接続され、ＦＥＴ２のゲート
を入力端子とし、ＦＥＴ１１のソースを出力端子とし且
っＦＥＴ６のゲートに印加する電圧を一定とし、ＦＥＴ
７のソース印加する電圧を連続的に変化させようとする
ものである。
５図に於いて、正電圧電源をＦＥＴＩのドレイン、ＦＥ
Ｔ４のドレイン、ＦＥＴ９のトレイン、ＦＥＴＩＩのド
レインに夫々接続し、Ｆ Ｅ ｉ’１のゲートはＦＥＴ
Ｉのソース及びＦＥＴ２のドレインに夫々接続し、Ｆ
Ｅ Ｔ２のソースはＦ Ｅ Ｔ５のソース及びＦＥＴ３
のドレインに夫々接続し、ＦＥＴ４のソースばＦＥＴ４
のゲー１−及びＦＥＴ５のドレインに夫々接続し、ＦＥ
’「５のゲートば接地し、ＦＥＴ３のゲートはＦＥＴ３
のソースにＪＮ １Ｎし、ＦＥＴＩのゲートばＦ Ｅ
’「６のドレインに接続し、ＦＥＴ６のソースはＦ Ｅ
Ｔ ９のゲートに接続し、ＦＥＴ７のドレインはＦＥ
Ｔ８のドレインと接続し、ＦＥＴ７のソースばＦ Ｅ
’Ｆ８のソースと接続し、ＦＥＴ７のドレインばＦＥＴ
７のソースと接続し、Ｆ Ｅ Ｔ７のゲートばＦ Ｅ
Ｔ ４のゲートと接続し、Ｆ Ｅ Ｔ８のゲートはＦＥ
Ｔ９のゲートと接続し、ＦＥＴ９のソースは複数個直列
に接続されたダイオードの正端子に接続し、前記ダイオ
ードの負端子はＦＥＴｌ０のトレインに接続し、Ｆ Ｅ
ＴＩＯノゲートはＦＥＴ１Ｏの７−スに接続し、前記
複数個直列に接続されたダイオードの中間点はＦＥＴＩ
Ｉのゲートに接続され、ＦＥＴ３のソースはＦＥＴｌ０
のソース及び負電圧電源に接続され、ＦＥＴ２のゲート
を入力端子とし、ＦＥＴ１１のソースを出力端子とし且
っＦＥＴ６のゲートに印加する電圧を一定とし、ＦＥＴ
７のソース印加する電圧を連続的に変化させようとする
ものである。
此の場合に於いても電界効果トランジスタＦＥＴ１、Ｆ
ＥＴ２、ＦＥＴ４、ＦＥＴ５は所謂差動対を構成し、Ｆ
ＥＴ３ば此れに対する電流源の働きをする。
ＥＴ２、ＦＥＴ４、ＦＥＴ５は所謂差動対を構成し、Ｆ
ＥＴ３ば此れに対する電流源の働きをする。
第５図は第３図の制御電圧Ｖ ｃｏｎ ｔを一定電圧Ｖ
ｆｉｘとし、電界効果トランジスタＦ Ｅ ｉ’ ７、
ＦＥＴ８のソースに制御電圧Ｖｃｏｎｔを印加する点が
異なるもので、第１図の（ｂｌに相似な回路である。
ｆｉｘとし、電界効果トランジスタＦ Ｅ ｉ’ ７、
ＦＥＴ８のソースに制御電圧Ｖｃｏｎｔを印加する点が
異なるもので、第１図の（ｂｌに相似な回路である。
此の場合電界効果トランジスタＦ ＥＴ ６のゲートに
印加する電圧が一定電圧Ｖｆｉｘであるので、内部抵抗
は一定となり、電界効果トランジスタＦＥＴ７及びＦＥ
Ｔ８のソースに印加する制ｊ１１１電圧Ｖ ｃｏｎ ｔ
を加減することにより等価容量Ｃを変化させることが出
来、位相を連続的に変化させることが可能となる。
印加する電圧が一定電圧Ｖｆｉｘであるので、内部抵抗
は一定となり、電界効果トランジスタＦＥＴ７及びＦＥ
Ｔ８のソースに印加する制ｊ１１１電圧Ｖ ｃｏｎ ｔ
を加減することにより等価容量Ｃを変化させることが出
来、位相を連続的に変化させることが可能となる。
ｔｏ １発明の効果
以上詳細に説明した様に本発明によれば、マイクロ波ミ
リ波帯での使用が可能であるＧａ Ａｓ基板を使用する
モノリシックＩＣ回路で信号の位相を連続的に変化させ
ｊＭる移相器を実現化出来ると云う大きい効果がある。
リ波帯での使用が可能であるＧａ Ａｓ基板を使用する
モノリシックＩＣ回路で信号の位相を連続的に変化させ
ｊＭる移相器を実現化出来ると云う大きい効果がある。
第１図は従来のディスクリート部品を使用する移相器の
一実施例を示す図であり、ｔｅｌは可変抵抗により位相
を連続的に変化させる回路、（ｂｌは可変゛コンデンサ
により位相を連続的に変化させる回路である。 第２図は第１図の動作を説明する図である。 第３図は本発明の一実施例を示す図である。 第４図は電界効果１〜ランジスタのドレイン−ソース間
の電圧Ｖｄｓとドレイン電流１ｄと間の関係を示す図で
ある。 第５図は本発明の別の一実施例を示す回路図である。 図中、ＯＰは演算増幅器、Ｒは抵抗、ｒ＜ ｖは可変抵
抗、Ｃはコンデンサ、ｃ■は可変コンテンツ、ＦＥＴＩ
〜ＦＥＴＩＩは夫々電界リノ果トランジスタ、Ｄはダイ
オード、１ぐは負荷、Ｖｄｄは正電源電圧、Ｖｓｓは負
電源電圧、■ｃｏｎＬは制御電圧、Ｖｆｉｘば一定電圧
、ｉｎは入力ｌ／！ｌ、ｉ子、ｏｕｔは出方端子である
。
一実施例を示す図であり、ｔｅｌは可変抵抗により位相
を連続的に変化させる回路、（ｂｌは可変゛コンデンサ
により位相を連続的に変化させる回路である。 第２図は第１図の動作を説明する図である。 第３図は本発明の一実施例を示す図である。 第４図は電界効果１〜ランジスタのドレイン−ソース間
の電圧Ｖｄｓとドレイン電流１ｄと間の関係を示す図で
ある。 第５図は本発明の別の一実施例を示す回路図である。 図中、ＯＰは演算増幅器、Ｒは抵抗、ｒ＜ ｖは可変抵
抗、Ｃはコンデンサ、ｃ■は可変コンテンツ、ＦＥＴＩ
〜ＦＥＴＩＩは夫々電界リノ果トランジスタ、Ｄはダイ
オード、１ぐは負荷、Ｖｄｄは正電源電圧、Ｖｓｓは負
電源電圧、■ｃｏｎＬは制御電圧、Ｖｆｉｘば一定電圧
、ｉｎは入力ｌ／！ｌ、ｉ子、ｏｕｔは出方端子である
。
Claims (1)
- 【特許請求の範囲】 １、ＧａＡｓ基板上に能動素子・受動素子を形成し、前
記能動素子・受動素子を使用して回路を構成する集積回
路に於いて、入力端子に入力される信号と出力側の信号
の位相が１８０度異なる電界効果トランジスタ〔以下Ｆ
ＥＴと云う〕から成る差動対回路と、該差動対回路の電
流制御を行うＦＦ、Ｔから成る電流源と１．前記差動対
回路の出方側に等価的に容量となるＦＥＴ回路を接続す
ると共に等価的に抵抗となるＦＥＴ回路を備え、前記等
価的に抵抗となるＦＥＴ回路のＦＥＴのゲート電圧を連
続的に変化させることにより前記入力端子に印加する信
号と前記出方端子に印加する信号の位相差を連続的に変
化させることを特徴とする移相器。 ２、Ｇａ Ａｓ基板上に能動素子・受動素子を形成し、
前記能動素子・受動素子を使用して回路を構成する集積
回路に於いて、入力端子に入力される信号と出力側の信
号の位相が１８０度異なる電界効果トランジスタ〔以下
ＦＥＴと云う〕から成る差動対回路と、該差動対回路の
電流制御を行うＦＥＴから成る電流源と、前記差動対回
路の出力側に等価的に容量となるＦＥＴ回路を接続する
と共に等価的に抵抗となるＦＥＴ回路を備え、前記等価
的に抵抗となるＦＥＴ回路のＦＥＴのゲート電圧を一定
とし、前記等価的に容量となるＦＥＴ回路に制御電圧を
印加する手段を備え、該印加手段によりＦＥＴのソース
に印加する電圧を連続的に変化させることにより前記入
力端子に印加する信号と出力端子に印加する信号の位相
差を連続的に変化させることを特徴とする移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14985883A JPS6041812A (ja) | 1983-08-17 | 1983-08-17 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14985883A JPS6041812A (ja) | 1983-08-17 | 1983-08-17 | 移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041812A true JPS6041812A (ja) | 1985-03-05 |
Family
ID=15484184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14985883A Pending JPS6041812A (ja) | 1983-08-17 | 1983-08-17 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041812A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806888A (en) * | 1986-04-14 | 1989-02-21 | Harris Corp. | Monolithic vector modulator/complex weight using all-pass network |
| US4853658A (en) * | 1987-08-06 | 1989-08-01 | Plessey Overseas Limited | Microwave phase shifters |
| US4931753A (en) * | 1989-01-17 | 1990-06-05 | Ford Aerospace Corporation | Coplanar waveguide time delay shifter |
-
1983
- 1983-08-17 JP JP14985883A patent/JPS6041812A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806888A (en) * | 1986-04-14 | 1989-02-21 | Harris Corp. | Monolithic vector modulator/complex weight using all-pass network |
| US4853658A (en) * | 1987-08-06 | 1989-08-01 | Plessey Overseas Limited | Microwave phase shifters |
| US4931753A (en) * | 1989-01-17 | 1990-06-05 | Ford Aerospace Corporation | Coplanar waveguide time delay shifter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| JPS61232708A (ja) | 平衡型差動増幅器 | |
| US4611184A (en) | Microwave frequency power divider | |
| JPS59186410A (ja) | 帰還型増幅器 | |
| US20050024122A1 (en) | Electronic switch | |
| US4883985A (en) | Mesfet latch circuit | |
| JPS6041812A (ja) | 移相器 | |
| US4375619A (en) | FET Operational amplifier with increased output swing | |
| US5006815A (en) | Linear-gain amplifier arrangement | |
| JP2933317B2 (ja) | 出力増幅器 | |
| US5302888A (en) | CMOS integrated mid-supply voltage generator | |
| JPH0413305A (ja) | 遅延回路 | |
| US6043690A (en) | Bidirectional follower for driving a capacitive load | |
| JPS6226606B2 (ja) | ||
| US3458799A (en) | Semi-conductor chopper circuit for chopper stabilized operational amplifiers and method | |
| US5142241A (en) | Differential input circuit | |
| JPH0329406A (ja) | 動作点補償型利得可変回路 | |
| JPS6313203B2 (ja) | ||
| JPH06276029A (ja) | マイクロ波半導体集積回路 | |
| JPH0374534B2 (ja) | ||
| JPH018013Y2 (ja) | ||
| US6215369B1 (en) | Controllable oscillator with feedback for reducing DC level of output signals | |
| JPS5815968B2 (ja) | 発振回路 | |
| JP3792012B2 (ja) | 正電圧動作型高周波電力増幅器 | |
| JP2867432B2 (ja) | 電界効果トランジスタ増幅器 |