CN116343846A - 半导体器件 - Google Patents

Abstract

一种半导体器件包括：第一电压生成电路，被配置为基于温度输出第一电压；模数转换器，被配置为将第一电压转换为温度码；码转换逻辑，被配置为基于温度码输出温度段中的该温度所属的温度段的偏移码和电平码；偏移电压生成电路，被配置为基于偏移码输出偏移电压；第二电压生成电路，被配置为基于电平码输出在温度段内具有恒定值的第二电压；以及温度补偿电压生成电路，被配置为接收第一电压、第二电压、偏移电压和反馈电压并输出温度补偿电压，反馈电压基于第一电压、第二电压和偏移电压。

Description

半导体器件

相关申请的交叉引用

本申请要求于2021年12月23日向韩国知识产权局提交的韩国专利申请No.10-2021-0185671以及于2022年3月22日向韩国知识产权局提交的韩国专利申请No.10-2022-0035211的优先权，其公开内容通过引用整体并入本文。

技术领域

本公开的示例实施例涉及半导体器件。

背景技术

存储数据的半导体器件可以作为数据存储空间应用于包括计算机、智能电话和平板PC在内的各种电子设备。半导体器件可以包括用于存储数据的存储单元，并且可以通过控制向存储单元提供的电压的电平来执行诸如编程操作、读取操作和擦除操作之类的操作。为了提高半导体器件的性能，可能需要考虑到可能影响存储单元的特性的各种因素来控制存储单元。

发明内容

本公开的一些示例实施例是提供一种包括温度补偿电路的半导体器件，该温度补偿电路可以通过数字地转换由温度传感器输出的电压并将该电压划分为多个段，并在该多个段中的每个段中以模拟方式计算温度补偿电压来快速并准确地感测温度。

根据本公开的一些示例实施例，一种半导体器件包括：第一电压生成电路，被配置为基于温度输出第一电压；模数转换器，被配置为将第一电压转换为温度码；码转换逻辑，被配置为基于温度码输出多个温度段中的该温度所属的温度段的偏移码和电平码；偏移电压生成电路，被配置为基于偏移码输出偏移电压；第二电压生成电路，被配置为基于电平码输出在多个温度段中的该温度所属的温度段内具有恒定值的第二电压；以及温度补偿电压生成电路，被配置为接收第一电压、第二电压、偏移电压和反馈电压并输出温度补偿电压，反馈电压基于第一电压、第二电压和偏移电压。

根据本公开的一些示例实施例，一种半导体器件包括：单元区，包括多个存储单元；以及外围电路区，包括驱动单元区的外围电路，外围电路区包括：第一电压生成电路，被配置为基于温度输出第一电压；模数转换器，被配置为将第一电压转换为温度码；偏移电压生成电路，被配置为基于温度码输出多个温度段中的该温度所属的温度段的偏移电压；第二电压生成电路，被配置为基于温度码输出在多个温度段中的该温度所属的温度段内具有恒定值的第二电压；以及温度补偿电压生成电路，被配置为接收第一电压、第二电压、偏移电压和反馈电压并输出温度补偿电压，反馈电压基于第一电压、第二电压和偏移电压。

根据本公开的一些示例实施例，一种半导体器件包括：电压生成电路，被配置为基于第一电压输出与多个温度段中的一个温度段相对应的偏移电压，第一电压基于集成电路的温度，并且电压生成电路被配置为基于第一电压输出在多个温度段中的一个温度段中的恒定的第二电压；以及温度补偿电压生成电路，被配置为接收第一电压、第二电压、偏移电压和反馈电压并输出温度补偿电压，反馈电压基于第一电压、第二电压和偏移电压。

附图说明

根据结合附图的以下详细描述，将更清楚地理解本公开的上述和其他方面、特征和优点，其中：

图1至图3是示出了根据本公开的一些示例实施例的半导体器件的框图；

图4是示出了根据本公开的一些示例实施例的半导体器件的操作的图：

图5是示出了根据本公开的一些示例实施例的半导体器件的操作的图；

图6A和图6B是示出了根据本公开的一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图；

图7是示出了根据本公开的一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图；

图8是示出了根据本公开的一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图；

图9是示出了根据本公开的一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图；

图10是示出了根据本公开的一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图；

图11是示出了根据本公开的一些示例实施例的半导体器件的操作的图；

图12A和图12B是示出了根据本公开的一些示例实施例的半导体器件的操作的图；

图13是示出了根据本公开的一些示例实施例的半导体器件的框图；

图14是示出了根据本公开的一些示例实施例的半导体器件的单元区中包括的块的电路图；以及

图15是示出了根据本公开的一些示例实施例的半导体器件的操作的图。

具体实施方式

在下文中，将参照附图如下描述本公开的示例实施例。

图1至图3是示出了根据一些示例实施例的半导体器件的框图。

首先，参照图1，在一些示例实施例中的半导体器件10可以包括被配置为输出第一电压VNTC、第二电压VZTC和偏移电压Voff的电压生成电路11和温度补偿电压生成电路12。温度补偿电压生成电路12可以从电压生成电路11接收第一电压VNTC、第二电压VZTC和偏移电压Voff，可以生成反馈电压Vfb并可以再次接收反馈电压，并且可以输出温度补偿电压Vout2。例如，由温度补偿电压生成电路12输出的反馈电压Vfb的电平可以由第一电压VNTC、第二电压VZTC和偏移电压Voff确定。第一电压VNTC可以根据温度而改变。第二电压VZTC可以在不同的温度段中具有不同的电平，并且可以在单个温度段中具有恒定的电平。

当半导体器件10被实现为存储数据的存储器件时，存储单元的阈值电压可以根据温度而改变。温度补偿电压Vout2可以用于在编程、读取和擦除操作期间响应于根据温度变化而发生的阈值电压改变来不同地施加输入到存储单元的电压。因此，可以使用温度补偿电压Vout2来实现存储器件的准确操作。

在下文的描述中，参照图2，一些示例实施例中的半导体器件100可以包括电压生成电路110和温度补偿电压生成电路120。电压生成电路110可以包括第一电压生成电路111、模数转换器ADC 112、第一码转换逻辑113、第二码转换逻辑114、偏移电压生成电路115和第二电压生成电路116。

一些示例实施例中的半导体器件100可以包括作为温度传感器操作的第一电压生成电路111。第一电压生成电路111可以输出可以根据温度而改变的第一电压VNTC。例如，随着温度降低，第一电压VNTC的电平可以增加。

模数转换器112可以接收由第一电压生成电路111输出的第一电压VNTC，并且可以输出温度码THC。温度码THC可以成为用于生成偏移电压Voff的第一码转换逻辑113和用于生成第二电压VZTC的第二码转换逻辑114的输入值。

在一些示例实施例中，可以根据模数转换器112的分辨率将整个温度段划分为多个温度段。可以根据第一电压VNTC所属的温度段来确定由模数转换器112输出的温度码THC。例如，随着第一电压VNTC所属的温度段的温度降低，温度码THC的值可以增加。

第一码转换逻辑113和第二码转换逻辑114可以基于温度码THC输出多个温度段中的任意温度所属的温度段的偏移码OC和电平码LC。接收温度码THC的第一码转换逻辑113可以输出偏移码OC。偏移码OC可以是用于输出偏移电压Voff的N比特数字数据(其中，N是自然数)。可以根据偏移电压生成电路115的分辨率来确定偏移码OC的比特数。换言之，当偏移电压生成电路115的分辨率为N比特时，偏移码也可以是N比特数据。随着偏移电压生成电路115的分辨率增加，偏移电压Voff可以响应于温度变化而被精确地调整。

第二码转换逻辑114可以接收温度码THC，并且可以输出电平码LC。电平码LC可以是M比特数字数据(其中，M是自然数)。可以根据第二电压生成电路116的分辨率来确定电平码LC的比特数。换言之，当第二电压生成电路116的分辨率为M比特时，电平码LC也可以是M比特数据。随着第二电压生成电路116的分辨率增加，第二电压VZTC可以响应于温度变化而被精确地调整。偏移码OC和电平码LC的比特数可以与温度码THC的比特数相同或不同。

偏移电压生成电路115可以接收偏移码OC，并且可以输出偏移电压Voff。偏移电压Voff可以用于确定响应于温度变化而要补偿的温度补偿电压Vout2的电平。

第二电压生成电路116可以接收电平码LC，并且可以输出第二电压VZTC。可以根据电平码LC的值来确定第二电压VZTC的电平。例如，随着电平码LC的值增加，第二电压VZTC的电平可以增加，并且随着电平码LC的值减小，第二电压VZTC的电平可以增加。

温度补偿电压生成电路120可以接收第一电压VNTC、第二电压VZTC、偏移电压Voff和反馈电压Vfb，以输出温度补偿电压Vout2。

反馈电压Vfb可以由第一电压VNTC、第二电压VZTC和偏移电压Voff确定，并且温度补偿电压Vout2可以由反馈电压Vfb确定。在一些示例实施例中，反馈电压Vfb可以随着偏移电压Voff的增加而增加，并且反馈电压Vfb可以随着第一电压VNTC和第二电压VZTC之间的差的增加而增加。温度补偿电压Vout2可以随着反馈电压Vfb的增加而增加。因此，温度补偿电压Vout2可以随着偏移电压Voff的增加而增加，并且温度补偿电压Vout2可以随着第一电压VNTC和第二电压VZTC之间的差的增加而增加。

参照图3，在一些示例实施例中的半导体器件200可以包括电压生成电路210和温度补偿电压生成电路220。可以参照上面参照图2描述的示例实施例来理解第一电压生成电路211、模数转换器ADC 212、第一码转换逻辑213、第二码转换逻辑214、偏移电压生成电路215、第二电压生成电路216和温度补偿电压生成电路220的操作。

与图2中的示例实施例不同，在根据图3所示的示例实施例的半导体器件200中，电压生成电路210还可以包括加法器217。

加法器217可以输出通过将参考码Ref Code和偏移码OC相加而获得的最终码FC。换言之，最终码FC可以是通过将偏移码OC和参考码Ref Code相加而获得的数字数据。参考码Ref Code可以是在整个温度段中的最高温度点处输出温度补偿电压的数字数据。偏移电压生成电路215可以接收最终码FC，并且可以输出偏移电压Voff。

图4是示出了根据一些示例实施例的半导体器件的操作的图。

图4可以是示出了用于输出第一电压VNTC的第一电压生成电路和用于将第一电压VNTC转换为可以是数字数据的温度码THC的模数转换器的操作的图。参照图4，第一电压VNTC可以随着温度降低而增加。

在图4所示的一些示例实施例中，温度码THC可以是3比特数据，这可能是因为模数转换器的分辨率为3比特。换言之，当模数转换器的分辨率为L比特时，温度码THC也可以是L比特数据，并且在这种情况下，整个温度段可以被划分为2^L个温度段(L是自然数)。例如，温度码THC可以是2比特至5比特的数据。在图4所示的一些示例实施例中，根据第一电压VNTC，温度码THC可以具有“000”至“111”的值。

通过模数转换器，整个温度段BTW可以被划分为多个温度段，并且单个温度码THC可以被分配给多个温度段中的每个温度段。匹配单个温度段的范围内的第一电压VNTC可以被转换为单个温度码THC。例如，可以根据确定温度码THC的比特数的模数转换器的分辨率来确定多个温度段的数量，并且多个温度段可以具有相同的温度范围。

例如，当温度码THC是3比特数据时，最高温度段可以对应于温度码THC“000”，次高温度段可以对应于温度码THC“001”，并且最低温度段可以对应于温度码THC“111”。然而，在一些示例实施例中，温度码THC和多个温度段中的每个温度段之间的匹配关系可以改变。例如，最高温度段可以对应于温度码THC“111”，并且最低温度段可以对应于温度码“000”。

图5是示出了根据一些示例实施例的半导体器件的操作的图。

如上面参照图4所描述的，由第一电压生成电路输出的第一电压VNTC可以随着整个温度段BTW中的温度降低而增加。然而，第二电压VZTC可以在多个温度段中的每个温度段中具有恒定的电平，并且可以在不同的温度段中具有不同的电平。

例如，当温度码THC是3比特数据时，整个温度段可以被划分为8个温度段。当模数转换器输出温度码THC时，第二码转换逻辑可以将每个温度段中的温度码THC转换为电平码LC。电平码LC的比特数可以与温度码THC的比特数相同或不同。如上面参照图2所描述的，可以根据第二电压生成电路的分辨率来确定电平码LC的比特数。

参照图5，第二电压生成电路可以接收每个电平码LC，并在每个温度段中输出第二电压VZTC。第二电压VZTC在对应于电平码LC"000”的最高温度段的范围内可以为“VZTC_0”，第二电压VZTC在对应于电平码LC“001”的温度段的范围内可以为“VZTC_1”，并且第二电压VZTC在对应于电平码LC“111”的温度段的范围内可以为“VZTC_7”。然而，其一些示例实施例不限于此，并且在一些示例实施例中，电平码LC和第二电压VZTC之间的匹配关系可以改变。

在多个温度段中的每个温度段中，根据电平码LC确定的第二电压VZTC可以与多个温度段中的每个温度段的起点处的第一电压VNTC相同。换言之，根据电平码LC确定的第二电压VZTC可以与对应于多个温度段中的每个温度段中的最高温度的第一电压VNTC相同。参照图5，对应于最高温度Tb的第一电压VNTC和根据最高温度段的电平码LC确定的第二电压VNTC_0可以具有相同的电平，最高温度Tb是最高温度段中的最高温度。类似地，对应于第一温度T1的第一电压VNTC和根据次高温度段的电平码LC确定的第二电压VNTC_1可以具有相同的电平，第一温度T1可以是次高温度段中的最高温度。对应于第七温度T7的第一电压VNTC和根据最低温度段的电平码LC确定的第二电压VNTC_7可以具有相同的电平，第七温度T7是最低温度段中的最高温度。

图6A和图6B是示出了根据一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图。

图6A和图6B所示的温度补偿电路的配置的一部分可以仅仅是示例，并且温度补偿电路的配置的一部分可以与图6A和图6B所示的示例不同地实现。

首先参照图6A，第二电压生成电路300可以包括晶体管310和可变电阻器R_var。晶体管310的输入端子可以接收第一电源电压Vpwr。晶体管310的输出端子可以连接到可变电阻器R_var，并且可以输出第二电压VZTC。晶体管310的控制端子可以接收使能信号en。

可变电阻器R_var的电阻值可以根据电平码LC而变化。由于第二电压VZTC的电平是根据可变电阻器R_var的电阻值确定的，因此第二电压VZTC的电平可以根据电平码LC而变化。

例如，当电平码LC增加时，可变电阻器R_var的电阻值可以减小，使得第二电压VZTC的电平可以增加，并且当电平码LC减小时，可变电阻器R_var的电阻值可以增加，使得第二电压VZTC的电平可以减小。或者，当电平码LC增加时，可变电阻器R_var的电阻值可以增加，使得第二电压VZTC的电平可以减小，并且当电平码LC减小时，可变电阻器R_var的电阻值可以减小，使得第二电压VZTC的电平可以增加。在一些示例实施例中，根据电平码LC对可变电阻器R_var的驱动可以改变。

参照图6B，在一些示例实施例中，第二电压生成电路400可以包括用于接收电平码LC的解码器410、电阻器R1-R16和开关SW1-SW16。第一电阻器R1的一端可以连接到提供参考电压Vref的等电位端子。电阻器R1-R16可以彼此串联连接。开关SW1-SW16中的每个开关可以连接到电阻器R1-R16之间的节点，并且可以通过解码器410的输出值来导通或断开。可以根据开关SW1-SW16中的每个开关被导通还是断开来确定第二电压VZTC的电平。

在图6B所示的一些示例实施例中，第二电压生成电路400的分辨率可以是4比特，并且因此，电平码LC也可以是4比特数据。在这种情况下，电平码LC可以具有“0000”至“1111”的值。当提供参考电压Vref的等电位端子和输出第二电压VZTC之间的电流路径根据开关SW1-SW16中的每个开关是否根据电平码LC的数据被导通或断开而改变时，可以确定第二电压VZTC的电平。

例如，当电平码LC为“0000”时，仅第十六开关SW16可以导通，并且其他开关SW1-SW15可以断开，使得第二电压VZTC可以连接到地电压Vss，并且可以具有“0”值。当电平码LC为“1111”时，仅第一开关SW1可以导通，并且其他开关SW2-SW16可以断开，使得仅第一电阻器R1可以连接在提供参考电压Vref的等电位端子和第二电压VZTC之间。在这种情况下，第二电压VZTC可以具有可以根据电平码LC获得的电压电平中的最高电压电平。当电平码LC为“0001”时，第十五开关SW15可以导通，并且其他开关SW1-SWl4和SW16可以断开，使得除第十六电阻器R16之外的电阻器R1-R15可以连接在提供参考电压Vref的等电位端子和第二电压VZTC之间。在这种情况下，第二电压VZTC的电平可以具有根据整个电平码LC的值的16个可能电平中的次低电压电平。

然而，根据电平码LC的数据的开关的操作不限于上述示例，并且在一些示例实施例中，根据电平码LC的数据的开关的操作可以改变。例如，当电平码LC为“0000”时，仅除其他开关SW2-SW16之外的第一开关SW1可以导通，并且当电平码LC为“1111”时，仅除其他开关SW1-SW15之外的第十六开关SW16可以导通。

图7是示出了根据一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图。

参照图7，温度补偿电压生成电路500可以包括补偿电路510、输出晶体管520以及第一输出电阻器R100和第二输出电阻器R200。

温度补偿电压生成电路500可以接收调整码TC、第一电压VNTC、第二电压VZTC、偏移电压Voff、反馈电压Vfb和第一电源电压Vpwr。例如，温度补偿电压生成电路500可以被配置为半导体器件的组件。半导体器件可以包括用于执行预定的(或备选地，期望的)操作的逻辑电路。例如，当半导体器件是存储器件时，逻辑电路可以执行用于将数据写入存储单元的编程操作、用于从存储单元读取数据的读取操作、以及用于擦除存储单元的数据的擦除操作。

输入到温度补偿电压生成电路500的调整码TC可以由逻辑电路确定。温度补偿电压生成电路500中包括的补偿电路510可以基于调整码TC、第一电压VNTC、第二电压VZTC、偏移电压Voff、反馈电压Vfb和第一电源电压Vpwr输出中间电压Vout1。中间电压Vout1可以输入到输出晶体管520的控制端子。输出晶体管520可以包括用于接收第一电源电压Vpwr的输入端子，并且输出晶体管520的输出端子可以连接到第一输出电阻器R100。第一输出电阻器R100的另一端可以连接到第二输出电阻器R200的一端。第二输出电阻器R200的另一端可以连接到提供第二电源电压Vss的等电位端子。例如，第二电源电压Vss可以是地电压。

第一输出电阻器R100和第二输出电阻器R200可以提供分压电路，并且反馈电压Vfb可以由第一输出电阻器R100和第二输出电阻器R200确定。例如，反馈电压Vfb的电平可以如以下等式1确定。温度补偿电压Vout2的电平可以如等式2确定。

[等式1]

[等式2]

当中间电压Voutl被输入到输出晶体管520的控制端子时，输出晶体管520可以导通，使得电流可以流动。根据流过输出晶体管520的电流，可以在输出晶体管520和第一输出电阻器R100之间的节点处输出温度补偿电压Vout2。

半导体器件的逻辑电路可以基于温度补偿电压Vout2改变控制半导体器件的操作所需的电压的电平。例如，当半导体器件被实现为存储器件时，每个存储单元的阈值电压可以根据温度而增加或减小。在一些示例实施例中，在读取操作中由逻辑电路输入到存储单元的读取电压和/或通过电压的电平可以基于温度补偿电压Vout2而改变。此外，还可以根据温度补偿电压Vout2不同地确定在编程操作中由逻辑电路输入到存储单元的编程电压和/或通过电压的电平。

图8是示出了根据一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图。

参照图8，补偿电路600可以包括电流镜电路610、参考电流生成电路620和补偿电流生成电路630。电流镜电路610可以接收第一电源电压Vpwr，并且可以输出中间电压Vout1。电流镜电路610可以连接到参考电流生成电路620和补偿电流生成电路630。

参考电流生成电路620可以接收偏移电压Voff和反馈电压Vfb。补偿电流生成电路630可以接收第一电压VNTC、第二电压VZTC和调整码TC。参考电流生成电路620和补偿电流生成电路630可以连接到提供第二电源电压Vss的等电位端子。

参考电流生成电路620可以基于偏移电压Voff和反馈电压Vfb生成参考电流Iref。参考电流生成电路620可以将参考电流Iref输出到等电位端子。补偿电流生成电路630可以基于第一电压VNTC、第二电压VZTC和调整码TC生成补偿电流ITC。补偿电流生成电路630可以将补偿电流ITC输出到等电位端子。

当参考电流生成电路620生成参考电流Iref时，参考电流生成电路620可从电流镜电路610接收第一电流I1。当补偿电流生成电路630生成补偿电流ITC时，补偿电流生成电路630可以从电流镜电路610接收第二电流I2。当电流镜电路610输出第一电流I1和第二电流12时，可以确定由电流镜电路610输出的中间电压Vout1。在图7的一些示例实施例中，输出晶体管520可以接收由电流镜电路610输出的中间电压Vout1。

电流镜电路610可以被配置为用于输出温度补偿电压Vout2的第一级放大器。晶体管520可以被配置为用于输出温度补偿电压Vout2的第二级放大器。

在下文中，将参照图9和图10更详细地描述电流镜电路610、参考电流生成电路620和补偿电流生成电路630的操作。

图9是示出了根据一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图。

参照图9，电流镜电路710可以包括第一晶体管TR701和第二晶体管TR702。参考电流生成电路720可以包括第三晶体管TR703和第四晶体管TR704以及第一电流源CS1。补偿电流生成电路730可以包括第五晶体管TR705和第六晶体管TR706以及第二电流源CS2。

第一晶体管TR701的一端可以连接到提供第一电源电压Vpwr的电力节点。第一晶体管TR701的另一端可以连接到第一节点N1。第二晶体管TR702的一端可以接收第一电源电压Vpwr。第一晶体管TR701的控制端子可以连接到第二晶体管TR702的控制端子和第二节点N2。第二晶体管TR702的控制端子可以连接到第二节点N2。第一晶体管TR701可以传输第一主电流IM1。第二晶体管TR702可以传输第二主电流IM2。

第三晶体管TR703可以包括接收偏移电压Voff的控制端子。第三晶体管TR703的一端可以连接到第一节点N1。第三晶体管TR703的另一端可以连接到第一电流源CSl。第四晶体管TR704可以包括接收反馈电压Vfb的控制端子。第四晶体管TR704的一端可以连接到第二节点N2。第四晶体管TR704的另一端可以连接到第一电流源CS1。第一电流源CS1可以连接到提供第二电源电压Vss的等电位端子。

第五晶体管TR705可以包括接收第一电压VNTC的控制端子。第五晶体管TR705的一端可以连接到第一节点N1。第五晶体管TR705的另一端可以连接到第二电流源CS2。第六晶体管TR706可以包括接收第二电压VZTC的控制端子。第六晶体管TR706的一端可以连接到第二节点N2。第六晶体管TR706的另一端可以连接到第二电流源CS2。第二电流源CS2可以连接到提供第二电源电压Vss的等电位端子。

第三晶体管TR703和第五晶体管TR705可以彼此并联连接。第四晶体管TR704和第六晶体管TR706可以彼此并联连接。换言之，第一主电流IM1可以分散并流过第三晶体管TR703和第五晶体管TR705，并且第二主电流IM2可以分散并流过第四晶体管TR704和第六晶体管TR706。第三晶体管TR703至第六晶体管TR706可以被配置为NMOS器件。

在图9所示的一些示例实施例中，第五晶体管TR705和第六晶体管TR706中的每一个被示出为单个晶体管，但是例如，第五晶体管TR705和第六晶体管TR706中的每一个可以包括多个晶体管，并且可以基于调整码TC而被选择用于多个晶体管中的至少一个。第五晶体管TR705和第六晶体管TR706中的每一个中包括的多个晶体管可以具有不同的尺寸。例如，可以根据调整码TC来选择第五晶体管TR705和第六晶体管TR706中的每一个中包括的多个晶体管中的至少一个，并且因此，可以确定第三子电流IS3和第四子电流IS4的电平。

流过第三晶体管TR703的第一子电流IS1的电平和流过第四晶体管TR704的第二子电流IS2的电平之和可以对应于参考电流Iref的电平。当第三晶体管TR703和第四晶体管TR704具有基本相同的尺寸时，第一子电流IS 1和第二子电流IS2可以具有基本相同的电平。然而，其一些示例实施例不限于此，并且具有不同电平的第一子电流ISl和第二子电流IS2可以根据第三晶体管TR703和第四晶体管TR704的尺寸而流动。

流过第五晶体管TR705的第三子电流IS3的电平和流过第六晶体管TR706的第四子电流IS4的电平之和可以对应于补偿电流ITC的电平。当第五晶体管TR705和第六晶体管TR706具有基本相同的尺寸时，第三子电流IS3和第四子电流IS4可以具有基本相同的电平。然而，其一些示例实施例不限于此，并且根据第五晶体管TR705和第六晶体管TR706的特性而具有不同电平的第三子电流IS3和第四子电流IS4可以包括在一些示例实施例中。

在一些示例实施例中，第一电流源CS1可以输出固定的参考电流Iref。第二电流源CS2可以输出根据调整码TC而变化的补偿电流ITC。调整码TC可以由S个比特(S是自然数)来表示。例如，当调整码TC是6比特数字数据时，调整码TC可以具有“000000”至“111111”的值。在设计和/或制造半导体器件的阶段，通过调整调整码TC来调整流过第二电流源CS2的电流的电平，可以提高温度补偿的线性度。

一起参照图8和图9，图8中的第一电流11的电平可以是第一子电流IS1的电平和第二子电流IS2的电平之和。图8中的第二电流12的电平可以是第三子电流IS3的电平和第四子电流IS4的电平之和。可以根据第一电流11和第二电流12的电平来确定由第一节点N1输出的中间电压Vout1。反馈电压Vfb可以是第一输出电阻器R100和第二输出电阻器R200之间的节点处的电压，并且温度补偿电压Vout2可以由温度补偿电压生成电路输出。反馈电压Vfb的电平可以表示为等式3。

[等式3]

在等式3中，“Vfb”可以是反馈电压Vfb的电平，并且“Voff”可以是偏移电压Voff的电平。“VNTC”可以是第一电压VZTC的电平，并且“VZTC”可以是第二电压VZTC的电平。“W705”可以是第五晶体管TR705的宽度，并且“W704”可以是第四晶体管TR704的宽度。“IS3"可以是第三子电流IS3的电平，并且“IS2”可以是第二子电流IS2的电平。“k”是独立的比例常数。

第一电流源CS1可以输出固定的参考电流Iref，并且第二电流源CS2可以根据调整码TC的值输出补偿电流ITC。补偿电流ITC的电平可以根据调整码TC而改变，并且因此，第三子电流IS3的电平可以改变。因此，通过调整调整码TC，流过第一子电流IS1和第二子电流IS2的电流的强度与流过第三子电流IS3和第四子电流IS4的电流的强度之间的比率可以改变，并且反馈电压Vfb的电平可以改变，如等式3所示。

如上面参照图7所描述的，温度补偿电压Vout2的电平可以根据反馈电压Vfb的电平而变化。因此，如参照等式3所描述的，通过调整确定温度补偿电压Vout2的电平的反馈电压Vfb，可以获得反映温度变化的温度补偿电压Vout2。

图10是示出了根据一些示例实施例的半导体器件中包括的温度补偿电路的配置的一部分的图。

参照图10，补偿电流生成电路730的第五晶体管TR705可以包括第一子晶体管TR705_1至第四子晶体管TR705_4、第一晶体管组G1和第二晶体管组G2。第六晶体管TR706可以是晶体管TR706_1至TR706_4、第三晶体管组G3和第四晶体管组G4中的至少一个。第五晶体管TR705中包括的晶体管的宽度可以不同。

例如，第一子晶体管TR705_1的宽度可以是“8W”，第二子晶体管TR705_2的宽度可以是“4W”，第三子晶体管TR705_3的宽度可以是“2W”，并且第四子晶体管TR705_4的宽度可以是“W”。第一晶体管组G1和第二晶体管组G2中包括的每个晶体管可以具有“W”的宽度。当第一晶体管组G1被选择时，第一晶体管组G1中彼此串联连接的晶体管可以一起操作。当第二晶体管组G2被选择时，第二晶体管组G2中彼此串联连接的晶体管可以一起操作。

当晶体管彼此串联连接时，沟道宽度与沟道长度的比率可以随着电流通过的沟道的长度增加而减小。因此，第一晶体管组G1和第二晶体管组G2中的每一个可以用作具有比单个晶体管的宽度窄的宽度的晶体管。

例如，由于第一晶体管组G1包括彼此串联连接的两个晶体管，因此第一晶体管组G1可以允许具有与宽度为“(1/2)*W”的晶体管的电平类似的电平的电流在导通状态下流动。类似地，由于第二晶体管组G2包括彼此串联连接的四个晶体管，因此第二晶体管组G2可以允许具有与宽度为“(1/4)*W”的晶体管的电平类似的电平的电流在导通状态下流动。因此，通过控制第五晶体管TR705中包括的晶体管的导通/断开，流过导通的第五晶体管TR705的电流量可以改变。第六晶体管TR706可以具有与第五晶体管TR705的配置类似的配置。

调整码TC可以是6比特数字数据。例如，当调整码TC被表示为“100010”时，“TC[1]”和“TC[5]”可以是“1”，并且“TC[0]”、“TC[2]”、“TC[3]”和“TC[4]”可以是“0”。第二电流源CS2可以包括开关部SW。开关部SW可以包括开关SW1-SW6。开关SW1-SW6可以接收调整码TC的数据。可以根据调整码TC来确定开关SW1-SW6是导通还是断开。例如，当调整码TC为“100010”时，对应于逻辑值“1”的开关SW1和开关SW5可以导通，并且对应于逻辑值“0”的其他开关SW2、SW3、SW4和SW6可以断开。

随着开关SW1-SW6中的特定开关被导通，电流可以流过连接到特定开关的第二电流源CS2的晶体管、第五晶体管TR705和第六晶体管TR706。例如，当开关SW5导通时，电流可以流过连接到开关SW5的第五晶体管组G5、第五晶体管TR705和第六晶体管TR706。第二电流源CS2可以是用于第一电流源CS1的电流镜电路。偏置电压Vbias可以是共同地向第一电流源CS1和第二电流源CS2提供的电压。

因此，当开关SW1-SW6导通时，相对于参考电流Iref镜像的电流可以流过分别连接到开关SW1-SW6、第五晶体管组G5和第六晶体管组G6的晶体管TR707_1至TR707_4。流过第二电流源CS2的电流的电平可以与参考电流Iref的电平成比例。

此外，随着晶体管的宽度增加，流过该晶体管的电流的电平可以增加。例如，流过晶体管的电流的电平可以与该晶体管的宽度成比例。晶体管TR707_1-TR707_4的宽度可以分别为“16W”、“8W”、“4W”和“2W”。第五晶体管组G5和第六晶体管组G6中的每个晶体管可以具有“2W”的宽度。

参照图10，第五晶体管组G5可以作为具有“W”的宽度的晶体管进行操作。第六晶体管组G6可以作为具有“(1/2)*W”的宽度的晶体管进行操作。例如，当仅开关SW1导通时，具有“(Iref)/2”的电平的电流可以通过具有“16W”的宽度的晶体管TR707_1流到第二电流源CS2。类似地，具有“(Iref)/4”、“(Iref)/8”、“(Iref)/16”、“(Iref)/32”和“(Iref)/64”的电平的电流可以分别流过晶体管TR707_2-TR707_4、第五晶体管组G5中的晶体管和第六晶体管组G6中的晶体管。

当两个或更多个开关SW1-SW6导通时，流过第二电流源CS2的电流的电平可以是流过导通的开关的电流的电平之和。即，可以根据调整码TC将流过第二电流源CS2的电流的电平选择为与参考电流Iref的电平成比例的值。

随着电流流过开关部SW，可以输出补偿电流ITC。因此，补偿电流ITC的电平可以对应于流过第二电流源CS2的电流的电平，并且补偿电流ITC的电平可以被选择为与参考电流Iref的电平成比例。例如，每当调整码TC的值增加“000001”时，补偿电流ITC的电平可以增加“(Iref)/64”，其是流过开关SW6和第六晶体管组G6的晶体管的电流的电平。

如上所述，当通过调整码TC从第五晶体管TR705和第六晶体管TR706中的每一个中选择的至少一个晶体管的尺寸基本相同时，第三子电流IS3的电平和第四子电流IS4的电平可以基本相同。因此，流过第二电流源CS2的电流的电平可以与第三子电流IS3的电平成比例。

类似于参照图10描述的示例实施例，当第三晶体管TR703和第四晶体管TR704的电平基本相同时，第一子电流IS1的电平和第二子电流IS2的电平可以基本相同。因此，第二子电流IS2的电平可以与参考电流Iref的电平成比例。

由于第二子电流IS2的电平与参考电流Iref的电平成比例，并且第三子电流IS3的电平也与参考电流Iref的电平成比例，因此在等式3中，“IS3”可以由“IS2”确定。可以基于参考第二电流源CS2的操作描述的示例实施例来设计补偿电流生成电路730，该补偿电流生成电路730被配置为输出具有与第二子电流IS2的电平成比例的电平的第三子电流IS3。

在等式3中，当W705具有与W704成比例的值，并且IS3具有与IS2成比例的值时，等式3中的反馈电压Vfb的电平相对于温度变化和调整码可以是线性的。

图11是示出了根据一些示例实施例的半导体器件的操作的图。

在图11所示的一些示例实施例中，当温度码THC为3比特数据时，整个温度段BTW可以被划分为如图所示的8个温度段。可以是最高温度点Tb处的温度补偿电压Vout2的参考电平STL可以对应于参照图3描述的参考码Ref Code。

偏移电压Voff在多个温度段中可以具有不同的值。例如，在与温度码“000”相对应的温度段中，偏移电压Voff的电平可以是0。与温度码“001”相对应的温度段中的偏移电压Voff的电平可以是Voff_1。偏移电压Voff可以在与温度码“111”相对应的温度段中具有Voff_7。例如，在较低温度范围的温度段中，可以施加较大电平的偏移电压Voff。

图12A和图12B是示出了根据一些示例实施例的半导体器件的操作的图。

参照图12A，第一曲线GRAPH1可以是根据通常使用的模拟温度方法的温度补偿电压的结果。第二曲线GRAPH2可以是根据一些示例实施例的当温度码THC为2比特时的温度补偿电压的结果。

第一曲线GRAPH1指示根据通常使用的模拟温度补偿方法的温度补偿电压，当整个温度段增加时，根据温度和调整码TC的非线性特性也可能会增加。当半导体器件是存储数据的存储器件时，随着根据温度变化的温度补偿电压的非线性增加，响应于温度变化而要输入以编程、读取和擦除存储单元的补偿电压的误差以及功耗可能会增加。

示出了根据一些示例实施例的温度补偿电压的第二曲线GRAPH2可以在将整个温度段主要划分为多个段之后在每个温度段内实现模拟温度补偿方法。通过减小以模拟方式确定温度补偿电压的每个温度段的范围，可以减小整个温度段中的温度补偿电压的非线性特性。因此，如图12A所示，第二曲线GRAPH2可以表现得比第一曲线GRAPH1更线性。当在一些示例实施例中的半导体器件被配置为用于存储数据的存储器件时，通过减小温度补偿电压的非线性，可以减小要输入以编程、读取和擦除存储单元的补偿电压的误差，并且可以提高半导体器件的性能。

在下面的描述中，参照图12B，第三曲线GRAPH3可以是根据通常使用的模拟温度方法的温度补偿电压的结果，并且第四曲线GRAPH4可以是根据一些示例实施例的温度码THC为3比特的示例的温度补偿电压的结果。

可以参照上面参照图12A所描述的曲线来理解根据通常使用的模拟温度补偿方法的第三曲线GRAPH3结果的非线性特性和根据一些示例实施例的根据温度补偿方法的第四曲线GRAPH4结果的改进的非线性特性。

与图12A中的曲线相比，图12B中的第四曲线GRAPH4可以基于比2比特温度码THC数据高的3比特温度码THC数据，可以获得与图12A中的基于2比特温度码THC数据的第二曲线GRAPH2相比更高的准确度。随着温度码THC的比特数增加，划分整个温度段的温度段数增加，并且模拟温度补偿方法可以应用于小范围的各个温度段内，使得可以提高温度补偿电压的非线性特性。

图13是示出了根据一些示例实施例的半导体器件的框图。

参照图13，半导体器件800可以包括控制逻辑电路820、单元区830、页缓冲器部840、电压发生器850和行解码器860。控制逻辑电路820、页缓冲器部840、电压发生器850和行解码器860可以包括在外围电路区中。半导体器件800还可以包括接口电路810，并且还可以包括列逻辑、预解码器、温度传感器、命令解码器、地址解码器和源极驱动器。半导体器件800可以被实现为存储数据的存储器件，例如，即使在切断电力时也可以保持存储的数据的非易失性存储器件。

控制逻辑电路820可以控制半导体器件800中的整体上的各种操作。控制逻辑电路820可以响应于由接口电路810接收到的命令CMD和/或地址ADDR而输出各种控制信号。例如，控制逻辑电路820可以输出电压控制信号CTRL_vol、行地址X-ADDR和列地址Y-ADDR。

单元区830可以包括多个存储块BLK1-BLKz(z是正整数)，并且多个存储块BLK1-BLKz中的每一个可以包括多个存储单元。在一些示例实施例中，多个存储块BLK1-BLKz可以通过包括绝缘材料的隔离区彼此分离。

例如，多个存储块BLK1-BLKz可以包括用于存储数据的主块和用于存储半导体器件800的操作所需的数据的至少一个备用块。单元区830可以通过位线BL连接到页缓冲器部840，并且可以通过字线WL、串选择线SSL和地选择线GSL连接到行解码器860。

在一些示例实施例中，单元区830可以包括三维存储单元阵列，并且三维存储单元阵列可以包括多个NAND串。每个NAND串可以包括分别连接到竖直堆叠在衬底上的字线的存储单元。在一些示例实施例中，单元区830可以包括二维存储单元阵列，并且二维存储单元阵列可以包括在行方向和列方向上设置的多个NAND串。

页缓冲器部840可以包括多个页缓冲器PB1-PBn(n是等于或大于3的整数)，并且多个页缓冲器PB1-PBn可以通过多条位线BL分别连接到存储单元。页缓冲器部840可以响应于列地址Y-ADDR来选择位线BL中的至少一条位线。页缓冲器部840可以根据操作模式作为写入驱动器或读出放大器来操作。例如，在编程操作期间，页缓冲器部840可以将与要被编程的数据相对应的位线电压施加到所选位线。在读取操作期间，页缓冲器部840可以通过感测所选位线的电流或电压来读取存储在存储单元中的数据。可以通过接口电路810来输入/输出要通过编程操作编程到单元区830中的数据和通过读取操作从单元区830读取的数据。

电压发生器850可以基于电压控制信号CTRL_vol来生成用于执行编程、读取和擦除操作的各种类型的电压。例如，电压发生器850可以生成编程电压、读取电压、通过电压、编程验证电压和擦除电压。在一些示例实施例中，控制逻辑电路820可以控制电压发生器850使用存储在备用块中的数据生成用于执行编程、读取和擦除操作的电压。由电压发生器850生成的电压的一部分可以通过行解码器860作为字线电压VWL输入到字线WL，并且该电压的一部分可以通过源极驱动器输入到公共源极线。

行解码器860可以响应于行地址X-ADDR选择多条字线WL之一，并选择多条串选择线SSL之一。例如，行解码器860可以在编程操作期间将编程电压和编程验证电压施加到所选字线，并且行解码器860可以在读取操作期间将读取电压施加到所选字线。

存储单元可能会受到温度的影响。例如，存储单元的阈值电压可以随着温度降低而增加。控制逻辑电路820可以包括温度传感器。控制逻辑电路820可以将电压控制信号CTRL_vol输出到电压发生器850，以输出补偿响应于温度变化而改变的阈值电压的电压。例如，在编程操作期间，当阈值电压由于温度降低而增加时，可以由控制逻辑电路820输出用于增加编程电压以对存储单元进行正确地编程的电压控制信号CTRL_vol。此外，在读取操作期间，可以由控制逻辑电路820输出用于增加读取电压以读取被编程的存储单元的数据的电压控制信号CTRL_vol。由于控制逻辑电路820将与温度变化相对应的适当的电压控制信号CTRL_vol输出到电压发生器850以正确地编程、读取和擦除存储单元，因此可以提高半导体器件的性能，并且可以增加可靠性。

图14是示出了根据一些示例实施例的半导体器件的单元区中包括的块的电路图。

参照图14，存储块BLK可以包括连接在位线BL1-BL3和公共源极线CSL之间的多个NAND串NS11-NS33。多个NAND串NS11-NS33中的每一个可以包括串选择晶体管SST、多个存储单元MC1-MC8和地选择晶体管GST。例如，多个NAND串NS11-NS33中的每一个可以包括八个存储单元MC1-MC8，但其一些示例实施例不限于此。

串选择晶体管SST可以连接到对应的串选择线SSL1-SSL3。多个存储单元MC1-MC8可以分别连接到对应的字线WL1-WL8。在一些示例实施例中，字线WL1-WL8中的至少一条可以被设置为虚设字线。地选择晶体管GST可以连接到对应的地选择线GSL1-GSL3。串选择晶体管SST可以连接到对应的位线BL1-BL3，并且地选择晶体管GST可以连接到公共源极线CSL。

相同高度的字线(例如，WL1)可以共同连接，并且地选择线GSL1-GSL3和串选择线SSL1-SSL3中的至少一部分可以彼此分离。图14示出了存储块BLK连接到八条字线WL1-WL8和三条位线BL1-BL3的示例，但其一些示例实施例不限于此。

图15是示出了根据一些示例实施例的半导体器件的操作的图。

参照图15，一些示例实施例中的半导体器件可以被实现为存储器件，并且如上所述，存储器件可以包括单元区和外围电路区，并且还可以包括多个NAND串NS1-NS4。多个NAND串NS1-NS4可以包括在单个块中，并且可以共享字线WL1-WL3。第一NAND串NS1和第二NAND串NS2可以共同连接到第一位线BL1，并且第三NAND串NS3和第四NAND串NS4可以共同连接到第二位线BL2。

第一NAND串NS1和第三NAND串NS3可以共同连接到第一串选择线SSL1，并且第二NAND串NS2和第四NAND串NS4可以共同连接到第二串选择线SSL2。多个NAND串NS1-NS4可以共享单个地选择线GSL和单个公共源极线CSL。在一些示例实施例中，所选存储单元A可以包括在第一NAND串NS1中，并且可以连接到第二字线WL2。

图15可以是示出了在对所选存储单元A进行编程的同时输入到多个NAND串NS1-NS4的偏置电压的图。偏置电压的电平可以由外围电路区确定。在编程执行时间期间，地电压可以被输入到可以作为所选位线的第一位线BL1，并且高于地电压的电源电压VCC可以被输入到可以作为非选择位线的第二位线BL2。电源电压VCC可以被输入到连接到第一NAND串NS1的第一串选择线SSL1，并且地电压可以被输入到第二串选择线SSL2。第一编程电压V_PGM1可以被输入到可以作为编程字线的第二字线WL2，并且通过电压V_PASS可以被输入到其他第一字线WL1和第三字线WL3。

在一些示例实施例中，输入到第一字线WL1和第三字线WL3的通过电压V_PASS的值和输入到第二字线WL2的第一编程电压V_PGM1的值可以根据编程操作之前或编程操作期间检测出的温度而不同地确定。为此，外围电路区可以包括根据前述示例实施例中的至少一个示例实施例的用于输出温度补偿电压的电路。

例如，当温度降低时，存储单元A-D的阈值电压可以增加。因此，为了充分地增加所选存储单元A的阈值电压，外围电路区可以增加第一编程电压V_PGM1的电平，并且还可以增加通过电压V_PASS的电平，以防止或减小由第一编程电压V_PGM1的增加的电平所引起的干扰。

类似地，在读取操作中，输入到字线WL1-WL3的电压可以考虑到温度而改变。例如，当读取所选存储单元A的数据时，可以将读取电压输入到第二字线WL2，并且可以将通过电压输入到包括第一字线WL1和第三字线WL3在内的其他字线。

读取电压可以具有所选存储单元A可以根据是否执行了编程操作而具有的阈值电压分布之间的电平。如上所述，当温度升高时，所选存储单元A的阈值电压可以减小，并且当温度降低时，所选存储单元A的阈值电压可以增加。因此，在一些示例实施例中，当温度升高时，外围电路区可以参照指示升高的温度的温度补偿电压来减小读取电压的电平。当温度降低时，外围电路区可以参照指示降低的温度的温度补偿电压来增加读取电压的电平。

根据前述示例实施例，根据半导体器件的温度确定的第一电压可以被转换为可以是数字数据的温度码，并且该温度码可以对应于半导体器件的温度可以具有的多个温度范围之一。通过针对温度码所属的温度段以模拟的方式确定温度补偿电压，可以提供可以快速且准确地感测半导体器件的温度并可以输出温度补偿电压的温度补偿电路。此外，半导体器件可以使用由温度补偿电路输出的温度补偿电压来控制存储单元，从而提高半导体器件的性能和可靠性。

当在本说明书中与数值相结合地使用术语“约”或“基本上”时，相关联的数值旨在包括在所述数值附近的制造或操作公差(例如，±10％)。此外，当词语“一般地”和“基本上”与几何形状结合使用时，意图是不要求几何形状的精度，但是该形状的宽容度在本公开的范围内。此外，无论数值或形状被修改为“大约”还是“基本上”，应当理解，这些值和形状应该被解释为包括在所述数值或形状附近的制造或操作公差(例如，±10％)。

半导体器件10(或其他电路，例如，电压生成电路11、温度补偿电压生成电路12、半导体器件100、电压生成电路110/210、第一电压生成电路111/211、模数转换器112/212、第一码转换逻辑113/213、第二码转换逻辑114/214、偏移电压生成电路115/215、第二电压生成电路116/216、温度补偿电压生成电路120/220、加法器217、解码器410、补偿电路510/600/700、电流镜电路610/710、参考电流生成电路620/720、补偿电流生成电路630/730、半导体器件800、控制逻辑电路820、单元区830、页缓冲器部840、电压发生器850和行解码器860)可以包括：包括逻辑电路的硬件；诸如执行软件的处理器的硬件/软件组合；或它们的组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。

虽然以上已经示出并描述了示例实施例，但是对于本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可以进行修改和改变。

Claims (20)

1.一种半导体器件，包括：

第一电压生成电路，被配置为基于温度输出第一电压；

模数转换器，被配置为将所述第一电压转换为温度码；

码转换逻辑，被配置为基于所述温度码输出多个温度段中的所述温度所属的温度段的偏移码和电平码；

偏移电压生成电路，被配置为基于所述偏移码输出偏移电压；

第二电压生成电路，被配置为基于所述电平码输出在所述多个温度段中的所述温度所属的温度段内具有恒定值的第二电压；以及

温度补偿电压生成电路，被配置为：

接收所述第一电压、所述第二电压、所述偏移电压和反馈电压，所述反馈电压基于所述第一电压、所述第二电压和所述偏移电压，以及

输出温度补偿电压。

2.根据权利要求1所述的半导体器件，其中，所述多个温度段的数量基于所述模数转换器的分辨率。

3.根据权利要求1所述的半导体器件，其中，

所述偏移码的比特数基于所述偏移电压生成电路的分辨率，并且

所述电平码的比特数基于所述第二电压生成电路的分辨率。

4.根据权利要求1所述的半导体器件，其中，所述温度补偿电压生成电路被配置为：

接收所述第一电压、所述第二电压、所述偏移电压、所述反馈电压和调整码，以及

基于所述调整码输出所述温度补偿电压。

5.根据权利要求1所述的半导体器件，其中，所述第二电压等于在所述多个温度段中的所述温度所属的温度段内的起点处的第一电压。

6.根据权利要求1所述的半导体器件，其中，

所述偏移电压生成电路被配置为基于通过将参考码和所述偏移码相加而获得的值输出所述偏移电压，并且

所述参考码与在所述多个温度段中的最高温度处的所述温度补偿电压相对应。

7.根据权利要求1所述的半导体器件，其中，所述第二电压生成电路包括可变电阻器件，所述可变电阻器件被配置为具有基于所述电平码的电阻值。

8.根据权利要求7所述的半导体器件，其中，所述第二电压生成电路包括：

解码器，被配置为接收所述电平码，

多个电阻器，彼此串联连接，以及

多个晶体管，被配置为接收所述解码器的输出值。

9.根据权利要求1所述的半导体器件，其中，所述温度补偿电压生成电路包括：

第一NMOS器件，被配置为接收所述第一电压，

第二NMOS器件，被配置为接收所述第二电压，

第三NMOS器件，被配置为接收所述偏移电压，

第四NMOS器件，被配置为接收所述反馈电压，

第一电流源，被配置为输出恒定的参考电流，以及

第二电流源，被配置为通过接收调整码输出补偿电流。

10.根据权利要求9所述的半导体器件，其中，

所述第一NMOS器件和所述第三NMOS器件彼此并联连接，并且

所述第二NMOS器件和所述第四NMOS器件彼此并联连接。

11.根据权利要求9所述的半导体器件，其中，流过所述第一NMOS器件和所述第二NMOS器件的电流与流过所述第三NMOS器件和所述第四NMOS器件的电流之间的强度比率基于所述调整码。

12.根据权利要求9所述的半导体器件，其中，

所述第一NMOS器件和所述第二NMOS器件中的每一个具有第一宽度，并且

所述第三NMOS器件和所述第四NMOS器件中的每一个具有第二宽度。

13.根据权利要求12所述的半导体器件，其中，所述温度补偿电压基于所述第一宽度和所述第二宽度之间的比率。

14.一种半导体器件，包括：

单元区，包括多个存储单元；以及

外围电路区，包括驱动所述单元区的外围电路，所述外围电路区包括：

第一电压生成电路，被配置为基于温度输出第一电压；

模数转换器，被配置为将所述第一电压转换为温度码；

偏移电压生成电路，被配置为基于所述温度码输出多个温度段中的所述温度所属的温度段的偏移电压；

第二电压生成电路，被配置为基于所述温度码输出在所述多个温度段中的所述温度所属的温度段内具有恒定值的第二电压；以及

温度补偿电压生成电路，被配置为接收所述第一电压、所述第二电压、所述偏移电压和反馈电压并输出温度补偿电压，所述反馈电压基于所述第一电压、所述第二电压和所述偏移电压。

15.根据权利要求14所述的半导体器件，其中，所述外围电路区被配置为基于所述温度补偿电压确定输入到所述单元区的电压的电平。

16.根据权利要求14所述的半导体器件，其中，

所述外围电路区包括通过多条字线、多条地选择线、多条串选择线和公共源极线连接到所述单元区的行解码器，并且

所述行解码器被配置为基于所述温度补偿电压确定输入到所述多条字线、所述多条地选择线、所述多条串选择线和所述公共源极线中的至少一条的电压的电平。

17.根据权利要求16所述的半导体器件，其中，所述行解码器被配置为：参考所述温度补偿电压确定在编程操作期间输入到与所述多个存储单元中的所选存储单元连接的所选字线的编程电压和输入到与所述多个存储单元中的除了所选存储单元之外的存储单元连接的未选字线的通过电压中的至少一个的电平。

18.根据权利要求16所述的半导体器件，其中，所述行解码器被配置为：参考所述温度补偿电压确定在读取操作期间输入到与所述多个存储单元中的所选存储单元连接的所选字线的读取电压和输入到与所述多个存储单元中的除了所选存储单元之外的存储单元连接的未选字线的通过电压中的至少一个的电平。

19.根据权利要求14所述的半导体器件，其中，所述温度补偿电压生成电路包括：被配置为接收所述第一电压的第一NMOS器件、被配置为接收所述第二电压的第二NMOS器件、被配置为接收所述偏移电压的第三NMOS器件、被配置为接收所述反馈电压的第四NMOS器件、以及被配置为通过接收调整码向所述第三NMOS器件和所述第四NMOS器件输出电流的电流源。

20.一种半导体器件，包括：

电压生成电路，被配置为基于第一电压输出与多个温度段中的一个温度段相对应的偏移电压，所述第一电压基于集成电路的温度，并且所述电压生成电路被配置为基于所述第一电压输出在所述多个温度段中的一个温度段中的恒定的第二电压；以及

温度补偿电压生成电路，被配置为接收所述第一电压、所述第二电压、所述偏移电压和反馈电压并输出温度补偿电压，所述反馈电压基于所述第一电压、所述第二电压和所述偏移电压。

Images