JPS59135520A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPS59135520A JPS59135520A JP58010315A JP1031583A JPS59135520A JP S59135520 A JPS59135520 A JP S59135520A JP 58010315 A JP58010315 A JP 58010315A JP 1031583 A JP1031583 A JP 1031583A JP S59135520 A JPS59135520 A JP S59135520A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- output
- channel
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、基準電圧源を用いた定電圧回路に関する。
まず従来の定電圧回路から説明する。
従来の定電圧回路の例として、第１図や第２図の回路が
ある。第１図は定電圧回路として最も基本的な回路例で
ある。第１図において、１はオペアンプ、２はツェナー
ダイオード、３は抵抗であり、ツェナーダイオ−′ド２
と抵抗５を直列に接続した回路により基準電圧源４を構
成し、ツェナー電圧Ｖｚｆ取９出し、オペアンプ１の非
反転入力端子に基準電圧として用いることにより、端子
５に取９出される定電圧回路電圧ｖｒｅｇ をＶｒ・
ｇ＝ｙ’ｚ ・・・・・・・・・ （２０１）と制御
する回路方式である。
ある。第１図は定電圧回路として最も基本的な回路例で
ある。第１図において、１はオペアンプ、２はツェナー
ダイオード、３は抵抗であり、ツェナーダイオ−′ド２
と抵抗５を直列に接続した回路により基準電圧源４を構
成し、ツェナー電圧Ｖｚｆ取９出し、オペアンプ１の非
反転入力端子に基準電圧として用いることにより、端子
５に取９出される定電圧回路電圧ｖｒｅｇ をＶｒ・
ｇ＝ｙ’ｚ ・・・・・・・・・ （２０１）と制御
する回路方式である。
第２図は、ＭＯ８集積回路に基準電圧回路として基準電
圧源を設け、定電圧回路を構成した例である。第２図に
おいて、６はオペアンプ、７，８゜１１はＰチャネルＭ
Ｏ８ＦＦｉＴ、９はＮチャネルＭＯ８ＦＥＴ、１２は負
荷である。ＭＯ６’ＦＫＴ７．８．９をそれぞれ直列に
接続し、ＭＯ８ＦＥＴ７と８の接続点をＭＯ８ＦＦｉＴ
７のゲートに接続し、ＭＯ８ＦＦｉＴ８と９の接続点を
１１り０ＥＩＦ”ＥＴ８と９のゲートに接続することに
よって、基準電圧回路１０を構成している。ここで、Ｐ
チャネルＭＯ８ＦＺＴ７・、８、ＮチャネルＭＯＥＩＩ
Ｉ’ＥＴ、９のβをそれぞれβＰＱ、βｐ１．βＭｌ
とし、またスレツンユホールド電圧をそれぞれＶ ＴＰ
、 Ｖ ＴＰ、 ＶＴＮとする。ま７ｖＭＯ８ＦＥＴ７
と８の接続点の電位をＶｏ、ＭＯＥＩＦＢＴ８と９の接
続点の電位をｖ。
圧源を設け、定電圧回路を構成した例である。第２図に
おいて、６はオペアンプ、７，８゜１１はＰチャネルＭ
Ｏ８ＦＦｉＴ、９はＮチャネルＭＯ８ＦＥＴ、１２は負
荷である。ＭＯ６’ＦＫＴ７．８．９をそれぞれ直列に
接続し、ＭＯ８ＦＥＴ７と８の接続点をＭＯ８ＦＦｉＴ
７のゲートに接続し、ＭＯ８ＦＦｉＴ８と９の接続点を
１１り０ＥＩＦ”ＥＴ８と９のゲートに接続することに
よって、基準電圧回路１０を構成している。ここで、Ｐ
チャネルＭＯ８ＦＺＴ７・、８、ＮチャネルＭＯＥＩＩ
Ｉ’ＥＴ、９のβをそれぞれβＰＱ、βｐ１．βＭｌ
とし、またスレツンユホールド電圧をそれぞれＶ ＴＰ
、 Ｖ ＴＰ、 ＶＴＮとする。ま７ｖＭＯ８ＦＥＴ７
と８の接続点の電位をＶｏ、ＭＯＥＩＦＢＴ８と９の接
続点の電位をｖ。
とし、ま２− ｙ ｓｓ ’１ ｏ電位の基準にとり、
＋ ＶＤＤと−ｖｓａの電位差ｔ−ＶＤＤとすると、Ｍ
Ｏ１３ＦＫＴ７．８．９に流れる電流は等しいから ４−・βＰＧ（ＶＤＤ Ｖｇ−ＶＴｐ）２＝＝４−β
Ｐｔ（Ｖｏ −Ｖｌ −Ｖ ＴＰ）２＝↑β１１１（Ｖ
ｌ −ＶＴＮ）” ・・・・・・・・・（２０２）の関
係式が成りたち、解くと ・・・・・・・・・（２０３） が得られる。
＋ ＶＤＤと−ｖｓａの電位差ｔ−ＶＤＤとすると、Ｍ
Ｏ１３ＦＫＴ７．８．９に流れる電流は等しいから ４−・βＰＧ（ＶＤＤ Ｖｇ−ＶＴｐ）２＝＝４−β
Ｐｔ（Ｖｏ −Ｖｌ −Ｖ ＴＰ）２＝↑β１１１（Ｖ
ｌ −ＶＴＮ）” ・・・・・・・・・（２０２）の関
係式が成りたち、解くと ・・・・・・・・・（２０３） が得られる。
βＦ、＜＜βＰｉ
βＰ、＜＜βＩｌｌ
と設計すれば、（２０３）式は
ｖｏ中ＶＴＰ＋ＶＴＮ ・−・・・・・（２０４）とな
る。（２０４）式を見ると、Ｖｏには電源電圧ＶＤＤＯ
項がないので、基準電圧源として使えることがわかる。
る。（２０４）式を見ると、Ｖｏには電源電圧ＶＤＤＯ
項がないので、基準電圧源として使えることがわかる。
以上によって構成した基準電圧源１０の出力Ｖ。
をオペアンプ６０反転入力端子に入力し、ｔｉ定電圧回
路の出力電圧をオペアンプ乙の非反転入力端子に入力し
、前記基準電圧源１０の基準電圧と比較してＰチャネル
ＭＯ８ＦＥＴ １１のゲート電位を制御し、等価抵抗を
調整することによって定電圧回路出力端子１３の電位ｖ
ｒｅｇ をＶｒＱｇキＶｌｐ−１−ＶＴＮ −−、（
２０５）に制御している。
路の出力電圧をオペアンプ乙の非反転入力端子に入力し
、前記基準電圧源１０の基準電圧と比較してＰチャネル
ＭＯ８ＦＥＴ １１のゲート電位を制御し、等価抵抗を
調整することによって定電圧回路出力端子１３の電位ｖ
ｒｅｇ をＶｒＱｇキＶｌｐ−１−ＶＴＮ −−、（
２０５）に制御している。
以上、第１図、第２図の従来の定電圧回路例の動作を簡
単に説明したが、その得失を述べる前に負荷側の一例と
して、第６図の回路を説明する。
単に説明したが、その得失を述べる前に負荷側の一例と
して、第６図の回路を説明する。
第３図の回路は、発振回路の一部を構成するＣＭＯＢイ
ンバータによる増幅回路である。第３図において、１４
はＰチャネルＭ ＯＳ Ｆ Ｅ Ｔ、 １５は１（チャ
ネルＭＯ８ＦＥＴ、１６は増幅回路の負荷としてのコン
デンサ、１７は直流バイアス調整用の帰還抵抗である。
ンバータによる増幅回路である。第３図において、１４
はＰチャネルＭ ＯＳ Ｆ Ｅ Ｔ、 １５は１（チャ
ネルＭＯ８ＦＥＴ、１６は増幅回路の負荷としてのコン
デンサ、１７は直流バイアス調整用の帰還抵抗である。
ＰチャネルＭＯ８ＦＥＴ１４とＮチャネルＭＯ８Ｆ］１
ＣＴ１５のゲートは共通に接続され、−１：たドレイン
も共通に接続されている。
ＣＴ１５のゲートは共通に接続され、−１：たドレイン
も共通に接続されている。
Ｍ’０８ＦＥ’Ｔ１４と１５のβをそれぞれβｐｏ、β
ＮＯとし、′！！、タスレツシュホールド電圧を、それ
ぞれｖＴｐ、ｖｒｎ とする。電源電圧ｋＶＤＤとし
、コンデンサ１６の静電容量’６ｃとし、入力信号を角
周波数ωの正弦波とすると、入力端子１８から入った信
号が出力端子１９に出力される信号の振幅比で定義され
るゲインＧは、入力振幅が小さいときは近似的に と表わされる。また第６図の回路が消費する電流ＩＣは ｅ＊ （ＶＩＩＤ−ＶＴＰ−ＶＴＮ）２−・−（２０７
）に比例する、もしくは強い相関がある。第５図の増幅
回路に要求される主な条件として、高いゲインＧ、が得
られることと、消費電流工ａが少ないことがあげられる
。しかしながら、 （２０６）式と（２０７）式を見れ
ばわかるように、ゲインが増加す八ば消費電流も増加し
、消費電流を減少させればゲインも低下してしまうとい
う、相反した要求であることがわかる。したがって、必
９最小限のゲインを確保して、それに対応する消費電流
しか流さないという方法が考えられるが、その為に（２
０６）式及び（２０７）式の中におけるＶＤＤの値を（
ＶＴＰ＋ＶＴＮ）の値に応じて制御する、つまりほぼ（
Ｖ ＴＰ −）−”Ｊ ＴＮ ）の値を出力する定電圧
回路で動作させた方が、第３図のより回路の負荷の場合
に（は望ましいのである。
ＮＯとし、′！！、タスレツシュホールド電圧を、それ
ぞれｖＴｐ、ｖｒｎ とする。電源電圧ｋＶＤＤとし
、コンデンサ１６の静電容量’６ｃとし、入力信号を角
周波数ωの正弦波とすると、入力端子１８から入った信
号が出力端子１９に出力される信号の振幅比で定義され
るゲインＧは、入力振幅が小さいときは近似的に と表わされる。また第６図の回路が消費する電流ＩＣは ｅ＊ （ＶＩＩＤ−ＶＴＰ−ＶＴＮ）２−・−（２０７
）に比例する、もしくは強い相関がある。第５図の増幅
回路に要求される主な条件として、高いゲインＧ、が得
られることと、消費電流工ａが少ないことがあげられる
。しかしながら、 （２０６）式と（２０７）式を見れ
ばわかるように、ゲインが増加す八ば消費電流も増加し
、消費電流を減少させればゲインも低下してしまうとい
う、相反した要求であることがわかる。したがって、必
９最小限のゲインを確保して、それに対応する消費電流
しか流さないという方法が考えられるが、その為に（２
０６）式及び（２０７）式の中におけるＶＤＤの値を（
ＶＴＰ＋ＶＴＮ）の値に応じて制御する、つまりほぼ（
Ｖ ＴＰ −）−”Ｊ ＴＮ ）の値を出力する定電圧
回路で動作させた方が、第３図のより回路の負荷の場合
に（は望ましいのである。
さて、第１図の定電圧回路はなるべく一定電圧に保つと
いう思想のもとの回路で、その条件を要求する負荷には
望ましい回路であり、また一般に広く用いられている。
いう思想のもとの回路で、その条件を要求する負荷には
望ましい回路であり、また一般に広く用いられている。
ただし前述したように、第６図に示したような回路の負
荷にとっては、スレツンユホールド電圧の和（ＶＴＰ＋
ＶＴＮ）が製造上の要因によってバラツキが生じた場合
には、それに応じて定電圧回路の出力電圧も変化した方
が好ましいので、第２図に示すような定電圧回路の方が
望ましいことがわかる。したがって負荷に無関係に、い
つも一定電圧に保つことが必ずしも良いとは云えないこ
とがわかった。また定電圧回路の出力電圧の温度特性に
ついて考えてみる。
荷にとっては、スレツンユホールド電圧の和（ＶＴＰ＋
ＶＴＮ）が製造上の要因によってバラツキが生じた場合
には、それに応じて定電圧回路の出力電圧も変化した方
が好ましいので、第２図に示すような定電圧回路の方が
望ましいことがわかる。したがって負荷に無関係に、い
つも一定電圧に保つことが必ずしも良いとは云えないこ
とがわかった。また定電圧回路の出力電圧の温度特性に
ついて考えてみる。
第１図の回路において、ツェナーダイオード２のツェナ
ー電圧Ｉｌま、ある程度の温度特性を持つが、それを打
ち消す温度特性を持つ抵抗素子を抵抗５に用いれば、定
電圧回路の温度特性を殆ど消すことも出来る。しかし第
６図の増幅回路のゲインは（２０６）式で表わされるの
で、ゲインと密接な関係にある発振回路としての発振停
止電圧ｙ ｏｓｃはβやスレツンユホールド電圧が温度
特性を持つので、やはり温度特性を持つ。
ー電圧Ｉｌま、ある程度の温度特性を持つが、それを打
ち消す温度特性を持つ抵抗素子を抵抗５に用いれば、定
電圧回路の温度特性を殆ど消すことも出来る。しかし第
６図の増幅回路のゲインは（２０６）式で表わされるの
で、ゲインと密接な関係にある発振回路としての発振停
止電圧ｙ ｏｓｃはβやスレツンユホールド電圧が温度
特性を持つので、やはり温度特性を持つ。
第４図において、２０は発振停止電圧の温度特性の例を
示すものであり、２１は第１図の定電圧回路の出力電圧
の温度特性の例を示すものである。
示すものであり、２１は第１図の定電圧回路の出力電圧
の温度特性の例を示すものである。
ＭＯＳＦＥＴのβは温度上昇に対し低下し、スレツンユ
ホールド電圧も低下するが、スレツンユホールド電圧の
温度特性の方が（２０６）式においては影響力が大きい
ので、発振停止電圧は温度上昇とともに低下する。逆に
低温時に発振停止電圧は高くなる。一方、定電圧回路の
出力電圧は殆ど温度特性を持たないとすると、第４図の
特性に示すように２０と２１はある温度で逆転する。こ
の場合には、低温時において発振が停止してしまうこと
を意味する。つまり定電圧回路の出力電圧が温度特性を
持たないことが、必ずしも良いことばかりではないこと
がわかる。
ホールド電圧も低下するが、スレツンユホールド電圧の
温度特性の方が（２０６）式においては影響力が大きい
ので、発振停止電圧は温度上昇とともに低下する。逆に
低温時に発振停止電圧は高くなる。一方、定電圧回路の
出力電圧は殆ど温度特性を持たないとすると、第４図の
特性に示すように２０と２１はある温度で逆転する。こ
の場合には、低温時において発振が停止してしまうこと
を意味する。つまり定電圧回路の出力電圧が温度特性を
持たないことが、必ずしも良いことばかりではないこと
がわかる。
第５図において、第２図に示す定電圧回路の出力電圧の
温度特性を示す。第２図の定電圧回路の出力電圧は（２
０５）式で表わされるよ、うに、はぼスレツンユホール
ド電圧の和となっているので、やば９スレツシユホール
ド電圧の和の関係する発掘停止電圧の温度特性２０と比
較的近い温度特性を持つが、発掘停止電圧に関係するβ
の温度特性に無関係な分だけ、第２図の定電圧回路の出
力電圧の温度特性２２Ｆｉ、発振停止電圧の温度特性２
０と異なっている。したがって第５図の場合には、高温
で発掘が停止してしまうことを意味している。第２図の
定電圧回路は、第３図の回路の負荷としての要求に比較
的あわせて設計した回路であるが、温度特性の微妙な特
性まで合わせることは、なかなか難しいことを示唆して
いる。
温度特性を示す。第２図の定電圧回路の出力電圧は（２
０５）式で表わされるよ、うに、はぼスレツンユホール
ド電圧の和となっているので、やば９スレツシユホール
ド電圧の和の関係する発掘停止電圧の温度特性２０と比
較的近い温度特性を持つが、発掘停止電圧に関係するβ
の温度特性に無関係な分だけ、第２図の定電圧回路の出
力電圧の温度特性２２Ｆｉ、発振停止電圧の温度特性２
０と異なっている。したがって第５図の場合には、高温
で発掘が停止してしまうことを意味している。第２図の
定電圧回路は、第３図の回路の負荷としての要求に比較
的あわせて設計した回路であるが、温度特性の微妙な特
性まで合わせることは、なかなか難しいことを示唆して
いる。
以上、従来の定電圧回路は、定電圧に保つという思想の
もとに構成された回路が主であるが、負荷側の特性が製
造上のバラツキを生じ几９、温度特性を持つ場合には定
電圧を保ち続けることは、却って悪い結果を招く。−１
ｆｃ温度特性が結果的に入っているが、設計思想が不充
分な為、負荷側にとって望ましい特性には必ずしもなっ
ていない回路が多かった。また、従来の定電圧回路は、
基準電圧源の温度補償をするという補助的な素子や回路
は用いられていたが、原則的に１個の基準電圧源のみに
よって構成されていたので、回路としての設計の自由度
は制限され、必ずしも満足な特性の回路が得らｎるとは
限らなかった。
もとに構成された回路が主であるが、負荷側の特性が製
造上のバラツキを生じ几９、温度特性を持つ場合には定
電圧を保ち続けることは、却って悪い結果を招く。−１
ｆｃ温度特性が結果的に入っているが、設計思想が不充
分な為、負荷側にとって望ましい特性には必ずしもなっ
ていない回路が多かった。また、従来の定電圧回路は、
基準電圧源の温度補償をするという補助的な素子や回路
は用いられていたが、原則的に１個の基準電圧源のみに
よって構成されていたので、回路としての設計の自由度
は制限され、必ずしも満足な特性の回路が得らｎるとは
限らなかった。
本発明は、従来の「定電圧回路は定電圧に保つ」という
思想から脱却し、負荷側にとって最も望ましい特性を、
定電圧回路に積極的に与える回路、及び回路の設計方式
を提供するものである。
思想から脱却し、負荷側にとって最も望ましい特性を、
定電圧回路に積極的に与える回路、及び回路の設計方式
を提供するものである。
本発明の本質は、異なる特性を持った複数個の基準電圧
源の各特性を合成することにより、任意の特性を持った
定電圧回路を得ることにある。
源の各特性を合成することにより、任意の特性を持った
定電圧回路を得ることにある。
以下、本発明を実施例に基づき詳しく説明する。
なお、以下の説明において、前述した「負荷側にとって
最も望ましい特性」の「特性」とは、何でも良い訳であ
るが、わかり易さのため温度特性を例にあげて説明する
。！ｆた回路動作が本質的に同じであれば、どの様な回
路でも良いが、以下の説明でｌｄＭＯ８集積回路の例で
説明する。
最も望ましい特性」の「特性」とは、何でも良い訳であ
るが、わかり易さのため温度特性を例にあげて説明する
。！ｆた回路動作が本質的に同じであれば、どの様な回
路でも良いが、以下の説明でｌｄＭＯ８集積回路の例で
説明する。
第６図は、本発明の回路の第１の実施例である。
第６図において、破線１０で示す中の回路は、第２図に
おいて説明したＰチャネルＭＯ８ＦＥＴ７．８とＮチャ
ネルＭＯＳＦＥＴ９によってスレッシュホールド電圧の
和の電圧を出力する基準電圧回路１０と同じ回路である
。したがって第６図における第１の基準電圧回路１ｏは
、基準電圧として（２０４）式に示す電圧がＭＯＳＦＥ
Ｔ８と７の接続点より′得られる。破線２７で示す中の
回路は、第２の基準電圧回路である。第２の基準電圧回
路２７において、２５．２４はＰチャネルＭＯ８ＦＥＴ
であり、２５．２６はＮチャネルＭＯＳＦＥＴである。
おいて説明したＰチャネルＭＯ８ＦＥＴ７．８とＮチャ
ネルＭＯＳＦＥＴ９によってスレッシュホールド電圧の
和の電圧を出力する基準電圧回路１０と同じ回路である
。したがって第６図における第１の基準電圧回路１ｏは
、基準電圧として（２０４）式に示す電圧がＭＯＳＦＥ
Ｔ８と７の接続点より′得られる。破線２７で示す中の
回路は、第２の基準電圧回路である。第２の基準電圧回
路２７において、２５．２４はＰチャネルＭＯ８ＦＥＴ
であり、２５．２６はＮチャネルＭＯＳＦＥＴである。
ＰチャネルＭ ＯＳ Ｆ Ｗ Ｔ２３及び２４のソース
は＋ＶＤＤに接続され、ＮチャネルＭＯＳＦＥＴ２５及
び２６のソースは−ｙｓｅに接続されている。Ｐチャネ
ルＭＯ８ＦＥＴ２３のドレインとＮチャネルＭＯ’５Ｆ
ＫＴ２５のドレインは接続されている。ＰチャネルＭＯ
８ＦＦｉＴ２４のドレインとＮチャネルＭＯ８ＦＥＴ’
２６のドレインは接続されている。ＰチャネルＭｏ５ｐ
ｒｒ２３のゲートはＰチャネルＭＯ８ＦＦｉＴ２３のド
レインに接続されている。ＰチャネルＭＯ８ＦＥＴ２４
のゲートは−ｙｓｓに接続されている。ＮチャネルＭＯ
ＳＦＥＴ２５と２６のゲートは、共にＮチャネルＭＯＳ
ＦＥＴ２６のドレインに接続されている。ここで、Ｐチ
ャネルＭＯＥＩＦＢＴ２３と２４のβを共にβＰ２とし
、スレッンユボールド電圧をそれぞれ■τＰＬ＋、ＶＴ
ＰＨとする。ＮチャネルＭＯＳＦ］１ＣＴ２５と２６の
β金共にβＮ２ トＬ、、スレッシュホールド電圧を共
にＶＴＲとする。また、−ｙｓｓをＯ電位にとシ、十Ｖ
ＤＤと一■１１Ｂの電位差ｅＶｎｐとし、ＭＯＳ、ＦＥ
Ｔ’２３と２５の接続点の電位を■２とし、Ｍ ＯＳ
Ｆ Ｅ Ｔ ２’ ４と２６の接続点の電位ｅＶａ と
する。このとき、ＭＯ８’ＦＦ１Ｔ２５．２４，２５．
２６がすべて飽和領域で動作したとすると、ＭＯＳＦＥ
Ｔ２３と２５に流れる電流は等しいから ＋・β２４ （ＶＤＤ Ｖｚ−ＶＴＰ”）”＝＋・β”
（Ｖ３−ＶＴＮ）２・・・・・・（２０８） の関係式が得られる。またＭＯ８ＦＩＵＴ２４と２６に
流れる電流は等しいから ＝＾−・βＦ”（ＶＤＤ−ｖｒｐａ）２＝−ｊｌ−−８
Ｍ２（Ｖｓ−７７す２・・・・・・（２０９） の関係式が得られる。（２０ａ）、 （２ｏ ９） 式
ｆ解くことにより Ｖｚ ＝ Ｖ！１ｌ−ＶＴＰＩ、 −−−−−・・・
・（２１０）となる。したがって第２の基準電圧回路２
７は、ＭＯ８ＦＦ！Ｔ２３と２５の接続点より（２１０
）式で表わされる基準電圧が取り出される。２８゜２９
は非常にゲインの高いオペアンプである。
は＋ＶＤＤに接続され、ＮチャネルＭＯＳＦＥＴ２５及
び２６のソースは−ｙｓｅに接続されている。Ｐチャネ
ルＭＯ８ＦＥＴ２３のドレインとＮチャネルＭＯ’５Ｆ
ＫＴ２５のドレインは接続されている。ＰチャネルＭＯ
８ＦＦｉＴ２４のドレインとＮチャネルＭＯ８ＦＥＴ’
２６のドレインは接続されている。ＰチャネルＭｏ５ｐ
ｒｒ２３のゲートはＰチャネルＭＯ８ＦＦｉＴ２３のド
レインに接続されている。ＰチャネルＭＯ８ＦＥＴ２４
のゲートは−ｙｓｓに接続されている。ＮチャネルＭＯ
ＳＦＥＴ２５と２６のゲートは、共にＮチャネルＭＯＳ
ＦＥＴ２６のドレインに接続されている。ここで、Ｐチ
ャネルＭＯＥＩＦＢＴ２３と２４のβを共にβＰ２とし
、スレッンユボールド電圧をそれぞれ■τＰＬ＋、ＶＴ
ＰＨとする。ＮチャネルＭＯＳＦ］１ＣＴ２５と２６の
β金共にβＮ２ トＬ、、スレッシュホールド電圧を共
にＶＴＲとする。また、−ｙｓｓをＯ電位にとシ、十Ｖ
ＤＤと一■１１Ｂの電位差ｅＶｎｐとし、ＭＯＳ、ＦＥ
Ｔ’２３と２５の接続点の電位を■２とし、Ｍ ＯＳ
Ｆ Ｅ Ｔ ２’ ４と２６の接続点の電位ｅＶａ と
する。このとき、ＭＯ８’ＦＦ１Ｔ２５．２４，２５．
２６がすべて飽和領域で動作したとすると、ＭＯＳＦＥ
Ｔ２３と２５に流れる電流は等しいから ＋・β２４ （ＶＤＤ Ｖｚ−ＶＴＰ”）”＝＋・β”
（Ｖ３−ＶＴＮ）２・・・・・・（２０８） の関係式が得られる。またＭＯ８ＦＩＵＴ２４と２６に
流れる電流は等しいから ＝＾−・βＦ”（ＶＤＤ−ｖｒｐａ）２＝−ｊｌ−−８
Ｍ２（Ｖｓ−７７す２・・・・・・（２０９） の関係式が得られる。（２０ａ）、 （２ｏ ９） 式
ｆ解くことにより Ｖｚ ＝ Ｖ！１ｌ−ＶＴＰＩ、 −−−−−・・・
・（２１０）となる。したがって第２の基準電圧回路２
７は、ＭＯ８ＦＦ！Ｔ２３と２５の接続点より（２１０
）式で表わされる基準電圧が取り出される。２８゜２９
は非常にゲインの高いオペアンプである。
ＳＯ，５１はＰチャネルＭＯ８Ｆ１ｎＴであり、それぞ
れ抵抗値制御回路の役目をしている。５２は負荷である
。ＰチャネルＭＯ８ＦＥＴ３０と３１は、並列に接続さ
れた回路となって負荷３２と直列に接続され、電源間に
接続されている。ＰチャネルＭＯ８ＦＩｌｉＴ３０と３
１の並列回路と負荷３２の接続点が定電圧回路の出力端
子３３となっている。オペアンプ２８の反転入力端子に
は、第１の基準電圧回路１０の出力が接続され、オペア
ンプ２９０反転入力端子には、第２の基準電圧回路２７
の出力が接゛続されている。オペアンプ２８と２９の非
反転入力端子には、共に定電圧回路の出力端子３３が入
力している。オペアンプ２８の出力は、ＰチャネルＭＯ
εＦＥＴ ３０のゲートに接続され、オペアンプ２９の
出力［、ＰチャネルＭＯ８ＰＥＴ５１のゲートに接続さ
れている。
れ抵抗値制御回路の役目をしている。５２は負荷である
。ＰチャネルＭＯ８ＦＥＴ３０と３１は、並列に接続さ
れた回路となって負荷３２と直列に接続され、電源間に
接続されている。ＰチャネルＭＯ８ＦＩｌｉＴ３０と３
１の並列回路と負荷３２の接続点が定電圧回路の出力端
子３３となっている。オペアンプ２８の反転入力端子に
は、第１の基準電圧回路１０の出力が接続され、オペア
ンプ２９０反転入力端子には、第２の基準電圧回路２７
の出力が接゛続されている。オペアンプ２８と２９の非
反転入力端子には、共に定電圧回路の出力端子３３が入
力している。オペアンプ２８の出力は、ＰチャネルＭＯ
εＦＥＴ ３０のゲートに接続され、オペアンプ２９の
出力［、ＰチャネルＭＯ８ＰＥＴ５１のゲートに接続さ
れている。
さて、以上の回路構成において、第１の基準電圧回路１
０とオペアンプ２８とゲート電位によって等価抵抗が制
限されるＰチャネルＭＯ８ＦＫＴ６０からなる回路系列
ｅま、原則的に定電圧回路の出力端子５３の電位を（２
０４）式で表わされるスレッシュホールド電圧の和の電
圧を保つように作用し、また第２の基準電圧回路２７と
オペアンプ２９とＰチャネルＭＯ８ＦＥＴ３１からなる
回路系列は、原則的に定電圧回路の出力端子５５の電位
’ｉ （２１０）式で表わされるスレツシュホールド電
圧の差の電圧に保つように作用する。ところでスレッシ
ュホールド電圧は負の温度特性を持つ、つまり温度の上
昇にともないスレッシュホールド電圧は低下する。した
がって（２０４）式で表わされるようなスレッシュホー
ルド電圧の和の電圧を出力する第１の基準電圧回路１０
０出力Ｖ。
０とオペアンプ２８とゲート電位によって等価抵抗が制
限されるＰチャネルＭＯ８ＦＫＴ６０からなる回路系列
ｅま、原則的に定電圧回路の出力端子５３の電位を（２
０４）式で表わされるスレッシュホールド電圧の和の電
圧を保つように作用し、また第２の基準電圧回路２７と
オペアンプ２９とＰチャネルＭＯ８ＦＥＴ３１からなる
回路系列は、原則的に定電圧回路の出力端子５５の電位
’ｉ （２１０）式で表わされるスレツシュホールド電
圧の差の電圧に保つように作用する。ところでスレッシ
ュホールド電圧は負の温度特性を持つ、つまり温度の上
昇にともないスレッシュホールド電圧は低下する。した
がって（２０４）式で表わされるようなスレッシュホー
ルド電圧の和の電圧を出力する第１の基準電圧回路１０
０出力Ｖ。
は、第７図における特性線２６で示すような特性となる
。また（２１０）式で表わされるようなスレッシュホー
ルド電圧の差の電圧を出力する第２の基準電圧回路２７
の出力ｖ２は、温度特性が打ち消さねて第７図における
特性線３４で示すような特性となる。
。また（２１０）式で表わされるようなスレッシュホー
ルド電圧の差の電圧を出力する第２の基準電圧回路２７
の出力ｖ２は、温度特性が打ち消さねて第７図における
特性線３４で示すような特性となる。
第７図において、特性線２５と特性線３４はある温度で
交差し、低温においてはＶｏ＞ｖｚ＋高温においてはＶ
雪） Ｖ Ｏとなる。さて第６図の回路の動作を考え
る。まずＶｏ ｖ２ を満たす低温領域において、定
電圧回路出力端子５５の電位ｖｒ・ｇとの間に （１） Ｖ ｒａｇ （Ｖ ２ （Ｖ 。
交差し、低温においてはＶｏ＞ｖｚ＋高温においてはＶ
雪） Ｖ Ｏとなる。さて第６図の回路の動作を考え
る。まずＶｏ ｖ２ を満たす低温領域において、定
電圧回路出力端子５５の電位ｖｒ・ｇとの間に （１） Ｖ ｒａｇ （Ｖ ２ （Ｖ 。
の関係にあるときは、オペアンプ２８と２９は共に反転
入力端子の電位が非反転入力端子の電位よシ高く、かつ
オペアンプ２８と２９のゲインは非常に高いので、オペ
アンプ２８．２９の出カバ共にほぼ一７ｓｓ （０電位
）に近くなシ、ＰチャネルＭＯ８ＦＥＴ３０．３１の等
価抵抗は共に小さくなって、定電圧回路出力端子６５の
電位は高くなるように修正される。
入力端子の電位が非反転入力端子の電位よシ高く、かつ
オペアンプ２８と２９のゲインは非常に高いので、オペ
アンプ２８．２９の出カバ共にほぼ一７ｓｓ （０電位
）に近くなシ、ＰチャネルＭＯ８ＦＥＴ３０．３１の等
価抵抗は共に小さくなって、定電圧回路出力端子６５の
電位は高くなるように修正される。
（ｆｌ） Ｖ ｒａｇ ＝ Ｖ ’２ （Ｖ。
の関係にあるときは、ＰチャネルＭＯ８ＦＥＴ３１０等
価抵抗は、ｖｒａｇ ＝ ｖ２を保つように変らないが
、オペアンプ２８の反転入力端子の電位Ｖｏは非反転入
力端子の電位７ｒｅｇ よシ高いので、オペアンプ２
８の出力はほぼ−ｙｓｓに近くなり、ＰチャネルＭＯｓ
ＦＥＴ５０の等価抵抗は小さくなり、定電圧回路出力端
子５３の電位Ｖｒ＊ｇ ｋ高くするように作用する。
価抵抗は、ｖｒａｇ ＝ ｖ２を保つように変らないが
、オペアンプ２８の反転入力端子の電位Ｖｏは非反転入
力端子の電位７ｒｅｇ よシ高いので、オペアンプ２
８の出力はほぼ−ｙｓｓに近くなり、ＰチャネルＭＯｓ
ＦＥＴ５０の等価抵抗は小さくなり、定電圧回路出力端
子５３の電位Ｖｒ＊ｇ ｋ高くするように作用する。
ここでＰチャネルＭＯ８ＦＥＴ３１の等価抵抗は■ｒ・
ｇ＝Ｖｚｔ保っ値であり、ＰチャネルＭＯ８ＦＦｉＴ３
０の等価抵況はＶｒｅｇ）Ｖｔとするような値となるが
、ＰチャネルＭＯ８ＦＫＴ３０と３１は並列に接続され
ているので、ＰチャネルＭＯ８ＦＫＴ３０が優先して作
用し、定電圧回路出力Ｖｒａｇ はｖ、よｐ高くなる。
ｇ＝Ｖｚｔ保っ値であり、ＰチャネルＭＯ８ＦＦｉＴ３
０の等価抵況はＶｒｅｇ）Ｖｔとするような値となるが
、ＰチャネルＭＯ８ＦＫＴ３０と３１は並列に接続され
ているので、ＰチャネルＭＯ８ＦＫＴ３０が優先して作
用し、定電圧回路出力Ｖｒａｇ はｖ、よｐ高くなる。
（ｌｉｔ） Ｖ ２ （Ｖｒｅｇ （Ｖ Ｏの関係に
あるときは、オペアンプ２８では反転入力端子の電位Ｖ
ｏが非反転入力端子の電位Ｖｒｅｇより高いので、オペ
アンプ２８の出力は−Ｖ［１８に近くなり、Ｐチャネル
ＭＯ８ＦＥＴ３０の等価抵抗は小さくなる。一方、オペ
アンプ２９では、反転入力端子の電位ｖ２が非反転入力
端子の電位ｖｒ＋ｓｇ より低いので、オペアンプ２
９の出力は＋ＶＤＤＫ近くナシ、ＰｆヤネｚｂＭＯ８Ｆ
ＥＴ５１の等価抵抗は大きくなる。つま！７Ｐチャネル
ＭＯ８ＦＥＴ ５０と３１は逆の方向に作用するが、Ｐ
チャネルＭＯ８ＦＦｉＴ３０と３１は並列回路となって
いるので、並列回路におけるＯＮとＯＦ’Ｆの優先関係
と同様に、等価抵抗が小さくなるＰチャネルＭＯ８Ｆ’
ＫＴ３０の作用が優先して■ｒ＠ｇ は高い方向へ修正
される。
あるときは、オペアンプ２８では反転入力端子の電位Ｖ
ｏが非反転入力端子の電位Ｖｒｅｇより高いので、オペ
アンプ２８の出力は−Ｖ［１８に近くなり、Ｐチャネル
ＭＯ８ＦＥＴ３０の等価抵抗は小さくなる。一方、オペ
アンプ２９では、反転入力端子の電位ｖ２が非反転入力
端子の電位ｖｒ＋ｓｇ より低いので、オペアンプ２
９の出力は＋ＶＤＤＫ近くナシ、ＰｆヤネｚｂＭＯ８Ｆ
ＥＴ５１の等価抵抗は大きくなる。つま！７Ｐチャネル
ＭＯ８ＦＥＴ ５０と３１は逆の方向に作用するが、Ｐ
チャネルＭＯ８ＦＦｉＴ３０と３１は並列回路となって
いるので、並列回路におけるＯＮとＯＦ’Ｆの優先関係
と同様に、等価抵抗が小さくなるＰチャネルＭＯ８Ｆ’
ＫＴ３０の作用が優先して■ｒ＠ｇ は高い方向へ修正
される。
Ｏｖ） Ｖ ２ （ｖｒｅｇ＝ ｖｌ）の関係にある
ときは、オペアンプ２８では反転入力端子の電位Ｖｏ
と非反転入力端子の電位■ｒｅｇは等しいので、Ｐチャ
ネルＭＯ８ＦＢＴ３０の等価抵抗は７ｒｅｇ＝■ｏ
を保つように作用する。またオペアンプ２９では、反転
入力端子の電位ｖ２は非反転入力端子の電位ｖ ｒｅｇ
より小さいので、オペアンプ２９の出力は＋ＶＤＤ
に近くな５、ＰチャネルＭＯ８ＦＥＴ５１の等価抵抗は
非常に大きく、Ｍ上０ＦＩｌ’ｌ、てしまっている。し
たがってｖｒｅＢ ＝ Ｖ ６ で安定する。
ときは、オペアンプ２８では反転入力端子の電位Ｖｏ
と非反転入力端子の電位■ｒｅｇは等しいので、Ｐチャ
ネルＭＯ８ＦＢＴ３０の等価抵抗は７ｒｅｇ＝■ｏ
を保つように作用する。またオペアンプ２９では、反転
入力端子の電位ｖ２は非反転入力端子の電位ｖ ｒｅｇ
より小さいので、オペアンプ２９の出力は＋ＶＤＤ
に近くな５、ＰチャネルＭＯ８ＦＥＴ５１の等価抵抗は
非常に大きく、Ｍ上０ＦＩｌ’ｌ、てしまっている。し
たがってｖｒｅＢ ＝ Ｖ ６ で安定する。
Ｍ Ｖｔ （ＶＯ（ｖｒｅｇ
の関係にあるときは、オペアンプ２８と２９は共に反転
入力端子の電位が非反転入力端子の電位より低いので、
オペアンプ２８と２９の出力は共に＋ＶＩ）Ｄに近くな
り、ＰチャネルＭＯＢＦＢＴ５Ｕと５１の等価抵抗は共
に大きくなって、定電圧回路出力電位Ｖｒ＠ｇ は低く
なるように修正される。
入力端子の電位が非反転入力端子の電位より低いので、
オペアンプ２８と２９の出力は共に＋ＶＩ）Ｄに近くな
り、ＰチャネルＭＯＢＦＢＴ５Ｕと５１の等価抵抗は共
に大きくなって、定電圧回路出力電位Ｖｒ＠ｇ は低く
なるように修正される。
以上、（１）〜（Ｖ）までの場合を総合すると、Ｖｏ＞
Ｖｔの場合には、■ｒ＠ｇ＝７０で安定する。つまり、
高い方の基準電圧で定電圧回路の出力は安定することが
わかる。したがって第７図に見るように、高温でＶ、
＞Ｖ噛 となると、この領域では定電圧回路の出力Ｖｒ
ｅｇ は高い方の基準電圧■２で安定し’Ｊ ｒ＠ｇ
＝ Ｖ ２ となる。したがって第６図の回路の場合
、定電圧回路の出力■ｒθｇは第１の基準電圧回路１０
の出力電圧■ｏと第２の基準電圧回路２７の出力電圧ｖ
２の高い方の電圧となるので、第８図に示す太い実線５
５の特性金持つことになる。第７図と第８図における特
性線２０は、前述し１ヒ第６図の回路を含む発振回路の
発振停止電圧の温度特性を示すものであり、温度係数は
％性腺２３と６４の温度係数の中間の値を持っている。
Ｖｔの場合には、■ｒ＠ｇ＝７０で安定する。つまり、
高い方の基準電圧で定電圧回路の出力は安定することが
わかる。したがって第７図に見るように、高温でＶ、
＞Ｖ噛 となると、この領域では定電圧回路の出力Ｖｒ
ｅｇ は高い方の基準電圧■２で安定し’Ｊ ｒ＠ｇ
＝ Ｖ ２ となる。したがって第６図の回路の場合
、定電圧回路の出力■ｒθｇは第１の基準電圧回路１０
の出力電圧■ｏと第２の基準電圧回路２７の出力電圧ｖ
２の高い方の電圧となるので、第８図に示す太い実線５
５の特性金持つことになる。第７図と第８図における特
性線２０は、前述し１ヒ第６図の回路を含む発振回路の
発振停止電圧の温度特性を示すものであり、温度係数は
％性腺２３と６４の温度係数の中間の値を持っている。
したがって、特性線２５を持つ基準電圧源による定電圧
回路で第６図の回路全動作させｆ？：、場合、高温で発
振が停止し、まｆｃ％性線３４金持つ基準電圧源による
定′亀圧回路で第６図の回路′ｆｆ：動作させた場合、
低温で発振が停止するので、特性線２６もしくは３４の
どちらかひとつを持つ基準電圧源の定電圧回路では、ど
ちらの場合でも第３図の回路の動作を温度の広い領域に
わたって満足させられることは出来ないが、特性線２３
と３４を合成する第６図の定電圧回路は、第８図の太い
実線５５の特性線を持つことになるので、低温でも高温
でも発振停止電圧の特性線２０を常に上まわることにな
９、第３図の回路の動作を温度の広い範囲で満足する定
電圧回路となることがわかる。なお、第８図における破
線は、第７図における特性線２３及び５４の一部である
。
回路で第６図の回路全動作させｆ？：、場合、高温で発
振が停止し、まｆｃ％性線３４金持つ基準電圧源による
定′亀圧回路で第６図の回路′ｆｆ：動作させた場合、
低温で発振が停止するので、特性線２６もしくは３４の
どちらかひとつを持つ基準電圧源の定電圧回路では、ど
ちらの場合でも第３図の回路の動作を温度の広い領域に
わたって満足させられることは出来ないが、特性線２３
と３４を合成する第６図の定電圧回路は、第８図の太い
実線５５の特性線を持つことになるので、低温でも高温
でも発振停止電圧の特性線２０を常に上まわることにな
９、第３図の回路の動作を温度の広い範囲で満足する定
電圧回路となることがわかる。なお、第８図における破
線は、第７図における特性線２３及び５４の一部である
。
第９図は、本発明の回路の第２の実施例である。
第６図は２個の基準電圧源を用い、２個の抵抗値制御回
路を並列に接続した場合であったが、第９図は更に拡張
して３個の基準電圧源を用い、６個の抵抗値ｆｌｉ１１
御回路を並列にした場合の回路である。
路を並列に接続した場合であったが、第９図は更に拡張
して３個の基準電圧源を用い、６個の抵抗値ｆｌｉ１１
御回路を並列にした場合の回路である。
第９図において、６９は第１の基準電圧源、４０は第２
の基準電圧源、４１は第６の基準電圧源である。３６，
３７．３８はゲインの非常に高いオペアンプである。４
２，４３．４４ｉｐチャネルＭＯ８ＦＥＴであり、それ
ぞれ抵抗値制御回路の役目をする。４５は負荷である。
の基準電圧源、４１は第６の基準電圧源である。３６，
３７．３８はゲインの非常に高いオペアンプである。４
２，４３．４４ｉｐチャネルＭＯ８ＦＥＴであり、それ
ぞれ抵抗値制御回路の役目をする。４５は負荷である。
ＰチャネルＭＯ８ＦＥＴ４２と４３と４４は、並列に接
続された回路となって負荷４５と直列に接続され、電源
間に接続されている。ＰチャネルＭＯ８ＦＥＴ４２゜４
５．４４の並列回路と負荷４５の接続点が、定電圧回路
の出力端子４６となっている。オペフッ１３６０反転入
力端子には、第１の基準電圧源６９の出力が接続され、
オペフッ１５フ０反転入力端子には第２０基漁電圧源４
０の出力が接続され、オペアンプ３８の反転入力端子に
は、第３の基準電圧源４１の出力が接続されている。オ
ペアンプ３６，３７．３８の非反転入力端子に（１、共
に定電圧回路の出力端子４６が入力している、オペアン
プ３６の出力は、ＰチャネルＭＯ８１１’ＥＴ４２のゲ
ートに接続され、オペアンプ３７の出力はアチャネルＭ
’０ＥＩＦＥ’ｒ４３のゲートに接続され、オペアンプ
３８の出力ばＰチャネルＭＯ８ＦＥＴ４４のゲートに接
続されている、。
続された回路となって負荷４５と直列に接続され、電源
間に接続されている。ＰチャネルＭＯ８ＦＥＴ４２゜４
５．４４の並列回路と負荷４５の接続点が、定電圧回路
の出力端子４６となっている。オペフッ１３６０反転入
力端子には、第１の基準電圧源６９の出力が接続され、
オペフッ１５フ０反転入力端子には第２０基漁電圧源４
０の出力が接続され、オペアンプ３８の反転入力端子に
は、第３の基準電圧源４１の出力が接続されている。オ
ペアンプ３６，３７．３８の非反転入力端子に（１、共
に定電圧回路の出力端子４６が入力している、オペアン
プ３６の出力は、ＰチャネルＭＯ８１１’ＥＴ４２のゲ
ートに接続され、オペアンプ３７の出力はアチャネルＭ
’０ＥＩＦＥ’ｒ４３のゲートに接続され、オペアンプ
３８の出力ばＰチャネルＭＯ８ＦＥＴ４４のゲートに接
続されている、。
さて、以上の回路構成は、第６図の回路の原理を拡張し
ただけであシ、並列回路においては、等価抵抗値の低い
方が優先して作用する原則は、３個の場合でも変らない
ので、第９図の定電圧回路の出力電圧ｖｒａｇは、第１
．第２．第３の基準電圧源！＋９．４０．４１の出力電
圧の中で最も高い電圧に制御される。したがって第１Ｄ
図において、特性線４７を第１の基準電圧源３９の出力
電圧特性、特性線４８を第２の基準電圧源４０の出力電
圧特性、特性線４９を第３の基準電圧源４１の出力電圧
特性とすると、第９図の定電圧回路の出力電圧Ｖｒｓｇ
の特性は、第１１図に示す太い実線５０のように合成
された特性となる。なお第１１図における破線は、第１
０図における特性線４７゜４８．４９の一部である。
ただけであシ、並列回路においては、等価抵抗値の低い
方が優先して作用する原則は、３個の場合でも変らない
ので、第９図の定電圧回路の出力電圧ｖｒａｇは、第１
．第２．第３の基準電圧源！＋９．４０．４１の出力電
圧の中で最も高い電圧に制御される。したがって第１Ｄ
図において、特性線４７を第１の基準電圧源３９の出力
電圧特性、特性線４８を第２の基準電圧源４０の出力電
圧特性、特性線４９を第３の基準電圧源４１の出力電圧
特性とすると、第９図の定電圧回路の出力電圧Ｖｒｓｇ
の特性は、第１１図に示す太い実線５０のように合成
された特性となる。なお第１１図における破線は、第１
０図における特性線４７゜４８．４９の一部である。
以上、第６図においては、２個の基準電圧源の場合、第
９図においては６個の基準電圧源の場合について述べた
が、一般に基準電圧源がいくつの場合であっても、抵抗
値制御回路が並列（て接続されていると、定電圧回路の
出力電圧は複数個の基準電圧源の最も高い値が合成され
ンｅ％性となる。
９図においては６個の基準電圧源の場合について述べた
が、一般に基準電圧源がいくつの場合であっても、抵抗
値制御回路が並列（て接続されていると、定電圧回路の
出力電圧は複数個の基準電圧源の最も高い値が合成され
ンｅ％性となる。
第１２図は、本発明の回路の第３の実症例である。前述
した第６図と第９図の回路においては、基準電圧源も定
電圧回路出力も−ｙｓｓ（０電位）を基準にしたもので
あるが、第１２図においては基準電圧源も定電圧回路出
力も＋ＶＤＤを基準にするものである。第１２図におい
て、５４は＋ＶＤＤを基準とする第１の基準電圧源、５
５も同様の第２の基準電圧源、５６も同様の第６の基準
電圧源である。５１，５２．５３は、非常にゲインの高
いオペアンプである。５７，５８．５５Ｊｊ：Ｎチャネ
ルＭＯ８ＦＥＴでちゃ、それぞれ抵抗値制御回路の役目
をする。６０は負荷である。ＮチャネルＭＯ８ＦＫＴ５
７と５８と５９は、並列に接続された回路となって負荷
６０と直列に接続され、電源間に接続されている。Ｎチ
ャネルＭＯ８ＦＥＴ５７．５８．５９の並列回路と負荷
６０の接続点が、定電圧回路め出力端子６１となってい
る。オペアンプ５１の反転入力端子には、第１の基準電
圧源５４の出力が接続され、オペアンプ５２の反転入力
端子にｌ”ｌ：第２の基準電圧源５５の出力が接続され
、オペアンプ５３の反転入力端子には第３の基準電圧源
５６の出力が接続されている。オペアンプ５１，５２．
５３の非反転入力端子には、ともに定電圧回路の出力端
子６１が入力している。
した第６図と第９図の回路においては、基準電圧源も定
電圧回路出力も−ｙｓｓ（０電位）を基準にしたもので
あるが、第１２図においては基準電圧源も定電圧回路出
力も＋ＶＤＤを基準にするものである。第１２図におい
て、５４は＋ＶＤＤを基準とする第１の基準電圧源、５
５も同様の第２の基準電圧源、５６も同様の第６の基準
電圧源である。５１，５２．５３は、非常にゲインの高
いオペアンプである。５７，５８．５５Ｊｊ：Ｎチャネ
ルＭＯ８ＦＥＴでちゃ、それぞれ抵抗値制御回路の役目
をする。６０は負荷である。ＮチャネルＭＯ８ＦＫＴ５
７と５８と５９は、並列に接続された回路となって負荷
６０と直列に接続され、電源間に接続されている。Ｎチ
ャネルＭＯ８ＦＥＴ５７．５８．５９の並列回路と負荷
６０の接続点が、定電圧回路め出力端子６１となってい
る。オペアンプ５１の反転入力端子には、第１の基準電
圧源５４の出力が接続され、オペアンプ５２の反転入力
端子にｌ”ｌ：第２の基準電圧源５５の出力が接続され
、オペアンプ５３の反転入力端子には第３の基準電圧源
５６の出力が接続されている。オペアンプ５１，５２．
５３の非反転入力端子には、ともに定電圧回路の出力端
子６１が入力している。
オペアンプ５１の出力は、ＮチャネルＭＯ８ＦＦｉＴ５
７のゲートに接続され、オペアンプ５２の出力は、Ｎチ
ャネルＭＯＥＩＦＥＴ５Ｂのゲートに接続され、オペア
ンプ５６の出力は、ＮチャネルＭＯ８ＦＥＴ５９のゲー
トに接続されている。
７のゲートに接続され、オペアンプ５２の出力は、Ｎチ
ャネルＭＯＥＩＦＥＴ５Ｂのゲートに接続され、オペア
ンプ５６の出力は、ＮチャネルＭＯ８ＦＥＴ５９のゲー
トに接続されている。
以上の回路は、第９図の回路を一’％＋ｆ８基準から＋
Ｖ１）Ｄ基準に入れ替えただけであるので、定電圧回路
出力端子６１には＋ＶＤＤ側から第１．第２゜第６の基
準電圧源の電位差の絶対値の最も大きい電圧が合成さね
、た特性となって出力される。なお第１２図においては
、基準電圧源が６個の場合を示したが、このような＋Ｖ
ＤＤ基準の定電圧回路の場合でも、基準電圧源はいくつ
であっても、同じ原理で構成できる。
Ｖ１）Ｄ基準に入れ替えただけであるので、定電圧回路
出力端子６１には＋ＶＤＤ側から第１．第２゜第６の基
準電圧源の電位差の絶対値の最も大きい電圧が合成さね
、た特性となって出力される。なお第１２図においては
、基準電圧源が６個の場合を示したが、このような＋Ｖ
ＤＤ基準の定電圧回路の場合でも、基準電圧源はいくつ
であっても、同じ原理で構成できる。
第１３図及び第１４図に、第１２図の回路の中に用いら
れた十Ｖ１１Ｄｔ−基準とする基準電圧源の回路例を示
す。第１６図は、第６図の回路の中に用いられたーｙｓ
ｓを基準にした基準電圧源１０を＋ＶＤＤ基準に置き換
えたものである。第１３図において、６２はＰチャネル
ＭＯＥ！ＦＥＴ、６３゜６４はＮチャネルＭＯ８ＦＥＴ
である。 ＭＯ８ＦＦｆＴ６２，６３．６４をそれぞれ
直列に接続し電源間に接続するとともに、ＭＯ８ＦＦｉ
Ｔ６２と６３の接続点をＭＯ８ＦＥＴｉ２と６５のゲー
トに接続し、Ｍ ＯＳ Ｆ ＥＴ ６３と６４の接続点
をＭＯ８ＦＦ！Ｔ６４のゲートに接続している。Ｐチャ
ネルＭＯＥ＋ＦＥＴ６２ 、ＮチャネルＭＯ８ＦＦｉＴ
６３．６４のβをそれぞれβア４．βＭ４．βＮ５
とし、スｖ ツｙ ユホ−ル）’！圧ｔ：それぞ−ｔ″
Ｌ、ｖｙｐ、 ｖＴＮ、 ＶＴＮとする。また、ＭＯ８
ＦＦｉＴ６２と６５の接続点の電位をＶ４．、ＭＯ８Ｆ
ＥＴ６３と６４の接続点の電位をＶｓとし、また−Ｖｓ
日をＯ電位、＋Ｖ１）Ｄと−ｙｓｓの電位差をＶＤＤと
すると、ＭＯ３Ｆ］１ｉＴ６２．６５．＋Ｓ４に流れる
電流は等しいからセβ１１４（ＶＤＤ−Ｖ４−ＶＴｐ）
２＝＋β” （Ｖ４−Ｖｓ−ＶＴＮ）２＝＋βＮ’（Ｖ
、−Ｖ−ｒＮ）２ ・・・−・・・・−（２１１）が
成りたち、これらを解くと Ｖｓ ＝ ＶＤＤ −’Ｖｒｙｐ−ＶＴトー竺し−（Ｖ
ｐＤ−ＶＴＰ−２ＶＴす１＋α２ ・・・・・・・・・（２１２） となる。したがって βＮ５（βア４ βＮ５（βＮ４ と設計すれば（２１２）式は ｖＳキＶＤＤ −ＶＴＦ−ＶＴＮ−−・（２１５）とな
る。（２１３）式を見れば、第１６図の回路は端子６５
よシ＋ｖｌＤＤ基進としてスレッシュホールド電圧の和
の電圧を取シ出す基準電圧回路となっていることがわか
る。
れた十Ｖ１１Ｄｔ−基準とする基準電圧源の回路例を示
す。第１６図は、第６図の回路の中に用いられたーｙｓ
ｓを基準にした基準電圧源１０を＋ＶＤＤ基準に置き換
えたものである。第１３図において、６２はＰチャネル
ＭＯＥ！ＦＥＴ、６３゜６４はＮチャネルＭＯ８ＦＥＴ
である。 ＭＯ８ＦＦｆＴ６２，６３．６４をそれぞれ
直列に接続し電源間に接続するとともに、ＭＯ８ＦＦｉ
Ｔ６２と６３の接続点をＭＯ８ＦＥＴｉ２と６５のゲー
トに接続し、Ｍ ＯＳ Ｆ ＥＴ ６３と６４の接続点
をＭＯ８ＦＦ！Ｔ６４のゲートに接続している。Ｐチャ
ネルＭＯＥ＋ＦＥＴ６２ 、ＮチャネルＭＯ８ＦＦｉＴ
６３．６４のβをそれぞれβア４．βＭ４．βＮ５
とし、スｖ ツｙ ユホ−ル）’！圧ｔ：それぞ−ｔ″
Ｌ、ｖｙｐ、 ｖＴＮ、 ＶＴＮとする。また、ＭＯ８
ＦＦｉＴ６２と６５の接続点の電位をＶ４．、ＭＯ８Ｆ
ＥＴ６３と６４の接続点の電位をＶｓとし、また−Ｖｓ
日をＯ電位、＋Ｖ１）Ｄと−ｙｓｓの電位差をＶＤＤと
すると、ＭＯ３Ｆ］１ｉＴ６２．６５．＋Ｓ４に流れる
電流は等しいからセβ１１４（ＶＤＤ−Ｖ４−ＶＴｐ）
２＝＋β” （Ｖ４−Ｖｓ−ＶＴＮ）２＝＋βＮ’（Ｖ
、−Ｖ−ｒＮ）２ ・・・−・・・・−（２１１）が
成りたち、これらを解くと Ｖｓ ＝ ＶＤＤ −’Ｖｒｙｐ−ＶＴトー竺し−（Ｖ
ｐＤ−ＶＴＰ−２ＶＴす１＋α２ ・・・・・・・・・（２１２） となる。したがって βＮ５（βア４ βＮ５（βＮ４ と設計すれば（２１２）式は ｖＳキＶＤＤ −ＶＴＦ−ＶＴＮ−−・（２１５）とな
る。（２１３）式を見れば、第１６図の回路は端子６５
よシ＋ｖｌＤＤ基進としてスレッシュホールド電圧の和
の電圧を取シ出す基準電圧回路となっていることがわか
る。
また第１４図は、第６図の回路の中に用いられた一ｙｓ
ｓを基準にした基準電圧源２７を＋ＶＤＤ基準に置き換
えたものである。第１４図において、６６．６７はＰチ
ャネルＭＯＥｌ’ＦＥＴ、６８．６９はＮチャネルＭＯ
８ＦＥＴである。ＰチャネルＭＯ８ＦＥＴ６’６及び６
７のソースは＋■ＤＤＶＣ，接続され、ＮチャネルＭＯ
８ＦＥＴ６８及び６９のソースｔｒｉ−Ｖ８Ｂに接続さ
れている。 ＰチャネルＭＯＥＩＦ］１ｎＴ６６のドレ
インとＮチャネルＭＯ８ＦＥＴ６８のドレインは接続さ
れている。ＰチャネルＭＯ８ＦＥＴ６７のドレインとＮ
チャネルＭＯ８ＦＥＴ＋Ｓ９のドレインは接続されてい
る。
ｓを基準にした基準電圧源２７を＋ＶＤＤ基準に置き換
えたものである。第１４図において、６６．６７はＰチ
ャネルＭＯＥｌ’ＦＥＴ、６８．６９はＮチャネルＭＯ
８ＦＥＴである。ＰチャネルＭＯ８ＦＥＴ６’６及び６
７のソースは＋■ＤＤＶＣ，接続され、ＮチャネルＭＯ
８ＦＥＴ６８及び６９のソースｔｒｉ−Ｖ８Ｂに接続さ
れている。 ＰチャネルＭＯＥＩＦ］１ｎＴ６６のドレ
インとＮチャネルＭＯ８ＦＥＴ６８のドレインは接続さ
れている。ＰチャネルＭＯ８ＦＥＴ６７のドレインとＮ
チャネルＭＯ８ＦＥＴ＋Ｓ９のドレインは接続されてい
る。
ＮチャネルＭＯ８ＦＫＴ６９のゲートは、ＮチャネルＭ
Ｏ８ＦＥＴ６９のドレインに接続されている。Ｎチャネ
ルＭＯ８ＦＩＴｈＴ６８のゲートは＋ｙｎｎに接続され
ている。ＰチャネルＭＯ８ＦＫＴ６６と６７のゲートは
、共にＰチャネルＭＯ８ＦＥＴ６６のドレインに接続さ
れている。またＮチャネルＭＯ８ＦＥＴ６Ｂと６９のβ
衾共にβＮ６Ｊスレツシユホールド電圧をそれぞれＶＴ
ＮＩ！、 ＶＴＮＬとする。ＰチャネルＭＯ８ＦＢＴ６
６と６７のβを共にβ２６．スレッシュホールド電圧を
共にＶＴＰとする。また−７８ｓを０電位にとり、＋Ｖ
Ｄｌ）と−ＶＤＤとし、ＭＯ８ＦＦｉＴ６６と６８の接
続点の電位をＶ、、ＭＯ８ＦＥＴ６７と６９の接続点の
電位を７丁とする。コｃＤときＭＯＳ Ｆ”ＥＴ ６６
トロ ８に流れる電流は等しいから ＋・βＦ’（ＶＤＤ −Ｖｅ−ＶＴＰ）２＝−ｉｏβＮ
６（ＶＤＤ−ＶＴＮＲ）２・・・・・・・・・ （２１
４） が成り立つ。またＭ ＯＯＦ Ｅ Ｔ ６７と６９に流
れる電流は等しいから ＋９βＦ’ （ＶＤＤ Ｖｅ ＶＴＰ）２＝＋−βＮ６
（１’ｔ −Ｖ ＴＮＩＩ ）２・・・・・・・・・（
２１５） の関係式が得られ、（２１４）、 （２１５）式を解く
ことにより Ｖ７＝ＶＤＤ −（ＶＴｘＨ−ｙＴＮＩｌ） ・・−
・−（２１６）となる。（２１６）式を見ると、第１４
図の回路は端子７０より＋ＶＤＤ基準としてスレッシュ
ホールド電圧の差の電圧を取り出す基準電圧回路となっ
ていることがわかる。
Ｏ８ＦＥＴ６９のドレインに接続されている。Ｎチャネ
ルＭＯ８ＦＩＴｈＴ６８のゲートは＋ｙｎｎに接続され
ている。ＰチャネルＭＯ８ＦＫＴ６６と６７のゲートは
、共にＰチャネルＭＯ８ＦＥＴ６６のドレインに接続さ
れている。またＮチャネルＭＯ８ＦＥＴ６Ｂと６９のβ
衾共にβＮ６Ｊスレツシユホールド電圧をそれぞれＶＴ
ＮＩ！、 ＶＴＮＬとする。ＰチャネルＭＯ８ＦＢＴ６
６と６７のβを共にβ２６．スレッシュホールド電圧を
共にＶＴＰとする。また−７８ｓを０電位にとり、＋Ｖ
Ｄｌ）と−ＶＤＤとし、ＭＯ８ＦＦｉＴ６６と６８の接
続点の電位をＶ、、ＭＯ８ＦＥＴ６７と６９の接続点の
電位を７丁とする。コｃＤときＭＯＳ Ｆ”ＥＴ ６６
トロ ８に流れる電流は等しいから ＋・βＦ’（ＶＤＤ −Ｖｅ−ＶＴＰ）２＝−ｉｏβＮ
６（ＶＤＤ−ＶＴＮＲ）２・・・・・・・・・ （２１
４） が成り立つ。またＭ ＯＯＦ Ｅ Ｔ ６７と６９に流
れる電流は等しいから ＋９βＦ’ （ＶＤＤ Ｖｅ ＶＴＰ）２＝＋−βＮ６
（１’ｔ −Ｖ ＴＮＩＩ ）２・・・・・・・・・（
２１５） の関係式が得られ、（２１４）、 （２１５）式を解く
ことにより Ｖ７＝ＶＤＤ −（ＶＴｘＨ−ｙＴＮＩｌ） ・・−
・−（２１６）となる。（２１６）式を見ると、第１４
図の回路は端子７０より＋ＶＤＤ基準としてスレッシュ
ホールド電圧の差の電圧を取り出す基準電圧回路となっ
ていることがわかる。
第１５図は、本発明の回路の第４の実施例でちる。第６
図や第９図の回路においては、抵抗値制御回路は互い１
に並列に接続されていたが、第１５図の回路は、抵抗値
制御回路を直列に接続したものである。第１５図におい
て、７３は第１の基準電圧源、７４は第２の基準電圧源
である。７１゜７２は、ゲインの非常に高いオペアンプ
である。
図や第９図の回路においては、抵抗値制御回路は互い１
に並列に接続されていたが、第１５図の回路は、抵抗値
制御回路を直列に接続したものである。第１５図におい
て、７３は第１の基準電圧源、７４は第２の基準電圧源
である。７１゜７２は、ゲインの非常に高いオペアンプ
である。
７５．７６はＰチャネルＭＯ８ＦＥＴであり、それぞれ
抵抗値制御回路としての役目をしている。
抵抗値制御回路としての役目をしている。
７７に負荷である。ＰチャネルＭ Ｏ８Ｆ Ｅ Ｔ ７
５と７６は直列に接続された回路となって、更に負荷７
７と直列に接続され、電源間に接続されている。Ｐチャ
ネルＭ ＯＳ Ｆ Ｂ Ｔ ７５と１６の直列回路と負
荷７７の接続点が、定電圧回路の出力端子７８となって
いる。オペアンプ７１の反転入力端子には、第１の基準
電圧源７３の出力が接続され、オペフッ１フ２０反転入
力端子には第２の基準電圧源７４の出力が接続されてい
る。オペアンプ７１と７２の非反転入力端子には、共に
定電圧回路の出力端子７８が入力している。オペアンプ
７１の出力は、ＰチャネルＭＯ８ＦＥＴ７５のゲートに
接続され、オペアンプ７２の出ガはＰチャネルＭＯ８Ｆ
ＥＴ”７６のゲートに接続されている。
５と７６は直列に接続された回路となって、更に負荷７
７と直列に接続され、電源間に接続されている。Ｐチャ
ネルＭ ＯＳ Ｆ Ｂ Ｔ ７５と１６の直列回路と負
荷７７の接続点が、定電圧回路の出力端子７８となって
いる。オペアンプ７１の反転入力端子には、第１の基準
電圧源７３の出力が接続され、オペフッ１フ２０反転入
力端子には第２の基準電圧源７４の出力が接続されてい
る。オペアンプ７１と７２の非反転入力端子には、共に
定電圧回路の出力端子７８が入力している。オペアンプ
７１の出力は、ＰチャネルＭＯ８ＦＥＴ７５のゲートに
接続され、オペアンプ７２の出ガはＰチャネルＭＯ８Ｆ
ＥＴ”７６のゲートに接続されている。
また、 −ｙｓｓを０電位の基準とし、第１の基準電圧
源７３の出力電圧’ｅ Ｖ ａ とし、第２の基準電圧
源７４の出力電圧ｔ” Ｖ ＊とレーｖ８と■９は、第
１６図におけるそれぞれ特性線８０と特性線７９の温度
特性を持つとする。
源７３の出力電圧’ｅ Ｖ ａ とし、第２の基準電圧
源７４の出力電圧ｔ” Ｖ ＊とレーｖ８と■９は、第
１６図におけるそれぞれ特性線８０と特性線７９の温度
特性を持つとする。
以上の回路において、低温時においては、第１６図に見
られる通ＤＶｓ＜Ｖｅ であって、端子７８の電圧ｖ
ｒｓｇ との関係において（ａ） Ｖｒｓｇ（Ｖｇ
（Ｖｅ の関係にあるときは、オペアンプ７１と７２の反転入力
端子の電位は、共に非反転入力端子よシ高くなシ、かつ
オペアンプ７１と７２のゲインは非常に高いので、オペ
アンプ７１と７２の出力はほぼ−ｙｅｓに近い値となり
、ＰチャネルＭＯ８ＦＥＴ７５と７６の等価抵抗値は小
さくなって、定電圧回路出力端子７８の電位７ｒｓｇは
高くなるように修正される。
られる通ＤＶｓ＜Ｖｅ であって、端子７８の電圧ｖ
ｒｓｇ との関係において（ａ） Ｖｒｓｇ（Ｖｇ
（Ｖｅ の関係にあるときは、オペアンプ７１と７２の反転入力
端子の電位は、共に非反転入力端子よシ高くなシ、かつ
オペアンプ７１と７２のゲインは非常に高いので、オペ
アンプ７１と７２の出力はほぼ−ｙｅｓに近い値となり
、ＰチャネルＭＯ８ＦＥＴ７５と７６の等価抵抗値は小
さくなって、定電圧回路出力端子７８の電位７ｒｓｇは
高くなるように修正される。
（ｂ） ｙ、ｇ＝ｙ８（７゜
の関係にあるときは、オペアンプ７１の反転入力端子と
非反転入力端子の電位は等しいので、ＰチャネルＭＯ８
ＦＥＴ７５はＶｒｅｇ＝Ｖｓ ｋ保つ値で安定する。
非反転入力端子の電位は等しいので、ＰチャネルＭＯ８
ＦＥＴ７５はＶｒｅｇ＝Ｖｓ ｋ保つ値で安定する。
またオペアンプ７２の反転入力端子の電位は非反転入力
端子の電位より高いので、オペ’７ンプ７２の出力は−
ｙｓｓに飽和して、ＰチャネルＭＯ６ＦＦＩ！Ｔ７６は
最も低い等価抵抗値で飽和し安定する。し穴がってＶｒ
ｅｇ＝ＶＢ で安定する。
端子の電位より高いので、オペ’７ンプ７２の出力は−
ｙｓｓに飽和して、ＰチャネルＭＯ６ＦＦＩ！Ｔ７６は
最も低い等価抵抗値で飽和し安定する。し穴がってＶｒ
ｅｇ＝ＶＢ で安定する。
（ｃ） ＶＢ（Ｖｒｅｇ（Ｖｇ
の関係にあるときは、オペアンプ７１の反転入力端子の
電位は非反転入力端子の電位より低いので、オペアンプ
７１の出力はほぼ＋ＶＤＤに近い値となり、Ｐチャネル
ＭＯ８ＦＥＴ７５の等価抵抗値は非常に大きくなって定
電圧回路出力端子７８の電位ｖ ｒａｇ を低くする
方向に作用する。オペアンプ７２の反転入力端子の電位
は、非反転入力端子の電位より高いので、オペアンプ７
２の出力はほぼ−ｙｓｓに近い値となり、ＰチャネルＭ
Ｏ８Ｉｌ″ＥＴ７６の等価抵抗値は最小限の値にまでな
る。したがってＰチャネルＭＯ８ＦＥＴ７５ｉｄＯ，Ｆ
Ｆする方向へ、ＰチャネルＭＯ８ＦＥＴ７６はＯＮし、
等価抵抗値が下がるが、ＭＯ８ＦＥ’Ｔ７５と７６は直
列の接続の関係にあるので、ＯＦＦの方の働きが優先し
、定電圧回路出力端子７８の電位ｖ ｒ＠ｇは低くなる
ように修正される。
電位は非反転入力端子の電位より低いので、オペアンプ
７１の出力はほぼ＋ＶＤＤに近い値となり、Ｐチャネル
ＭＯ８ＦＥＴ７５の等価抵抗値は非常に大きくなって定
電圧回路出力端子７８の電位ｖ ｒａｇ を低くする
方向に作用する。オペアンプ７２の反転入力端子の電位
は、非反転入力端子の電位より高いので、オペアンプ７
２の出力はほぼ−ｙｓｓに近い値となり、ＰチャネルＭ
Ｏ８Ｉｌ″ＥＴ７６の等価抵抗値は最小限の値にまでな
る。したがってＰチャネルＭＯ８ＦＥＴ７５ｉｄＯ，Ｆ
Ｆする方向へ、ＰチャネルＭＯ８ＦＥＴ７６はＯＮし、
等価抵抗値が下がるが、ＭＯ８ＦＥ’Ｔ７５と７６は直
列の接続の関係にあるので、ＯＦＦの方の働きが優先し
、定電圧回路出力端子７８の電位ｖ ｒ＠ｇは低くなる
ように修正される。
（ｄ） Ｖｓ （Ｖｒｅｇ ＝ Ｖｇの関係にあると
き、オペアンプ７１の反転入力端子の電位は非反転入力
端子の電位より低いので、オペアンプ７１の出力はほぼ
＋ＶＤＤに近い値となり、ＰチャネルＭＯ８ＦＫＴ７５
の等価抵抗値は非常に大きくなって、定電圧回路出力Ｖ
ｒａｇ を下げる方向に作用する。またオペフッフッ
２０反転入力端子の電位と非反転入力端子の電位は等し
いので、ＰチャネルＭＯ６ＦＢＴ７６０等価抵抗値はＶ
ｒ＠ｇ＝Ｖ＊ ｋ保つような値をとるが、ＭＯ８ＦＦ
ｉＴ ７５と７６は直列の接続の関係にあるので、ＯＦ
Ｆの方の作用が優先し、定電圧回路出力端子７８の電位
ｖ ｒａｇは低くなるように修正される。
き、オペアンプ７１の反転入力端子の電位は非反転入力
端子の電位より低いので、オペアンプ７１の出力はほぼ
＋ＶＤＤに近い値となり、ＰチャネルＭＯ８ＦＫＴ７５
の等価抵抗値は非常に大きくなって、定電圧回路出力Ｖ
ｒａｇ を下げる方向に作用する。またオペフッフッ
２０反転入力端子の電位と非反転入力端子の電位は等し
いので、ＰチャネルＭＯ６ＦＢＴ７６０等価抵抗値はＶ
ｒ＠ｇ＝Ｖ＊ ｋ保つような値をとるが、ＭＯ８ＦＦ
ｉＴ ７５と７６は直列の接続の関係にあるので、ＯＦ
Ｆの方の作用が優先し、定電圧回路出力端子７８の電位
ｖ ｒａｇは低くなるように修正される。
（ｅ） Ｖａ ＜ Ｖａ （Ｖ ｒａｇの関係にある
ときは、オペアンプ７１と７２は共に、反転入力端子の
電位が非反転入力端子の電位より低いので、オペアンプ
７１と７２の出力はともに＋ＶＤＤに近くなり、Ｐチャ
ネルＭ ＯＳ Ｆ Ｅ Ｔ７５と７６の等価抵抗値は非
常に太きくなって、定電圧回路出力電圧ｖｒａｇは低く
なるように修正される。
ときは、オペアンプ７１と７２は共に、反転入力端子の
電位が非反転入力端子の電位より低いので、オペアンプ
７１と７２の出力はともに＋ＶＤＤに近くなり、Ｐチャ
ネルＭ ＯＳ Ｆ Ｅ Ｔ７５と７６の等価抵抗値は非
常に太きくなって、定電圧回路出力電圧ｖｒａｇは低く
なるように修正される。
以上、（ａ）〜（θ）までの場合を総合すると、ＶＢ＜
ｖ、の場合にはＶ ｒａｇ ＝ Ｖ Ｂ で安定する
。
ｖ、の場合にはＶ ｒａｇ ＝ Ｖ Ｂ で安定する
。
つまり、抵抗値制御回路が直列に接続され７’（場合に
は、低い方の基準電圧で定電圧回路の出力は安定するこ
とがわかる。したがって第１６図に示すように、高温に
おいて逆にｖｅ（ｖ８となつｆｃ場合（は、低い方の基
準電圧ｖ９で安定し、■ｒ＠ｇ＝ｖｇとなる。したがっ
て第１５図の回路の場合、定電圧回路の出力■ｒｅｇは
、第１の基準電圧回路７３の出力電圧ｖ８と第２の基準
電圧回路７４の出力電圧ｖ９の低い方の電圧となるので
、第１７図に示す太い実線８１の特性金持つことになる
。なお第１７図における破線は、第１６図における特性
線７９と８０の一部である。
は、低い方の基準電圧で定電圧回路の出力は安定するこ
とがわかる。したがって第１６図に示すように、高温に
おいて逆にｖｅ（ｖ８となつｆｃ場合（は、低い方の基
準電圧ｖ９で安定し、■ｒ＠ｇ＝ｖｇとなる。したがっ
て第１５図の回路の場合、定電圧回路の出力■ｒｅｇは
、第１の基準電圧回路７３の出力電圧ｖ８と第２の基準
電圧回路７４の出力電圧ｖ９の低い方の電圧となるので
、第１７図に示す太い実線８１の特性金持つことになる
。なお第１７図における破線は、第１６図における特性
線７９と８０の一部である。
ｇ４１．８図は、本発明の回路の第５の実確例である。
第１５図は、２個の基準電圧源を用い、２個の抵抗値制
御回路全直列に接続した場合であったが、第１８図は、
更に拡張して３個の基準電圧源を用い、３個の抵抗値制
御回路を直列にした場合の回路である。第１８図におい
て、８５は第１の基準電圧源、８６は第２の基準電圧源
、８７は第３の基準電圧源である。８・２，８５．８４
は、ゲインの非常に高いオペアンプである。８８，８９
゜９０はＰチャネルＭＯ８ＦＥＴであり、それぞれ抵抗
値制御回路の役目をする。９・１は負荷である。
御回路全直列に接続した場合であったが、第１８図は、
更に拡張して３個の基準電圧源を用い、３個の抵抗値制
御回路を直列にした場合の回路である。第１８図におい
て、８５は第１の基準電圧源、８６は第２の基準電圧源
、８７は第３の基準電圧源である。８・２，８５．８４
は、ゲインの非常に高いオペアンプである。８８，８９
゜９０はＰチャネルＭＯ８ＦＥＴであり、それぞれ抵抗
値制御回路の役目をする。９・１は負荷である。
ＰチャネルＭＯ８ＦＦｌｉＴ８８と８９と９０は、直列
に接続された回路となって負荷９１に直列に接続され、
電源間に接続されている。ＰチャネルＭＯ８ＦＥＴ８８
と８９と９０の直列回路と負荷９１の接続点が、定電圧
回路の出力端子９２となっている。オペアンプ８２の反
転入力端子には、第１の基準電圧源８５の出力が接続さ
れ、オペアンプ８３０反転入力端子には、第２の基準電
圧源８６の出力が接続され、オペフッ１８４０反転入力
端子には、第３の基準電圧源８７の出力が接続されてい
る。オペアンプ８２，８３，８４の非反転入力端子には
、共に定電圧回路出力端子９２が入力している。オペア
ンプ８２の出力は、ＰチャネルＭＯ８ＦＥＴ８Ｂのゲー
トに接続され、オペアンプ８６の出力はＰチャネルＭＯ
８ＦＥＴ８９のゲートに接続され、オペアンプ８４の出
力はＰチャネルＭＯ８ＦＫＴ９０のゲートに接続されて
いる。
に接続された回路となって負荷９１に直列に接続され、
電源間に接続されている。ＰチャネルＭＯ８ＦＥＴ８８
と８９と９０の直列回路と負荷９１の接続点が、定電圧
回路の出力端子９２となっている。オペアンプ８２の反
転入力端子には、第１の基準電圧源８５の出力が接続さ
れ、オペアンプ８３０反転入力端子には、第２の基準電
圧源８６の出力が接続され、オペフッ１８４０反転入力
端子には、第３の基準電圧源８７の出力が接続されてい
る。オペアンプ８２，８３，８４の非反転入力端子には
、共に定電圧回路出力端子９２が入力している。オペア
ンプ８２の出力は、ＰチャネルＭＯ８ＦＥＴ８Ｂのゲー
トに接続され、オペアンプ８６の出力はＰチャネルＭＯ
８ＦＥＴ８９のゲートに接続され、オペアンプ８４の出
力はＰチャネルＭＯ８ＦＫＴ９０のゲートに接続されて
いる。
さて、以上の回路構成［、第１ｓ図の回路の原理を拡張
しただけであり、直列回路においては、等価抵抗値の高
い方が優先して作用する原則は、３個の場合でも変らな
いので、第１８図の定電圧回路の出力電圧７ｒｅｇは、
第１．第２．第５の基準電圧源８５，８６．．８７の出
力電圧の最も低い電圧に制御される。したがって第１９
図において特性線９３を第１の基準電圧源８５の出力電
圧特性、特性線９４を第２の基準電圧源８６の出力電圧
特性、特性線９５を第３の基準電圧源８７の出力電圧特
性とすると、第１８図の定電圧回路の出力成田■ｒａｇ
は第２０図に示す太い実線９６のように合成された特性
となる。なお、第２０図における破線は、第１９図にお
ける特性線９３，９４゜９５の一部である。
しただけであり、直列回路においては、等価抵抗値の高
い方が優先して作用する原則は、３個の場合でも変らな
いので、第１８図の定電圧回路の出力電圧７ｒｅｇは、
第１．第２．第５の基準電圧源８５，８６．．８７の出
力電圧の最も低い電圧に制御される。したがって第１９
図において特性線９３を第１の基準電圧源８５の出力電
圧特性、特性線９４を第２の基準電圧源８６の出力電圧
特性、特性線９５を第３の基準電圧源８７の出力電圧特
性とすると、第１８図の定電圧回路の出力成田■ｒａｇ
は第２０図に示す太い実線９６のように合成された特性
となる。なお、第２０図における破線は、第１９図にお
ける特性線９３，９４゜９５の一部である。
以上、第１５図においては２個の基準電源の場合、第１
８図においては３個の基準電圧源の場合について述べた
が、一般に基準電圧源がいくつの場合であっても、抵抗
値制御回路を直列に接続すると、定゛屯圧回路の出力成
田は複数個の基準電圧源の最も低い値が合成されｆｃ％
性となる。
８図においては３個の基準電圧源の場合について述べた
が、一般に基準電圧源がいくつの場合であっても、抵抗
値制御回路を直列に接続すると、定゛屯圧回路の出力成
田は複数個の基準電圧源の最も低い値が合成されｆｃ％
性となる。
第２１図は、本発明の回路の第６の実施例である。前述
した第１５図と第１８区１の回路においては、基準電圧
源も定電圧回路出力も−ＶＢＱ （ＯＨ位）を基準にし
たものであるが、第２１図においては、基準電圧源も定
電圧回路も＋ＶＤＤを基準にするものである。第２１図
において、１００は＋■Ｄ′Ｄを基準とする第１の基準
電圧源、１０１も同様の第２の基準電圧源、１０２も同
様の第３の基￥、電圧諒である。９７，９８．９９は、
ゲインの非常に高いオペアンプである。１０３．ｉ［，
１４゜１０５にＮチャネルＭ ＯＳ Ｆ’ ＢＩ Ｔで
あり、それぞれ抵抗値制御回路の役目をしている。１０
６は負荷である。１１チャネルＭＯ９ＦＥＴ１０５と１
０４と１０５は、直列に接続された回路となって負荷１
０６と直列に接続され、電源間に接続されている。Ｎチ
ャネルＭＯ８ＦＥＴ １０５，１０４，１０５の直列回
路と負荷１０６の接続点が定電圧回路の出力端子１０７
となっている。オペアンプ９７の反転入力端子には、第
１の基準電圧源１００の出力カ接続され、オペフッ１９
８０反転入力端子には第２の基準電圧源１０１の出力が
接続され、オペアンプ９９０反転入力端子には第６の基
準電圧源１０２の出力が接続されている。オペアンプ９
７．９８．９９の非反転入力端子には、共に定こ圧回路
の出力端子１０７が入力している。オペアンプ９７の出
力は、ＮチャネルＭＯ８ＦＥＴ１０３のゲートに接続さ
れ、オペアンプ９８の出力はＮチャネル゛ＭＯ８ＦＥＴ
１０４のゲートに接１続すれ、オペアンプ９９の出力
はＮチャネルＭＯ８ＰＥＴ Ｉ Ｄ ５のゲートに接続
されている。
した第１５図と第１８区１の回路においては、基準電圧
源も定電圧回路出力も−ＶＢＱ （ＯＨ位）を基準にし
たものであるが、第２１図においては、基準電圧源も定
電圧回路も＋ＶＤＤを基準にするものである。第２１図
において、１００は＋■Ｄ′Ｄを基準とする第１の基準
電圧源、１０１も同様の第２の基準電圧源、１０２も同
様の第３の基￥、電圧諒である。９７，９８．９９は、
ゲインの非常に高いオペアンプである。１０３．ｉ［，
１４゜１０５にＮチャネルＭ ＯＳ Ｆ’ ＢＩ Ｔで
あり、それぞれ抵抗値制御回路の役目をしている。１０
６は負荷である。１１チャネルＭＯ９ＦＥＴ１０５と１
０４と１０５は、直列に接続された回路となって負荷１
０６と直列に接続され、電源間に接続されている。Ｎチ
ャネルＭＯ８ＦＥＴ １０５，１０４，１０５の直列回
路と負荷１０６の接続点が定電圧回路の出力端子１０７
となっている。オペアンプ９７の反転入力端子には、第
１の基準電圧源１００の出力カ接続され、オペフッ１９
８０反転入力端子には第２の基準電圧源１０１の出力が
接続され、オペアンプ９９０反転入力端子には第６の基
準電圧源１０２の出力が接続されている。オペアンプ９
７．９８．９９の非反転入力端子には、共に定こ圧回路
の出力端子１０７が入力している。オペアンプ９７の出
力は、ＮチャネルＭＯ８ＦＥＴ１０３のゲートに接続さ
れ、オペアンプ９８の出力はＮチャネル゛ＭＯ８ＦＥＴ
１０４のゲートに接１続すれ、オペアンプ９９の出力
はＮチャネルＭＯ８ＰＥＴ Ｉ Ｄ ５のゲートに接続
されている。
以上め回路は、第１８図の回路を−ｙｓｓ基準に変換し
ただけであるので、定電圧回路出力実子１０７には＋Ｖ
ＤＤ側から、第１．第２．第３の基準電圧源の電圧差の
絶対値の最も小さい電圧が合成されｆｃ特性となって出
力される。なお、第２１図においては基準電圧源が３個
の場合を示したが、このような＋ＶＤＤ基準の定電圧回
路の場合でも、基準電圧源はいくつの場合であっても、
同じ原理で構成できることは云うまでもない。
ただけであるので、定電圧回路出力実子１０７には＋Ｖ
ＤＤ側から、第１．第２．第３の基準電圧源の電圧差の
絶対値の最も小さい電圧が合成されｆｃ特性となって出
力される。なお、第２１図においては基準電圧源が３個
の場合を示したが、このような＋ＶＤＤ基準の定電圧回
路の場合でも、基準電圧源はいくつの場合であっても、
同じ原理で構成できることは云うまでもない。
第２２図は、本発明の回路の第７の実施例である。、６
個の基準電圧源を用いた場合であって、抵抗値制御回路
をすべて並列に接続したのが、第９図の回路であり、す
べて直列に接続したのが、第１８図の回路であったが、
第２２図は、２個の抵抗値制御回路を直列に接続した回
路を、残りの１個の抵抗値制御回路と並列に接続した回
路である。
個の基準電圧源を用いた場合であって、抵抗値制御回路
をすべて並列に接続したのが、第９図の回路であり、す
べて直列に接続したのが、第１８図の回路であったが、
第２２図は、２個の抵抗値制御回路を直列に接続した回
路を、残りの１個の抵抗値制御回路と並列に接続した回
路である。
第２２図において、６９は第１の基準電圧源、４０は第
２の基準電圧源、４１は第６の基準電圧源である。１０
８，１０９，１１０は、ゲインの非常に高いオペアンプ
である。１１１，１１２゜１１３は、ＰチャネルＭＯ８
ＦＥＴであり、それぞれ抵Ｋｆげ制御回路の役目をして
いる。１１４は負荷である。ＰチャネルＭＯ８ＦＢＴ１
１１と１１２は、直列に接続された回路となってＰチャ
ネルＭＯ８ＦＥＴ １１３と並列に接続されている。
２の基準電圧源、４１は第６の基準電圧源である。１０
８，１０９，１１０は、ゲインの非常に高いオペアンプ
である。１１１，１１２゜１１３は、ＰチャネルＭＯ８
ＦＥＴであり、それぞれ抵Ｋｆげ制御回路の役目をして
いる。１１４は負荷である。ＰチャネルＭＯ８ＦＢＴ１
１１と１１２は、直列に接続された回路となってＰチャ
ネルＭＯ８ＦＥＴ １１３と並列に接続されている。
前記ＰチャネルＭＯ８ＦＦｉＴ１１１．１１２゜１１５
によって構成された回路と負荷１１４は直列に接続され
、電源間に接続されている。ＰチャネルＭＯ８ＦＥＴ１
１１，１１２，１１３によって構成された回路と負荷１
１４の接続点が、定電圧回路の出力端子１１５どなって
いる。オペアンプ１０８の反転入力端子には、第１の基
準電圧源６９の出力が接続され、オペアンプ１０９０反
転入力端子には第２の基準電圧源４０の出力が接続され
、オペフッ１１１００反転入力端子には第３の基準電圧
源４１の出力が接続されている。オペアンプ１０８，１
０９，１１０の非反転入力端子には、共に定電圧回路出
力端子１１５が入力している。オペアンプ１０８の出力
は、Ｐチャイ・ルＭＯ８ＦＥＴ１１１のゲートに接続さ
れ、オペアンプ１０９の出力なＰチャネルＭＯ８ＦＫＴ
１１２のゲートに接続され、オペアンプ１１０の出力に
ＰチャネルＭＯ８ＦＥＴ１１３のゲートに接続されてい
る。
によって構成された回路と負荷１１４は直列に接続され
、電源間に接続されている。ＰチャネルＭＯ８ＦＥＴ１
１１，１１２，１１３によって構成された回路と負荷１
１４の接続点が、定電圧回路の出力端子１１５どなって
いる。オペアンプ１０８の反転入力端子には、第１の基
準電圧源６９の出力が接続され、オペアンプ１０９０反
転入力端子には第２の基準電圧源４０の出力が接続され
、オペフッ１１１００反転入力端子には第３の基準電圧
源４１の出力が接続されている。オペアンプ１０８，１
０９，１１０の非反転入力端子には、共に定電圧回路出
力端子１１５が入力している。オペアンプ１０８の出力
は、Ｐチャイ・ルＭＯ８ＦＥＴ１１１のゲートに接続さ
れ、オペアンプ１０９の出力なＰチャネルＭＯ８ＦＫＴ
１１２のゲートに接続され、オペアンプ１１０の出力に
ＰチャネルＭＯ８ＦＥＴ１１３のゲートに接続されてい
る。
さて、以上の回路において、第２２図の第１゜第２．第
６の基４電圧源の特性にそれぞれ等しいものとし、第１
．第２．第３の基準電圧源の特性が、第１０図における
特性線４７，４８．４９にそれぞれ対応づ゛るとすわ２
ば、い−１壕での説明により抵抗値制御回路が並列の場
合には窩い方の基準電圧、直列の場合には低い方の基準
電圧が支配的になるので、第２２図の出力電圧の特性は
、第２６図の太い実線１１６の特性のようになる。なお
第２６図において、破線は第１０図における特性線４７
、４．８ 、４９の一部を示している。
６の基４電圧源の特性にそれぞれ等しいものとし、第１
．第２．第３の基準電圧源の特性が、第１０図における
特性線４７，４８．４９にそれぞれ対応づ゛るとすわ２
ば、い−１壕での説明により抵抗値制御回路が並列の場
合には窩い方の基準電圧、直列の場合には低い方の基準
電圧が支配的になるので、第２２図の出力電圧の特性は
、第２６図の太い実線１１６の特性のようになる。なお
第２６図において、破線は第１０図における特性線４７
、４．８ 、４９の一部を示している。
第２４図は、本発明の回路の第８の実施例である。第２
４図は、回路どしては第２２図とＶｌじ構成であるが、
第２２図において、第１０図における特性線４７の特性
を持つ第１の基準電圧源６９に、直列構成となっている
抵抗値制御回路１１１を制御する基準として、また特注
線４９の特性を持つ第３の基準電圧源４１は、並列構成
となっている抵抗値制御回路１１３七制御迎する基準と
して作用していたが、第２４図におい′ＣＱ工、特性ω
４７の特性を持つ第１の基準電圧源３９ば、並列構成と
なっている抵抗値制御回路１２０を制御する基準として
、！た特性線４９の特性を持つ第３の基準電圧源４１ば
、直列構成となっている抵抗値制御回路１２２を制御す
る基準として作用するように構成されている。つまり、
第２２図と第２４図の回路は本質的に同じであるが、例
として用いている基準電圧源を第２２図と第２４図で入
れ替えたものである。、第２４図おいて、基準電圧源３
９，４０．４１は、それぞｉ′Ｌ第１０図における特性
線４７，４８．４９の出力特性を持つとすると、抵抗値
口１］御回路が並列の場合にｔま高い方の基準電圧が、
直列の場合には低い方の基準電圧が支配するという原理
によシ、第２４図の定電圧回路出力は第２５図の太い実
線１２５の特性となる。
４図は、回路どしては第２２図とＶｌじ構成であるが、
第２２図において、第１０図における特性線４７の特性
を持つ第１の基準電圧源６９に、直列構成となっている
抵抗値制御回路１１１を制御する基準として、また特注
線４９の特性を持つ第３の基準電圧源４１は、並列構成
となっている抵抗値制御回路１１３七制御迎する基準と
して作用していたが、第２４図におい′ＣＱ工、特性ω
４７の特性を持つ第１の基準電圧源３９ば、並列構成と
なっている抵抗値制御回路１２０を制御する基準として
、！た特性線４９の特性を持つ第３の基準電圧源４１ば
、直列構成となっている抵抗値制御回路１２２を制御す
る基準として作用するように構成されている。つまり、
第２２図と第２４図の回路は本質的に同じであるが、例
として用いている基準電圧源を第２２図と第２４図で入
れ替えたものである。、第２４図おいて、基準電圧源３
９，４０．４１は、それぞｉ′Ｌ第１０図における特性
線４７，４８．４９の出力特性を持つとすると、抵抗値
口１］御回路が並列の場合にｔま高い方の基準電圧が、
直列の場合には低い方の基準電圧が支配するという原理
によシ、第２４図の定電圧回路出力は第２５図の太い実
線１２５の特性となる。
なお第２５図において、破線は第１０図における特性線
４７．４８．４９の一部を示すものである。
４７．４８．４９の一部を示すものである。
第２６図は、本発明の回路の第９の実施例である。３個
の基準電圧源を用いた場合であって、抵抗値制御回路を
直列や並列や、またそれを組み合わせた場合の例を第９
図、第１８図、第２２図で示したが、第２６図は、２個
の抵抗値制御回路を並列に接続した回路を、残９０１個
の抵抗値制御回路と直列に接続しｆｃ場合の回路である
。第２６図において、３９は第１の基準電圧源、４ｏは
第２の基準電圧源、４１は第３の基準電圧源である。
の基準電圧源を用いた場合であって、抵抗値制御回路を
直列や並列や、またそれを組み合わせた場合の例を第９
図、第１８図、第２２図で示したが、第２６図は、２個
の抵抗値制御回路を並列に接続した回路を、残９０１個
の抵抗値制御回路と直列に接続しｆｃ場合の回路である
。第２６図において、３９は第１の基準電圧源、４ｏは
第２の基準電圧源、４１は第３の基準電圧源である。
１２６．１２７，１２８は、ゲインの非常に高いオペア
ンプであ込。１２９，１３０，１３１ＱＰチャネルＭＯ
’５ＦＦｉＴ″′Ｃあり、それぞれ抵抗値制御回路の役
目をしている。１３２は負荷である。
ンプであ込。１２９，１３０，１３１ＱＰチャネルＭＯ
’５ＦＦｉＴ″′Ｃあり、それぞれ抵抗値制御回路の役
目をしている。１３２は負荷である。
ＰチャネルＭＯ８ＦＥＴ１２９と１６１は、並列−に接
続さｆｉた回路となってＰチャネルＭＯ８ＦＫＴ１６０
と直列に接続されている。前記ＰチャネルＭＯ８ＦＥＴ
１２９と１３１に、ｌニッチ構成すｈ−ｈ回路と負荷１
５２は直列に接続され、電源間に接続されている。Ｐナ
ヤネルＭＯ８ＦＥＴ １２９と１６０と１３１によって
構成された回路と、負荷１５２の接続点が定′ｉｕ圧回
路の出力端子１３３となっている。オペフッ１１２６０
反転入力端子には第１の基準電圧源３９の出力が接続さ
れ、オペアンプ１２７０反転入力端子には第２の基準電
圧源４０の出力が接続され、オペアンプ１２８の反転入
力端子には第６の基準電圧源４１の出力が接続されてい
る。オペアンプ１２６，１２７，１２８の非反転入力端
子には、共に定電圧回路出力端子１３３が入力している
。オペアンプ１２６の出力は、ＰチャネルＭＯ８ＦＫＴ
１２９のゲートに接続され、オペアンプ１２７の出力は
、ＰチャネルＭＯ６ＦＥＴ１３０のゲートに接続され、
オペアンプ１２８の出力はＰチャネルＭＯ８ＦＥＴ １
３１のゲートに接続されている。
続さｆｉた回路となってＰチャネルＭＯ８ＦＫＴ１６０
と直列に接続されている。前記ＰチャネルＭＯ８ＦＥＴ
１２９と１３１に、ｌニッチ構成すｈ−ｈ回路と負荷１
５２は直列に接続され、電源間に接続されている。Ｐナ
ヤネルＭＯ８ＦＥＴ １２９と１６０と１３１によって
構成された回路と、負荷１５２の接続点が定′ｉｕ圧回
路の出力端子１３３となっている。オペフッ１１２６０
反転入力端子には第１の基準電圧源３９の出力が接続さ
れ、オペアンプ１２７０反転入力端子には第２の基準電
圧源４０の出力が接続され、オペアンプ１２８の反転入
力端子には第６の基準電圧源４１の出力が接続されてい
る。オペアンプ１２６，１２７，１２８の非反転入力端
子には、共に定電圧回路出力端子１３３が入力している
。オペアンプ１２６の出力は、ＰチャネルＭＯ８ＦＫＴ
１２９のゲートに接続され、オペアンプ１２７の出力は
、ＰチャネルＭＯ６ＦＥＴ１３０のゲートに接続され、
オペアンプ１２８の出力はＰチャネルＭＯ８ＦＥＴ １
３１のゲートに接続されている。
さて以上の回路において、第２６図における第１、第２
．第３の基準電圧源の特性が、第１０図における特性線
４７．４８．４９にそれぞれ対応するとすれば、抵抗値
制御回路が並列の場合には高い方の基準電圧が支配し、
直列の場合には低い方の基準電圧が支配するという原理
により、第２６図の定′亀圧回路出力は第２７図の太い
実線１６４の特性となる。なお第２７図において、破線
は第１０図における特性線４７．４８．４９の一部を示
すものである。
．第３の基準電圧源の特性が、第１０図における特性線
４７．４８．４９にそれぞれ対応するとすれば、抵抗値
制御回路が並列の場合には高い方の基準電圧が支配し、
直列の場合には低い方の基準電圧が支配するという原理
により、第２６図の定′亀圧回路出力は第２７図の太い
実線１６４の特性となる。なお第２７図において、破線
は第１０図における特性線４７．４８．４９の一部を示
すものである。
さて、第９図、第２２図、第２４図、第２６図の回路に
おいては、第１０図に示す３つの特性線をそれぞれ持つ
３個の基準電圧源を同じように用いながら、それによっ
てそれぞれ制御される抵抗値制御回路の直並列の組み合
せを変えることにより、第１１図、第２３図、第２５図
、第２７図に示すように、定電圧回路出力端子を様々に
変えられることがわかる。したがって一般に、１個の基
準電圧源によって目的の特性の定電圧回路を得られない
ときに（仁、目的の特性の一部もしくは近い特性をそれ
ぞれ持つ異なった複数餉の基準電圧源を用い、それぞれ
によって制御される抵抗値制御回路の直並列ケ様々に組
み合せることによって、自在に特性を合成し、目的の特
性金持つ定電圧回路を得ることができる。
おいては、第１０図に示す３つの特性線をそれぞれ持つ
３個の基準電圧源を同じように用いながら、それによっ
てそれぞれ制御される抵抗値制御回路の直並列の組み合
せを変えることにより、第１１図、第２３図、第２５図
、第２７図に示すように、定電圧回路出力端子を様々に
変えられることがわかる。したがって一般に、１個の基
準電圧源によって目的の特性の定電圧回路を得られない
ときに（仁、目的の特性の一部もしくは近い特性をそれ
ぞれ持つ異なった複数餉の基準電圧源を用い、それぞれ
によって制御される抵抗値制御回路の直並列ケ様々に組
み合せることによって、自在に特性を合成し、目的の特
性金持つ定電圧回路を得ることができる。
さて、以上の回路においては、基準電圧源の出力電圧と
定′銃圧回路の出力電圧が等しい場合の回路について述
べて米たが、第２８図は、基準電圧源の出力電圧と定電
圧回路の出力電圧が、必ずしも等しくない場合の回路で
ある。第２８図の回路において、１５５，１３７はＰチ
ャネルＭＯ５ＦＥＴであシ、１３６，１３８ケよＮチャ
ネルＭＯ８ＦＥＴであり、ＭＯ８Ｆ１１ｉＴ、１３５，
１５６，１３７゜１３８によって基準電圧回路１６９が
債成されている。１４０ば、ゲインの非常に高いオペア
ンプでおる。１４１はＰチャネルＭｏｓｙｇ’ｒであり
、抵抗値制御回路の役目をしている。１４２は負荷であ
る。ＰチャネルＭＯ８ＦＥＴ１３５とＮチャネルＭＯ８
ＦＥＴ １５６は直列に接続され、ＩＬ電源間接続され
ている。ＰチャネルＭ ＯＥＩ Ｆ Ｅ Ｔ１６５とＮ
チャネルＭＯ８ＦＥＴ１５６のゲートは、共にＰチャネ
ルＭＯＥ！ＦＥＴ１３５とＮチャネルＭＯ８ＦＥＴ１３
６の接続点に接続されている。ＰチャネルＭＯ８ＦＥＴ
１４１とＰチャネルＭＯ８ＦＥＴ１５７とＮチャネルＭ
ＯＳ Ｆ ＩＣＴ１６８は直列に接続され、電源間に
接続されている。ＭＯＥＩＦＥＴ１３７と１６８のゲー
トは、共にＭＯ８ＦＥＴ１５７と１５８の接続点ＶＣＷ
続されている。オペアンプ１４００反転入力端子＋−１
、ＭＯ８ＦＥＴ１３５と１３６の接続点に接続され、非
反転入力端子はＭＯ８ＦＥＴ１３７と１３８の接α点に
接続されている。オペアンプ１４０の出力は、Ｐチャネ
ルＭＯＥＩＦＥＴ １４１のゲートに接続されている。
定′銃圧回路の出力電圧が等しい場合の回路について述
べて米たが、第２８図は、基準電圧源の出力電圧と定電
圧回路の出力電圧が、必ずしも等しくない場合の回路で
ある。第２８図の回路において、１５５，１３７はＰチ
ャネルＭＯ５ＦＥＴであシ、１３６，１３８ケよＮチャ
ネルＭＯ８ＦＥＴであり、ＭＯ８Ｆ１１ｉＴ、１３５，
１５６，１３７゜１３８によって基準電圧回路１６９が
債成されている。１４０ば、ゲインの非常に高いオペア
ンプでおる。１４１はＰチャネルＭｏｓｙｇ’ｒであり
、抵抗値制御回路の役目をしている。１４２は負荷であ
る。ＰチャネルＭＯ８ＦＥＴ１３５とＮチャネルＭＯ８
ＦＥＴ １５６は直列に接続され、ＩＬ電源間接続され
ている。ＰチャネルＭ ＯＥＩ Ｆ Ｅ Ｔ１６５とＮ
チャネルＭＯ８ＦＥＴ１５６のゲートは、共にＰチャネ
ルＭＯＥ！ＦＥＴ１３５とＮチャネルＭＯ８ＦＥＴ１３
６の接続点に接続されている。ＰチャネルＭＯ８ＦＥＴ
１４１とＰチャネルＭＯ８ＦＥＴ１５７とＮチャネルＭ
ＯＳ Ｆ ＩＣＴ１６８は直列に接続され、電源間に
接続されている。ＭＯＥＩＦＥＴ１３７と１６８のゲー
トは、共にＭＯ８ＦＥＴ１５７と１５８の接続点ＶＣＷ
続されている。オペアンプ１４００反転入力端子＋−１
、ＭＯ８ＦＥＴ１３５と１３６の接続点に接続され、非
反転入力端子はＭＯ８ＦＥＴ１３７と１３８の接α点に
接続されている。オペアンプ１４０の出力は、Ｐチャネ
ルＭＯＥＩＦＥＴ １４１のゲートに接続されている。
ＰチャネルＭＯ８Ｆ、ＥＴ１４１と１６７の接読点が定
電圧回路出力端子１４６となり、定電圧回路出力端子１
４６と−ｖａａの間に負荷１４２が接続されている。こ
こでＭ ＯＳＦ ’Ｅ＝ Ｔｌ３５，１３６，１３７，
１３８のβをそれぞれβＰＩＯ，βＮ１０１βＰ１１．
βＮｉｌ とし、スレッシュホールド電圧にそれぞれ
ＶＴＰ 、 ＶＴＮ 、 ＶＴＩＩＩ 、 ＶＴＮとす
る。ＭＯｓＦＥＴ １５５と１６６の接読点の電位’ｊ
”Ｖｔｏとし、ＭＯ８’Ｅ’ＥＴ１３７と１３８の接続
点の電位をＶｌｌとする。ま穴−Ｖ８［］を０電位とし
、＋ＶＤＤと−ｙｅｓの電位差をＶＩＩＤとし、定電圧
回路出力端子１４３の電位ｋ ’Ｖ ｒ ｅ ｇ とす
る。このときＭＯ８ＦＦｉＴ１’３５と１５６に流れる
電流は等しいから −１・βＰ”（ｖＤＤ−Ｖｌ（１−ＶＴＰア＝−１・β
Ｎ”（Ｗｉｌｌ Ｖ”）２・・・・・・・・・（２１
７） の関係があり、解くと ・・・・・・・・・（２１８） となる。ここで βＰＩＯ＜＜βＮ１０ と設計す相ば（２１Ｂ）式は ＶＩＯキＶＰＩＪ −・−−（２１９）となる。また
ＭＯＥＩＦＥＴ１３７と１５８に流れる電流は等しいか
ら ＋・βｐＨ（ｙｒ’ｅｇ −Ｖｔｔ−■７ｐ）２＝＋−
β””（Ｖｌｌ −ＶＴＮ）２・・・・・・・・・（２
２０） の関係があり、解くと ・・・・・・・・・（２２１） となる。さてオペアンプ１４０のゲインは非常に高いの
で、安定点においては ｖｌ。＝ｖ１１ ・・・・・・・・・ （２２２）
となる。したがって（２１９）、 （２２１）、 （２
２２）式により Ｖｒｏｇ＝ＶＴＰ−１−ＶＴＮ −−−（２２３）と
なる。したがって、第２８図の回路においては、基準電
圧源１５９において出力さｆした電圧ｖ１０゜Ｖｔｔの
電圧は、共にほぼＶＴＮであるのに対し、定電圧回路出
力は（ＶＴＰ−１−ＶＴＮ） と異なっており、この
ような回路もあることがわかる。
電圧回路出力端子１４６となり、定電圧回路出力端子１
４６と−ｖａａの間に負荷１４２が接続されている。こ
こでＭ ＯＳＦ ’Ｅ＝ Ｔｌ３５，１３６，１３７，
１３８のβをそれぞれβＰＩＯ，βＮ１０１βＰ１１．
βＮｉｌ とし、スレッシュホールド電圧にそれぞれ
ＶＴＰ 、 ＶＴＮ 、 ＶＴＩＩＩ 、 ＶＴＮとす
る。ＭＯｓＦＥＴ １５５と１６６の接読点の電位’ｊ
”Ｖｔｏとし、ＭＯ８’Ｅ’ＥＴ１３７と１３８の接続
点の電位をＶｌｌとする。ま穴−Ｖ８［］を０電位とし
、＋ＶＤＤと−ｙｅｓの電位差をＶＩＩＤとし、定電圧
回路出力端子１４３の電位ｋ ’Ｖ ｒ ｅ ｇ とす
る。このときＭＯ８ＦＦｉＴ１’３５と１５６に流れる
電流は等しいから −１・βＰ”（ｖＤＤ−Ｖｌ（１−ＶＴＰア＝−１・β
Ｎ”（Ｗｉｌｌ Ｖ”）２・・・・・・・・・（２１
７） の関係があり、解くと ・・・・・・・・・（２１８） となる。ここで βＰＩＯ＜＜βＮ１０ と設計す相ば（２１Ｂ）式は ＶＩＯキＶＰＩＪ −・−−（２１９）となる。また
ＭＯＥＩＦＥＴ１３７と１５８に流れる電流は等しいか
ら ＋・βｐＨ（ｙｒ’ｅｇ −Ｖｔｔ−■７ｐ）２＝＋−
β””（Ｖｌｌ −ＶＴＮ）２・・・・・・・・・（２
２０） の関係があり、解くと ・・・・・・・・・（２２１） となる。さてオペアンプ１４０のゲインは非常に高いの
で、安定点においては ｖｌ。＝ｖ１１ ・・・・・・・・・ （２２２）
となる。したがって（２１９）、 （２２１）、 （２
２２）式により Ｖｒｏｇ＝ＶＴＰ−１−ＶＴＮ −−−（２２３）と
なる。したがって、第２８図の回路においては、基準電
圧源１５９において出力さｆした電圧ｖ１０゜Ｖｔｔの
電圧は、共にほぼＶＴＮであるのに対し、定電圧回路出
力は（ＶＴＰ−１−ＶＴＮ） と異なっており、この
ような回路もあることがわかる。
さて第２９１虐いて第１の基準電圧源１３９とオペアン
プ１４０と抵抗値制御回路としてのＰチャネルＭＯ８Ｆ
ＥＴ１４１は、第２８図で説明した基準電圧源の出力゛
電圧と定電圧回路出力が必ずしも同じでない回路でおる
。′！！、友、第２の基準電圧源１４４とオペアンプ１
４５と抵抗値ｉ！ＩＩ （０回路としてのＰチャネルＭ
Ｏ８ＦＥＴ１４６は、第２図で説明し、第６図、第、９
図等であられれた基準電圧源の電圧と等しい定電圧回路
出力を出す回路である。なお第２９図において、１４７
は負荷であり、１４８は定電圧回路出力端子でめる。さ
て第２の基準電圧源の出力電圧をＶｌｍとすると、抵抗
値制御回路１４１と１４６は並列に接続されているので
、（ＶＴＰ＋ＶＴＭ） とｖｔｓの値の大きい方が単
独もしくは合成されて出力されることになる。
プ１４０と抵抗値制御回路としてのＰチャネルＭＯ８Ｆ
ＥＴ１４１は、第２８図で説明した基準電圧源の出力゛
電圧と定電圧回路出力が必ずしも同じでない回路でおる
。′！！、友、第２の基準電圧源１４４とオペアンプ１
４５と抵抗値ｉ！ＩＩ （０回路としてのＰチャネルＭ
Ｏ８ＦＥＴ１４６は、第２図で説明し、第６図、第、９
図等であられれた基準電圧源の電圧と等しい定電圧回路
出力を出す回路である。なお第２９図において、１４７
は負荷であり、１４８は定電圧回路出力端子でめる。さ
て第２の基準電圧源の出力電圧をＶｌｍとすると、抵抗
値制御回路１４１と１４６は並列に接続されているので
、（ＶＴＰ＋ＶＴＭ） とｖｔｓの値の大きい方が単
独もしくは合成されて出力されることになる。
つまり、複数個の基準電圧源の特性の合成は、必ずしも
基準電圧源の出力電圧と定電圧回路出力電圧の等しい回
路ばかシではなく、等しくない回路どうしの場合でも、
また等しい回路と等しくない回路の場合でも、特性の合
成は出来るのである。
基準電圧源の出力電圧と定電圧回路出力電圧の等しい回
路ばかシではなく、等しくない回路どうしの場合でも、
また等しい回路と等しくない回路の場合でも、特性の合
成は出来るのである。
以上、本発明は、特性の異なる複数個の基準電圧源を用
い、特性を合成することによって、負荷側にとって最も
都合の良い出力電圧特性を持った定電圧回路を自在に構
成するものである。また、以上の説明において、定電圧
回路出力電圧の温度特性で説明したが、電源電圧、湿度
、電磁波、放射性等に対する特性でも同様に構成できる
。また特性を合成しない場合でも、複数個の基準電圧源
の最も都合の良いものを自動的に選択する場合にも用い
るととが出来る。また、以上の説明においては、主にＭ
Ｏ８集積回路の例で説明したが、等価の回路構成であれ
ば、どのような素子で構成しても良い。
い、特性を合成することによって、負荷側にとって最も
都合の良い出力電圧特性を持った定電圧回路を自在に構
成するものである。また、以上の説明において、定電圧
回路出力電圧の温度特性で説明したが、電源電圧、湿度
、電磁波、放射性等に対する特性でも同様に構成できる
。また特性を合成しない場合でも、複数個の基準電圧源
の最も都合の良いものを自動的に選択する場合にも用い
るととが出来る。また、以上の説明においては、主にＭ
Ｏ８集積回路の例で説明したが、等価の回路構成であれ
ば、どのような素子で構成しても良い。
【図面の簡単な説明】
第１図、第２図は、従来の定電圧回路例を示す回路図、
第６図は負荷の一例を示す回路図、第４図、第５図は、
定電圧回路出力′電圧と発振停止電圧の温度特性を示す
図、第６図は本発明の第１の実砲例を示す回路図、２第
７図は、第６図の回路で用いた基準電圧源の温度特性と
、第３図の回路の発振停止電圧の温度特性を示す図、第
８図は、第６図の定電圧回路の出力電圧の温度特性と、
第６図の回路の発振停止電圧の温度特性を示す図、第９
図は本発明の第２の実櫂例を示す回路図、第１０図は、
第９図の回路で用いた基準電圧源の温度特性を示す図、
第１１図は、第９図の定電圧回路の出力電圧の温度特性
を示す図、第１２図は本発明の第６の実１例を示す回路
図、第１６図、第１４図は、＋ ＶＤＤを基準とした基
準電圧源の例を示す回路図、第１５図は本発明の第４の
実姉例を示す回路図、第１６図は第１５図の回路で用い
た基準電圧源の温度特性を示す図、第１７図Ｆｉ第１５
図の定電圧回路の出力電圧の温度特性を示す図、第１８
図は本発明の第５の実施例を示す回路図、第１９図は第
１８図の回路で用いた基準電圧源の温度特性を示す図、
第２０図Ｆｉ第１８図の定電圧回路の出力電圧の温度特
性を示す図、第２１図は本発明の第６の実施例を示す回
路図、第２２図は本発明の第７の実施例を示す回路図、
第２３図は第２２図の定電圧回路の出力電圧の温度特性
を示す図、第２４図は本発明の第８の実施例を示す図、
第２５図は第２４図の定電圧回路の出力電圧の温度特性
を示す図、第２６図は本発明の第９の実砲例を示す回路
図、第２７図は第２６図の定電圧回路の出力電圧の温度
特性を示す図、第２８図は従来の定電圧回路の第６例を
示す回路図、第２９図は本発明の第１０の実施例を示す
回路図である。 １ ６ ２８ ２９ ３６ ３７
５Ｂ５１ ５２ ５５ ７１
７２ ８２８３ ８４ ９７ ９８
９９ １０８１０９．１１０，１１７，１１８
，１１９゜１２６ １２７ １２８ １４
０ １４５ ・・・・・・・・・・・・オペアン
プ ２・・・・・・・・・ツェナーダイオード６．１７・・
・・・・・・・抵 抗 ４ １０ ２７ ３９ ４０ ４１ ５４５５ ５６
７５ ７４ ８５ Ｂ６８７ １００ １０１ １０
２ １５９１４４ ・・・・・・・・・基準電圧源５
１３ １８ １９ ５５ ４６ ６１６５ ７０ ７８
９２ １０７ １１５１２４．１３３，１４３，１４
８・・・・・・・・・端子７ ８ １４ ２３ ２４
６２ ６６６７．１３５，１３７ ・・・・・・・・
・ＰチャネルＭ ＯＳ Ｆ Ｅ Ｔ ９ １５ ２５ ２６ ６３ ６４ ６８６９．１３６
，１３８ ・・・・・・・・・ＮチャネルＭＯＥＩＦ
ＥＴ １１ ３０ ３１４２ ４５ ４４ ７５’７６ ８８ ８９ ９０１１１ １１２ １１５ １２０ １２１ １
２２１２９ １３０ １３１ １４１
１４６ ・・・・・・・・・・・・抵抗値制御回路と
してのＰチャネルＭＯ８ＦＥＴ ５７ ５８ ５９ １０３ １０４゜
１０５・・・・・・・・・抵抗値制御回路としてのＮチ
ャネルＭＯ８ＦＥＴ １２ ３２ ４５ ６０ ７７
９１１０６．１１４，１２３，１５２，１／１２゜１４
７・・・・・・・・・負 舊 １６ ・・・・・・・・・コンデンサ 以 上 出願人 株式会社 諏訪精工台 代理人 弁理士 最上 務 第７図 第８Ｏ 逼几 第９図 第１０図 湯基 第１２図 第１３図 第１４図 、Ｊ７１ 第２１図 第２２図 第２６図 第２７図 第２８図 第２９図
第６図は負荷の一例を示す回路図、第４図、第５図は、
定電圧回路出力′電圧と発振停止電圧の温度特性を示す
図、第６図は本発明の第１の実砲例を示す回路図、２第
７図は、第６図の回路で用いた基準電圧源の温度特性と
、第３図の回路の発振停止電圧の温度特性を示す図、第
８図は、第６図の定電圧回路の出力電圧の温度特性と、
第６図の回路の発振停止電圧の温度特性を示す図、第９
図は本発明の第２の実櫂例を示す回路図、第１０図は、
第９図の回路で用いた基準電圧源の温度特性を示す図、
第１１図は、第９図の定電圧回路の出力電圧の温度特性
を示す図、第１２図は本発明の第６の実１例を示す回路
図、第１６図、第１４図は、＋ ＶＤＤを基準とした基
準電圧源の例を示す回路図、第１５図は本発明の第４の
実姉例を示す回路図、第１６図は第１５図の回路で用い
た基準電圧源の温度特性を示す図、第１７図Ｆｉ第１５
図の定電圧回路の出力電圧の温度特性を示す図、第１８
図は本発明の第５の実施例を示す回路図、第１９図は第
１８図の回路で用いた基準電圧源の温度特性を示す図、
第２０図Ｆｉ第１８図の定電圧回路の出力電圧の温度特
性を示す図、第２１図は本発明の第６の実施例を示す回
路図、第２２図は本発明の第７の実施例を示す回路図、
第２３図は第２２図の定電圧回路の出力電圧の温度特性
を示す図、第２４図は本発明の第８の実施例を示す図、
第２５図は第２４図の定電圧回路の出力電圧の温度特性
を示す図、第２６図は本発明の第９の実砲例を示す回路
図、第２７図は第２６図の定電圧回路の出力電圧の温度
特性を示す図、第２８図は従来の定電圧回路の第６例を
示す回路図、第２９図は本発明の第１０の実施例を示す
回路図である。 １ ６ ２８ ２９ ３６ ３７
５Ｂ５１ ５２ ５５ ７１
７２ ８２８３ ８４ ９７ ９８
９９ １０８１０９．１１０，１１７，１１８
，１１９゜１２６ １２７ １２８ １４
０ １４５ ・・・・・・・・・・・・オペアン
プ ２・・・・・・・・・ツェナーダイオード６．１７・・
・・・・・・・抵 抗 ４ １０ ２７ ３９ ４０ ４１ ５４５５ ５６
７５ ７４ ８５ Ｂ６８７ １００ １０１ １０
２ １５９１４４ ・・・・・・・・・基準電圧源５
１３ １８ １９ ５５ ４６ ６１６５ ７０ ７８
９２ １０７ １１５１２４．１３３，１４３，１４
８・・・・・・・・・端子７ ８ １４ ２３ ２４
６２ ６６６７．１３５，１３７ ・・・・・・・・
・ＰチャネルＭ ＯＳ Ｆ Ｅ Ｔ ９ １５ ２５ ２６ ６３ ６４ ６８６９．１３６
，１３８ ・・・・・・・・・ＮチャネルＭＯＥＩＦ
ＥＴ １１ ３０ ３１４２ ４５ ４４ ７５’７６ ８８ ８９ ９０１１１ １１２ １１５ １２０ １２１ １
２２１２９ １３０ １３１ １４１
１４６ ・・・・・・・・・・・・抵抗値制御回路と
してのＰチャネルＭＯ８ＦＥＴ ５７ ５８ ５９ １０３ １０４゜
１０５・・・・・・・・・抵抗値制御回路としてのＮチ
ャネルＭＯ８ＦＥＴ １２ ３２ ４５ ６０ ７７
９１１０６．１１４，１２３，１５２，１／１２゜１４
７・・・・・・・・・負 舊 １６ ・・・・・・・・・コンデンサ 以 上 出願人 株式会社 諏訪精工台 代理人 弁理士 最上 務 第７図 第８Ｏ 逼几 第９図 第１０図 湯基 第１２図 第１３図 第１４図 、Ｊ７１ 第２１図 第２２図 第２６図 第２７図 第２８図 第２９図
Claims (6)
- （１）複数個の基準電圧源を用いたことを％黴とする定
電圧回路。 - （２）複数個の基準電圧源と該基準電圧源の出力電圧を
それぞれ入力とする前記基準電圧源と同数個のオペアン
プと該オペアンプの出力によってそれぞれ等価抵抗値を
制御される前記オペアンプと同数個の抵抗値制御回路か
らなることを特徴とする特許請求の範・門弟１項記載の
定電圧回路。 - （３）前記複数個の抵抗、値制御回路が互いに並列に接
続されたことを特徴とする特許請求の範囲第２項記載の
定電圧回路。 - （４）前記複数個の抵抗値セ１ｊ御回路が直列に接続さ
れたことを特徴とする特許請求の範囲第２項記載の定電
圧回路。。 - （５）ＭＯＢ集積回路によって構成されたことを特徴と
する特許請求の範囲第１項もしくは第２項もしくは第６
項もしくは第４項記載の定電圧回路。 - （６） 前記基準電圧源が基準電圧回路としてＭＯ８
集積回路に内蔵されたことを特徴とする特許請求の範囲
第５項記載の定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010315A JPH0618012B2 (ja) | 1983-01-25 | 1983-01-25 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010315A JPH0618012B2 (ja) | 1983-01-25 | 1983-01-25 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59135520A true JPS59135520A (ja) | 1984-08-03 |
| JPH0618012B2 JPH0618012B2 (ja) | 1994-03-09 |
Family
ID=11746805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58010315A Expired - Lifetime JPH0618012B2 (ja) | 1983-01-25 | 1983-01-25 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618012B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356713A (ja) * | 1986-08-28 | 1988-03-11 | Seiko Epson Corp | 電圧発生回路 |
| JPH02290327A (ja) * | 1988-04-29 | 1990-11-30 | Tektronix Inc | デジタル・インタフェース回路、デジタル入力回路及びデジタル変換回路 |
| JPH0319422A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2002041154A (ja) * | 2000-07-27 | 2002-02-08 | Nec Eng Ltd | 温度補償回路 |
| JP2008181585A (ja) * | 2007-01-23 | 2008-08-07 | Elpida Memory Inc | 基準電圧発生回路及び半導体集積回路装置 |
| JP4924838B2 (ja) * | 2005-09-27 | 2012-04-25 | 日本電気株式会社 | 半導体記憶装置 |
| CN103295628A (zh) * | 2013-04-25 | 2013-09-11 | 广州大学 | 荷控忆阻器的一种双端有源等效电路 |
| JP6060239B1 (ja) * | 2015-10-21 | 2017-01-11 | トレックス・セミコンダクター株式会社 | 基準電圧発生回路 |
| JP2021506006A (ja) * | 2017-12-05 | 2021-02-18 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラマブル温度係数アナログ二次曲率補償電圧基準、および電圧基準回路のトリミング手法 |
| CN112825005A (zh) * | 2019-11-21 | 2021-05-21 | 华邦电子股份有限公司 | 电压产生电路以及使用该电压产生电路的半导体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4713627U (ja) * | 1971-03-13 | 1972-10-18 | ||
| JPS5419986A (en) * | 1977-07-15 | 1979-02-15 | Basf Ag | Novel amidinoobenzylpyrimidine*its preparation and medicine containing same |
| JPS5434452A (en) * | 1977-08-18 | 1979-03-13 | Ashimori Ind Co Ltd | Eye processing of synthetic resin coated rope |
| JPS54105754A (en) * | 1978-02-07 | 1979-08-20 | Mitsubishi Electric Corp | Power circuit system |
| JPS5535695U (ja) * | 1978-08-30 | 1980-03-07 | ||
| JPS5663617A (en) * | 1980-03-06 | 1981-05-30 | Takeyasu Isaburo | Low stand-by low-loss constant-voltage electric power supply |
| JPS56153971A (en) * | 1980-04-28 | 1981-11-28 | Fujitsu Ltd | Controlling voltage generating circuit |
| JPS56153809A (en) * | 1980-04-28 | 1981-11-28 | Fujitsu Ltd | Control voltage generating circuit |
-
1983
- 1983-01-25 JP JP58010315A patent/JPH0618012B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4713627U (ja) * | 1971-03-13 | 1972-10-18 | ||
| JPS5419986A (en) * | 1977-07-15 | 1979-02-15 | Basf Ag | Novel amidinoobenzylpyrimidine*its preparation and medicine containing same |
| JPS5434452A (en) * | 1977-08-18 | 1979-03-13 | Ashimori Ind Co Ltd | Eye processing of synthetic resin coated rope |
| JPS54105754A (en) * | 1978-02-07 | 1979-08-20 | Mitsubishi Electric Corp | Power circuit system |
| JPS5535695U (ja) * | 1978-08-30 | 1980-03-07 | ||
| JPS5663617A (en) * | 1980-03-06 | 1981-05-30 | Takeyasu Isaburo | Low stand-by low-loss constant-voltage electric power supply |
| JPS56153971A (en) * | 1980-04-28 | 1981-11-28 | Fujitsu Ltd | Controlling voltage generating circuit |
| JPS56153809A (en) * | 1980-04-28 | 1981-11-28 | Fujitsu Ltd | Control voltage generating circuit |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356713A (ja) * | 1986-08-28 | 1988-03-11 | Seiko Epson Corp | 電圧発生回路 |
| JPH02290327A (ja) * | 1988-04-29 | 1990-11-30 | Tektronix Inc | デジタル・インタフェース回路、デジタル入力回路及びデジタル変換回路 |
| JPH0319422A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2002041154A (ja) * | 2000-07-27 | 2002-02-08 | Nec Eng Ltd | 温度補償回路 |
| JP4924838B2 (ja) * | 2005-09-27 | 2012-04-25 | 日本電気株式会社 | 半導体記憶装置 |
| JP2008181585A (ja) * | 2007-01-23 | 2008-08-07 | Elpida Memory Inc | 基準電圧発生回路及び半導体集積回路装置 |
| US7642843B2 (en) | 2007-01-23 | 2010-01-05 | Elpida Memory Inc. | Reference voltage generating circuit and semiconductor integrated circuit device |
| JP4524688B2 (ja) * | 2007-01-23 | 2010-08-18 | エルピーダメモリ株式会社 | 基準電圧発生回路及び半導体集積回路装置 |
| CN103295628A (zh) * | 2013-04-25 | 2013-09-11 | 广州大学 | 荷控忆阻器的一种双端有源等效电路 |
| CN103295628B (zh) * | 2013-04-25 | 2016-04-06 | 广州大学 | 荷控忆阻器的一种双端有源等效电路 |
| JP6060239B1 (ja) * | 2015-10-21 | 2017-01-11 | トレックス・セミコンダクター株式会社 | 基準電圧発生回路 |
| JP2021506006A (ja) * | 2017-12-05 | 2021-02-18 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラマブル温度係数アナログ二次曲率補償電圧基準、および電圧基準回路のトリミング手法 |
| CN112825005A (zh) * | 2019-11-21 | 2021-05-21 | 华邦电子股份有限公司 | 电压产生电路以及使用该电压产生电路的半导体装置 |
| JP2021082094A (ja) * | 2019-11-21 | 2021-05-27 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路およびこれを用いた半導体装置 |
| KR20210063242A (ko) * | 2019-11-21 | 2021-06-01 | 윈본드 일렉트로닉스 코포레이션 | 전압생성회로 및 이를 이용한 반도체 장치 |
| JP2021185514A (ja) * | 2019-11-21 | 2021-12-09 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路およびこれを用いた半導体装置 |
| US11269365B2 (en) | 2019-11-21 | 2022-03-08 | Winbond Electronics Corp. | Voltage-generating circuit and semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618012B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090128107A1 (en) | Low Dropout Voltage Regulator | |
| US8461812B2 (en) | Shunt regulator having over-voltage protection circuit and semiconductor device including the same | |
| US20160308497A1 (en) | Low drop out voltage regulator and method therefor | |
| US20230229186A1 (en) | Bandgap reference circuit | |
| US20170023958A1 (en) | Linear voltage regulator | |
| JPS59135520A (ja) | 定電圧回路 | |
| KR102528632B1 (ko) | 볼티지 레귤레이터 | |
| US7317358B2 (en) | Differential amplifier circuit | |
| KR20030069514A (ko) | 온-칩 기준전류 발생회로 및 기준전압 발생회로 | |
| US8427204B2 (en) | Mixed-mode input buffer | |
| CN112000166A (zh) | 电压调节器 | |
| KR100819862B1 (ko) | 탠덤식 트랜스컨덕턴스 증폭기와 연산 증폭기를 이용한부하 및 선로 조정 | |
| JP4065274B2 (ja) | バンドギャップ基準回路 | |
| JP2005316788A (ja) | 電源回路 | |
| EP1510897A1 (en) | Noise filter circuit | |
| US5936463A (en) | Inverted amplifying circuit | |
| JP7292117B2 (ja) | 基準電圧発生回路 | |
| EP1357664A2 (en) | Variable gain amplifer | |
| EP0722221A2 (en) | Current switching circuit operable at high speed without externally supplied reference bias | |
| JPH0347526B2 (ja) | ||
| JP2017005063A (ja) | 電圧発生回路、負電圧発生回路、正負電圧論理回路、及び高周波スイッチ回路 | |
| KR101102970B1 (ko) | 레귤레이터 앰프 및 레귤레이터 회로 | |
| US11742812B2 (en) | Output pole-compensated operational amplifier | |
| JP4335078B2 (ja) | ソースフォロワ回路 | |
| JPH04330812A (ja) | Ｖｃａ回路 |