JPH0347526B2 - - Google Patents
Info
- Publication number
- JPH0347526B2 JPH0347526B2 JP59021092A JP2109284A JPH0347526B2 JP H0347526 B2 JPH0347526 B2 JP H0347526B2 JP 59021092 A JP59021092 A JP 59021092A JP 2109284 A JP2109284 A JP 2109284A JP H0347526 B2 JPH0347526 B2 JP H0347526B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- voltages
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、直流電圧発生回路に関し、特に符号
器復号器（以下CODECと略称する）等の基準電
圧として用いられ、標準値に対する誤差が小さい
直流電圧を発生する回路に関する。
器復号器（以下CODECと略称する）等の基準電
圧として用いられ、標準値に対する誤差が小さい
直流電圧を発生する回路に関する。
（従来技術）
CODECは入力音声信号をPCM信号に変換し、
逆に入力PCM信号を音声信号に変換する装置で
あり、モノリシリツク集積回路としても製造され
ている。
逆に入力PCM信号を音声信号に変換する装置で
あり、モノリシリツク集積回路としても製造され
ている。
従来、集積回路化したCODECにおいては基準
電圧発生回路を内蔵せず、外部端子から基準電圧
を供給する第１図にブロツク図で示す構成のもの
があつた。本図のCODECでは、アナログ信号は
折り返し歪を防ぐため帯域制限された後、アナロ
グ入力端子１に印加され符号器５によりPCM信
号に変換されてデジタル出力端子２から出力され
る。デジタル入力端子４から入力されるPCM信
号は復号器６により8kHzのPAM（Pulse
Amplitude Modulation）波としてアナログ出力
端子３から出力される。符号器５および復号器６
に使用する基準電圧は端子９から供給される。端
子９に印加される基準電圧は低インピーダンス駆
動することが容易なため、符号器５および復号器
６に共通に用いてもクロストーク特性が劣化する
ことは通常ないと考えられる。
電圧発生回路を内蔵せず、外部端子から基準電圧
を供給する第１図にブロツク図で示す構成のもの
があつた。本図のCODECでは、アナログ信号は
折り返し歪を防ぐため帯域制限された後、アナロ
グ入力端子１に印加され符号器５によりPCM信
号に変換されてデジタル出力端子２から出力され
る。デジタル入力端子４から入力されるPCM信
号は復号器６により8kHzのPAM（Pulse
Amplitude Modulation）波としてアナログ出力
端子３から出力される。符号器５および復号器６
に使用する基準電圧は端子９から供給される。端
子９に印加される基準電圧は低インピーダンス駆
動することが容易なため、符号器５および復号器
６に共通に用いてもクロストーク特性が劣化する
ことは通常ないと考えられる。
この第１図の方式のCODECでは、基準電圧を
端子９から供給するから、基準電圧入力用の専用
端子が必要であり、基準電圧発生回路として外付
部品が必要になる。そこで、所要の部品数を削減
するために基準電圧発生回路をCODECと同一チ
ツプ上に搭載した集積回路が求められて来た。ま
た、符号器と復号器とが互いに異なる大きさの基
準電圧で作動するCODECが出現した。
端子９から供給するから、基準電圧入力用の専用
端子が必要であり、基準電圧発生回路として外付
部品が必要になる。そこで、所要の部品数を削減
するために基準電圧発生回路をCODECと同一チ
ツプ上に搭載した集積回路が求められて来た。ま
た、符号器と復号器とが互いに異なる大きさの基
準電圧で作動するCODECが出現した。
第２図はこのような技術動向に対応して提案さ
れた従来のCODECのブロツク図である。この
CODECでは、符号器５及び復号器６に基準電圧
をそれぞれ独立に供給する基準電圧発生回路７及
び８が設けてあり、全体を１つのチツプ上に集積
したモノリシリツクIC（集積回路）として製作し
てある。基準電圧発生回路７は安定化電源１１及
び調整回路１２からなり、基準電圧発生回路８は
安定化電源１３及び調整回路１４からなる。安定
化電源１１，１３は、このCODECに外部から供
給される直流電力を受け、安定化電圧を出力す
る。この安定化電圧は、入力の直流電力の電圧の
変動及び周囲環境の温度変動に対して電圧値の変
動が少ない。調整回路１２，１４は、安定化電圧
を分圧して所定の基準電圧を出力する。基準電圧
に求められる精度は極めて高い。そこで、安定化
電源１１，１３が製作されて安定化電圧が定まつ
てから、調整回路１２，１４を調整することによ
り所要の精度の基準電圧を得ている。
れた従来のCODECのブロツク図である。この
CODECでは、符号器５及び復号器６に基準電圧
をそれぞれ独立に供給する基準電圧発生回路７及
び８が設けてあり、全体を１つのチツプ上に集積
したモノリシリツクIC（集積回路）として製作し
てある。基準電圧発生回路７は安定化電源１１及
び調整回路１２からなり、基準電圧発生回路８は
安定化電源１３及び調整回路１４からなる。安定
化電源１１，１３は、このCODECに外部から供
給される直流電力を受け、安定化電圧を出力す
る。この安定化電圧は、入力の直流電力の電圧の
変動及び周囲環境の温度変動に対して電圧値の変
動が少ない。調整回路１２，１４は、安定化電圧
を分圧して所定の基準電圧を出力する。基準電圧
に求められる精度は極めて高い。そこで、安定化
電源１１，１３が製作されて安定化電圧が定まつ
てから、調整回路１２，１４を調整することによ
り所要の精度の基準電圧を得ている。
第２図に示した従来の基準電圧発生回路７，８
は、符号器５及び復号器６とともにモノリシリツ
クIC化してある。したがつて、第１図の方式に
比べて第２図のCODECでは、端子数は少なくて
足りるし、基準電圧発生回路用の外付け部品は不
要である。しかし、基準電圧発生回路７，８は出
力の基準電圧がそれぞれ１つであるから、
CODECとして２つの基準電圧発生回路を必要と
する。従つて、安定化電源が１つのCODECに２
つあり、チツプ上における所要面積が広く、消費
電力も大きい。調整回路としても同様に互いに独
立な同一規模の回路が２つ必要である。そこで、
チツプにおける専有面積が大きい。近年、基準電
圧に求められる精度が高くなり６ビツトから９ビ
ツト分の回路規模が必要であるから、調整回路用
のチツプ面積が増々大きくなる傾向にある。そこ
で、従来の基準電圧発生回路のような直流電圧発
生回路を用いたのでは、CODECはモノリシリツ
クICとして実現するのが容易でなく、実現して
も高価になる。
は、符号器５及び復号器６とともにモノリシリツ
クIC化してある。したがつて、第１図の方式に
比べて第２図のCODECでは、端子数は少なくて
足りるし、基準電圧発生回路用の外付け部品は不
要である。しかし、基準電圧発生回路７，８は出
力の基準電圧がそれぞれ１つであるから、
CODECとして２つの基準電圧発生回路を必要と
する。従つて、安定化電源が１つのCODECに２
つあり、チツプ上における所要面積が広く、消費
電力も大きい。調整回路としても同様に互いに独
立な同一規模の回路が２つ必要である。そこで、
チツプにおける専有面積が大きい。近年、基準電
圧に求められる精度が高くなり６ビツトから９ビ
ツト分の回路規模が必要であるから、調整回路用
のチツプ面積が増々大きくなる傾向にある。そこ
で、従来の基準電圧発生回路のような直流電圧発
生回路を用いたのでは、CODECはモノリシリツ
クICとして実現するのが容易でなく、実現して
も高価になる。
（発明の目的）
本発明の目的は、互いに独立な値の精度の高い
２つの直流電圧を発生し、しかも回路規模が小さ
くて足りる直流電圧発生回路の提供にある。
２つの直流電圧を発生し、しかも回路規模が小さ
くて足りる直流電圧発生回路の提供にある。
（発明の構成）
本発明による直流電圧発生回路の構成は、安定
な直流電圧である第１および第２の基準電圧を出
力する直流電圧発生回路において、 直流電力を受け安定化された第１の直流電圧を
出力する安定化電源と、負帰還電圧入力端子を備
え前記第１の直流電圧を入力し第２の直流電圧を
出力する直流増幅器と、前記第２の直流電圧を直
列接続された複数個の抵抗素子により分圧して互
に異なる値の直流電圧であるｎ個の分電圧を発生
する抵抗回路と、一端が前記ｎ個の分電圧の出力
端子にそれぞれ接続し他端が前記負帰還電圧入力
端子に接続したｎ個の負帰還接続部を含む負帰還
回路手段と、前記第２の直流電圧が予め定めた電
圧の範囲のなるよう前記ｎ個の負帰還接続部のう
ちの１つを導通させる制御回路と、前記第２の直
流電圧と前記ｎ個の分電圧とのうちからの第１、
第２の出力電圧を前記第１および前記第２の基準
電圧として出力する出力回路とを備える構成であ
る。
な直流電圧である第１および第２の基準電圧を出
力する直流電圧発生回路において、 直流電力を受け安定化された第１の直流電圧を
出力する安定化電源と、負帰還電圧入力端子を備
え前記第１の直流電圧を入力し第２の直流電圧を
出力する直流増幅器と、前記第２の直流電圧を直
列接続された複数個の抵抗素子により分圧して互
に異なる値の直流電圧であるｎ個の分電圧を発生
する抵抗回路と、一端が前記ｎ個の分電圧の出力
端子にそれぞれ接続し他端が前記負帰還電圧入力
端子に接続したｎ個の負帰還接続部を含む負帰還
回路手段と、前記第２の直流電圧が予め定めた電
圧の範囲のなるよう前記ｎ個の負帰還接続部のう
ちの１つを導通させる制御回路と、前記第２の直
流電圧と前記ｎ個の分電圧とのうちからの第１、
第２の出力電圧を前記第１および前記第２の基準
電圧として出力する出力回路とを備える構成であ
る。
（実施例）
次に実施例を挙げ本発明を詳細に説明する。
第３図は、本発明の第１の実施例のブロツク図
である。安定化電源１１は安定化電圧１０１を出
力する。直流増幅器２１は、安定化電圧１０１と
負帰還電圧１０６とを受け直流の基準電圧１０２
を出力する。直列接続抵抗群２２は、直列に接続
した複数の抵抗素子からなり、一端に基準電圧１
０２を受け、他端に接地電位を受ける。
である。安定化電源１１は安定化電圧１０１を出
力する。直流増幅器２１は、安定化電圧１０１と
負帰還電圧１０６とを受け直流の基準電圧１０２
を出力する。直列接続抵抗群２２は、直列に接続
した複数の抵抗素子からなり、一端に基準電圧１
０２を受け、他端に接地電位を受ける。
負帰還回路２３は、複数のスイツチング素子
（前述の発明の構成の項における負帰還回路接続
手段に相当）からなる。
（前述の発明の構成の項における負帰還回路接続
手段に相当）からなる。
これらのスイツチング素子の一端には、直列接
続抵抗群２２で出力電圧１０２を分圧して得た複
数の直流電圧１０５がそれぞれ供給されている。
それらスイツチング素子の他端は直流増幅器２１
の負帰還電圧入力端子に接続されている。そし
て、複数のスイツチング素子のうちの１つだけが
導通になり、直流電圧１０５のうちの１つが負帰
還電圧１０６として出力される。調整回路２４
は、直列接続抵抗群２２の複数の直流電圧のうち
の一部である複数の電圧１０４を受け、その内の
１つの直流電圧を固定的に選んで基準電圧１０７
として端子２６へ出力する。
続抵抗群２２で出力電圧１０２を分圧して得た複
数の直流電圧１０５がそれぞれ供給されている。
それらスイツチング素子の他端は直流増幅器２１
の負帰還電圧入力端子に接続されている。そし
て、複数のスイツチング素子のうちの１つだけが
導通になり、直流電圧１０５のうちの１つが負帰
還電圧１０６として出力される。調整回路２４
は、直列接続抵抗群２２の複数の直流電圧のうち
の一部である複数の電圧１０４を受け、その内の
１つの直流電圧を固定的に選んで基準電圧１０７
として端子２６へ出力する。
この実施例では、基準電圧１０２が負帰還電圧
１０６により定まり、基準電圧１０７が調整回路
２４における選択で定まる。直流増幅器２１、直
列接続抵抗群２２及び負帰還回路２３からなる回
路は、１つの調整回路としての機能を備える。す
なわち、安定化電圧１０１が定まつてから、負帰
還回路２３において導通させるスイツチリング素
子を選んで負帰還電圧１０６を決め、基準電圧１
０２を標準値から所定の誤差の範囲に設定する。
直流電圧１０４は基準電圧１０２を分圧した電圧
であるから、安定化電圧１０１に比べてはるかに
精度が高い。従つて、調整回路２４の回路規模は
第２図の調整回路１２や１４に比べて小さくて足
り、回路の所要のビツト数は半分程度で所要精度
の基準電圧１０７が得られる。
１０６により定まり、基準電圧１０７が調整回路
２４における選択で定まる。直流増幅器２１、直
列接続抵抗群２２及び負帰還回路２３からなる回
路は、１つの調整回路としての機能を備える。す
なわち、安定化電圧１０１が定まつてから、負帰
還回路２３において導通させるスイツチリング素
子を選んで負帰還電圧１０６を決め、基準電圧１
０２を標準値から所定の誤差の範囲に設定する。
直流電圧１０４は基準電圧１０２を分圧した電圧
であるから、安定化電圧１０１に比べてはるかに
精度が高い。従つて、調整回路２４の回路規模は
第２図の調整回路１２や１４に比べて小さくて足
り、回路の所要のビツト数は半分程度で所要精度
の基準電圧１０７が得られる。
次に、２つの基準電圧のうちの一方を第１基準
電圧（本実施例では１０２）とし、他方の基準電
圧を第２基準電圧（本実施例では１０７）とし
て、第２図の従来方式と本実施例との所要回路規
模を詳しく比較する。
電圧（本実施例では１０２）とし、他方の基準電
圧を第２基準電圧（本実施例では１０７）とし
て、第２図の従来方式と本実施例との所要回路規
模を詳しく比較する。
いま、第１基準電圧が2.5V±10ｍＶ、第２基
準電圧が2.0V±10ｍＶである基準電圧発生回路
について考える。使用する安定化電源として例え
ば安定化電圧が1.2V±0.3Vのバンドギヤツプ形
を考える。調整回路の規模は、出力の基準電圧が
取り得る値の数、すなわち何ビツトの調整ができ
るかで決り、ビツト数をＢとすると下式より評価
することが可能である。
準電圧が2.0V±10ｍＶである基準電圧発生回路
について考える。使用する安定化電源として例え
ば安定化電圧が1.2V±0.3Vのバンドギヤツプ形
を考える。調整回路の規模は、出力の基準電圧が
取り得る値の数、すなわち何ビツトの調整ができ
るかで決り、ビツト数をＢとすると下式より評価
することが可能である。
（基準電圧の許容誤差）・2B-1
＝（安定化電圧変動幅）
・（基準電圧標準値）／（安定化電圧標準値）
…(1) まず、第１調整回路と第２調整回路とが独立し
ている従来方式について、所要ビツト数を求め
る。第１基準電圧の調整回路に関し式(1)に数値を
代入すると、 20（ｍＶ）・2B-1＝0.6(V)・2.5(V)／1.2(V)…(2
) ∴Ｂ≒７ …(3) であり、７ビツトの調整が必要となる。
…(1) まず、第１調整回路と第２調整回路とが独立し
ている従来方式について、所要ビツト数を求め
る。第１基準電圧の調整回路に関し式(1)に数値を
代入すると、 20（ｍＶ）・2B-1＝0.6(V)・2.5(V)／1.2(V)…(2
) ∴Ｂ≒７ …(3) であり、７ビツトの調整が必要となる。
第２基準電圧の調整回路に関し式(1)を用いてビ
ツト数を求めると 20（ｍＶ）・2B-1＝0.6(V)・2.0(V)／1.2(V)…(4
) ∴Ｂ≒７ となり、やはり７ビツトの調整が必要となる。
ツト数を求めると 20（ｍＶ）・2B-1＝0.6(V)・2.0(V)／1.2(V)…(4
) ∴Ｂ≒７ となり、やはり７ビツトの調整が必要となる。
次に、第３図に示した本発明の第１の実施例に
ついて所要ビツト数を求める。第１基準電圧を得
るには従来例と同じ７ビツト必要である。第２基
準電圧の調整回路２４については、第１基準電圧
１０２の値により変化する。いま、第２基準電圧
１０７の標準値は2.0Vであり、第１基準電圧１
０２の標準値は2.5Vとしたから、両電圧の比は
0.8である。しかしながら0.8倍の精度は常に得ら
れるわけではなく、拡散抵抗等を用いた分割回路
で0.8倍を実現しようとすると、分割精度は0.8±
0.02倍位が実現可能である。
ついて所要ビツト数を求める。第１基準電圧を得
るには従来例と同じ７ビツト必要である。第２基
準電圧の調整回路２４については、第１基準電圧
１０２の値により変化する。いま、第２基準電圧
１０７の標準値は2.0Vであり、第１基準電圧１
０２の標準値は2.5Vとしたから、両電圧の比は
0.8である。しかしながら0.8倍の精度は常に得ら
れるわけではなく、拡散抵抗等を用いた分割回路
で0.8倍を実現しようとすると、分割精度は0.8±
0.02倍位が実現可能である。
これから式(1)に従がつてビツト数を求めると
20（ｍｖ）・2B-1＝2.5(V)・0.04・2.0(V)／2.0(
V)…(6) ∴Ｂ≒３ …(7) となる。そこで、第２基準電圧１０７の調整回路
２４は非常に小さいビツト数ですみ、回路規模が
小さくなる。
V)…(6) ∴Ｂ≒３ …(7) となる。そこで、第２基準電圧１０７の調整回路
２４は非常に小さいビツト数ですみ、回路規模が
小さくなる。
第４図は第３図の安定化電源１１として用い得
るΔVT形安定化電源の回路図である。本図の安定
化電源は、Ｎチヤネル形MOSトランジスタの２
種類のしきい値の差を安定化電圧１０１として取
り出したものである。MOSトランジスタ３３は
エンハンスメント形であり、MOSトランジスタ
３５はデプリーシヨン形である。MOSトランジ
スタ３３及び３５は、負荷３６および３７並びに
電流源３４とともに差動増幅段を構成している。
るΔVT形安定化電源の回路図である。本図の安定
化電源は、Ｎチヤネル形MOSトランジスタの２
種類のしきい値の差を安定化電圧１０１として取
り出したものである。MOSトランジスタ３３は
エンハンスメント形であり、MOSトランジスタ
３５はデプリーシヨン形である。MOSトランジ
スタ３３及び３５は、負荷３６および３７並びに
電流源３４とともに差動増幅段を構成している。
端子３１は正電源端子、端子３２は負電源端子
をそれぞれ示している。増幅器３８は誤差増幅器
として動作し、MOSトランジスタ３３のゲート
電圧を制御して直流安定点へと制御する。端子３
９はΔVT形基準電圧源の出力端子になる。
をそれぞれ示している。増幅器３８は誤差増幅器
として動作し、MOSトランジスタ３３のゲート
電圧を制御して直流安定点へと制御する。端子３
９はΔVT形基準電圧源の出力端子になる。
第５図は第３図の安定化電源１１として用いる
バンドギヤツプ形安定化電源の回路図である。本
図の安定化電源は、NPNトランジスタ４３，４
４、抵抗４５，４６，４７及び誤差増幅器４８に
より端子３９にバンドギヤツプ電圧を出力する。
バンドギヤツプ形安定化電源の回路図である。本
図の安定化電源は、NPNトランジスタ４３，４
４、抵抗４５，４６，４７及び誤差増幅器４８に
より端子３９にバンドギヤツプ電圧を出力する。
第６図は第３図に示した本発明の第１の実施例
を一層具体化した回路の等価回路図である。この
具体例では、安定化電源１１が電池６０として等
価的に表現してある。
を一層具体化した回路の等価回路図である。この
具体例では、安定化電源１１が電池６０として等
価的に表現してある。
第３図における直列接続抵抗群２２は、抵抗素
子R0〜R7の直列接続で実現してある。
子R0〜R7の直列接続で実現してある。
第３図における負帰還回路２３はMOSトラン
ジスタS1〜S7と制御回路６１から実現されてい
る。第３図における調整回路２４はMOSトラン
ジスタS13〜S16と制御回路６２とから実現してあ
る。制御回路６１，６２は、レーザートリミング
技術を用いてアルミ配線を切断する方法や、ポリ
シリコンにて形成したヒユーズ素子を用いて必要
なヒユーズを切断する方法等によつて実現される
のが一般的である。
ジスタS1〜S7と制御回路６１から実現されてい
る。第３図における調整回路２４はMOSトラン
ジスタS13〜S16と制御回路６２とから実現してあ
る。制御回路６１，６２は、レーザートリミング
技術を用いてアルミ配線を切断する方法や、ポリ
シリコンにて形成したヒユーズ素子を用いて必要
なヒユーズを切断する方法等によつて実現される
のが一般的である。
本図の具体例では、制御回路６１によりMOS
トランジスタS1〜S7の内いずれか１個を導通させ
ることにより基準電圧１０２の調整を行なつた後
に、制御回路６２によりMOSトランジスタS13〜
S16のうちのいずれか１個を導通させることによ
り所定精度の基準電圧１０７を得る。直列接続抵
抗群をなす抵抗素子R0〜R7が基準電圧１０２と
基準電圧１０７とを得るのに共用するとともに、
基準電圧１０２の調整後に基準電圧１０７の調整
を行う方式であるから、調整回路２４の所要回路
素子数は極く少なくて足り、大幅なチツプ専有面
積の削減が可能である。
トランジスタS1〜S7の内いずれか１個を導通させ
ることにより基準電圧１０２の調整を行なつた後
に、制御回路６２によりMOSトランジスタS13〜
S16のうちのいずれか１個を導通させることによ
り所定精度の基準電圧１０７を得る。直列接続抵
抗群をなす抵抗素子R0〜R7が基準電圧１０２と
基準電圧１０７とを得るのに共用するとともに、
基準電圧１０２の調整後に基準電圧１０７の調整
を行う方式であるから、調整回路２４の所要回路
素子数は極く少なくて足り、大幅なチツプ専有面
積の削減が可能である。
第７図は本発明の第２の実施例のブロツク図で
ある。本実施例では、第３図の実施例における出
力電圧１０２を緩衝増幅器７１の入力端子に加
え、緩衝増幅器７１の出力電圧を出力端子２５へ
導いて第１の基準電圧としている。第３図の調整
回路２４の出力電圧１０７を緩衝増幅器７３の入
力端子に加え、緩衝増幅器７３の出力電圧を出力
端子２６へ導いて第２の基準電圧としている。
ある。本実施例では、第３図の実施例における出
力電圧１０２を緩衝増幅器７１の入力端子に加
え、緩衝増幅器７１の出力電圧を出力端子２５へ
導いて第１の基準電圧としている。第３図の調整
回路２４の出力電圧１０７を緩衝増幅器７３の入
力端子に加え、緩衝増幅器７３の出力電圧を出力
端子２６へ導いて第２の基準電圧としている。
第７図の実施例を用いれば、両基準電圧は緩衝
増幅器７１及び７３により２重に分離されるか
ら、CODECのクロストーク特性が改善される。
そのうえ、両基準電圧は低インピーダンスで供給
することが可能だから、基準電圧にデジタル雑音
や電源雑音が乗りにくくなり、CODECの交流特
性が改善される。なお、第７図のように両方の基
準電圧にそれぞれ緩衝増幅器を接続すると、緩衝
増幅器の入力オフセツト電圧により基準電圧の変
動が等価的に大きくなるが、これは直列接続抵抗
群２２と負帰還回路２３と調整回路２４の調整規
模の中に含めれば済むことである。
増幅器７１及び７３により２重に分離されるか
ら、CODECのクロストーク特性が改善される。
そのうえ、両基準電圧は低インピーダンスで供給
することが可能だから、基準電圧にデジタル雑音
や電源雑音が乗りにくくなり、CODECの交流特
性が改善される。なお、第７図のように両方の基
準電圧にそれぞれ緩衝増幅器を接続すると、緩衝
増幅器の入力オフセツト電圧により基準電圧の変
動が等価的に大きくなるが、これは直列接続抵抗
群２２と負帰還回路２３と調整回路２４の調整規
模の中に含めれば済むことである。
第８図は本発明の第３の実施例のブロツク図で
ある。この実施例は、第７図の実施例における緩
衝増幅器７３に代えて、増幅器８２並びに帰還抵
抗８３及び８４からなる増幅利得のある回路を設
けた回路である。
ある。この実施例は、第７図の実施例における緩
衝増幅器７３に代えて、増幅器８２並びに帰還抵
抗８３及び８４からなる増幅利得のある回路を設
けた回路である。
第８図の実施例では第２基準電圧に利得を得る
ための回路を追加したが、同様の回路を第１基準
電圧側に設けてもやはり増幅利得が得られること
は明らかである。
ための回路を追加したが、同様の回路を第１基準
電圧側に設けてもやはり増幅利得が得られること
は明らかである。
第９図は本発明の第４の実施例のブロツク図で
あり、この実施例は、第８図における帰還抵抗８
３および８４並びに調整回路２４の接続を変換し
て構成した回路である。第８図の実施例では調整
回路２４で電圧調整を行なつた後増幅する。これ
に対し、第９図の実施例では、調整回路９４が増
幅回路に組込んである。この増幅回路は抵抗９３
と調整回路９４と抵抗９５と増幅器９２とからな
つている。増幅器９２の＋（プラス）端子に加え
られる電圧１１５は、直列接続抵抗群２２により
分圧されて生じた直流電圧の１つである。直列接
続抵抗群２２の出力電圧を増幅した基準電圧が得
られる点では、第８図の実施例と同じであるが両
基準電圧の電圧比によつては第９図の実施例が応
用に適している場合もある。調整回路９４は、入
力電圧１１７を分圧して複数の直流電圧を生じ、
そのうちの１つを出力電圧１１８として増幅器９
２に導く。
あり、この実施例は、第８図における帰還抵抗８
３および８４並びに調整回路２４の接続を変換し
て構成した回路である。第８図の実施例では調整
回路２４で電圧調整を行なつた後増幅する。これ
に対し、第９図の実施例では、調整回路９４が増
幅回路に組込んである。この増幅回路は抵抗９３
と調整回路９４と抵抗９５と増幅器９２とからな
つている。増幅器９２の＋（プラス）端子に加え
られる電圧１１５は、直列接続抵抗群２２により
分圧されて生じた直流電圧の１つである。直列接
続抵抗群２２の出力電圧を増幅した基準電圧が得
られる点では、第８図の実施例と同じであるが両
基準電圧の電圧比によつては第９図の実施例が応
用に適している場合もある。調整回路９４は、入
力電圧１１７を分圧して複数の直流電圧を生じ、
そのうちの１つを出力電圧１１８として増幅器９
２に導く。
第１０図は本発明の第５の実施例のブロツク図
である。この実施例では、直列接続抵抗群は抵抗
素子１１２〜１２７及び１０６からなり、第１基
準電圧１２６は抵抗素子１１２〜１２７のほぼ中
点から取り出してある。スイツチ群１０３は第６
図のS1〜S7と同様にMOSトランジスタから構成
され、スイツチ群１０９は第６図のS13〜S16と同
様にMOSトランジスタから構成されている。制
御回路１０４及び１０７は、それぞれ第６図の制
御回路６１及び６２と同様に作動する。
である。この実施例では、直列接続抵抗群は抵抗
素子１１２〜１２７及び１０６からなり、第１基
準電圧１２６は抵抗素子１１２〜１２７のほぼ中
点から取り出してある。スイツチ群１０３は第６
図のS1〜S7と同様にMOSトランジスタから構成
され、スイツチ群１０９は第６図のS13〜S16と同
様にMOSトランジスタから構成されている。制
御回路１０４及び１０７は、それぞれ第６図の制
御回路６１及び６２と同様に作動する。
なお、第３図の実施例では、第１基準電圧１０
２は直流増幅器２１の出力電圧そのままである
が、第１０図の実施例のごとく、直列接続抵抗群
で分圧して生じた直流電圧の１つを第１の基準電
圧とするように第３図の実施例を変形しても、同
様の基準電圧発生回路が得られる。また、第７図
〜第８図の実施例についても、緩衝増幅器７１の
＋（プラス）端子に加える電圧は、直列接続増幅
器２２の分圧直流電圧の１つであつても同様の基
準電圧発生回路が実現できることは勿論である。
２は直流増幅器２１の出力電圧そのままである
が、第１０図の実施例のごとく、直列接続抵抗群
で分圧して生じた直流電圧の１つを第１の基準電
圧とするように第３図の実施例を変形しても、同
様の基準電圧発生回路が得られる。また、第７図
〜第８図の実施例についても、緩衝増幅器７１の
＋（プラス）端子に加える電圧は、直列接続増幅
器２２の分圧直流電圧の１つであつても同様の基
準電圧発生回路が実現できることは勿論である。
なお、第１０図の実施例には緩衝増幅器が備え
てないが、第７図の如くに緩衝増幅器を用いれ
ば、クロストーク特性に優れた基準電圧発生回路
が実現できる。
てないが、第７図の如くに緩衝増幅器を用いれ
ば、クロストーク特性に優れた基準電圧発生回路
が実現できる。
（発明の効果）
以上図面を用いて本発明の実施例につき詳細に
説明した如く、本発明を用いれば、互いに独立な
値に設定できる２つの高精度の直流電圧を１個の
安定化電源と直列接続抵抗群で発生することがで
きる。従つて、本発明によれば、互いに独立な値
の精度の高い２つの直流電圧を発生し、しかも回
路規模が小さくて足りる直流電圧発生回路が提供
できる。
説明した如く、本発明を用いれば、互いに独立な
値に設定できる２つの高精度の直流電圧を１個の
安定化電源と直列接続抵抗群で発生することがで
きる。従つて、本発明によれば、互いに独立な値
の精度の高い２つの直流電圧を発生し、しかも回
路規模が小さくて足りる直流電圧発生回路が提供
できる。
第１図および第２図は従来のCODECのブロツ
ク図、第３図は本発明の第１の実施例のブロツク
図、第４図はこの第１の実施例における安定化電
源として用いられるΔVT形安定化電源の回路図、
第５図はやはり第１の実施例における安定化電源
として用いられるバンドギヤツプ形安定化電源の
回路図、第６図は第３図に示した本発明の第１の
実施例の一具体例の回路図、第７図は本発明の第
２の実施例のブロツク図、第８図は本発明の第３
の実施例のブロツク図、第９図は本発明の第４の
実施例のブロツク図、第１０図は本発明の第５の
実施例のブロツク図である。 １……アナログ入力端子、２……デジタル出力
端子、３……アナログ出力端子、４……デジタル
入力端子、５……符号器、６……復号器、１１，
１３……安定化電源、１２，１４，２４，９４…
…調整回路、２１……直流増幅器、２２……直列
接続抵抗群、２３……負帰還回路、２５，２６…
…基準電圧出力端子、３３，３５……MOSトラ
ンジスタ、３６，３７……負荷、３８，４８……
誤差増幅器、３９……安定化電圧出力端子、７
１，７３，８２，９２……緩衝増幅器。
ク図、第３図は本発明の第１の実施例のブロツク
図、第４図はこの第１の実施例における安定化電
源として用いられるΔVT形安定化電源の回路図、
第５図はやはり第１の実施例における安定化電源
として用いられるバンドギヤツプ形安定化電源の
回路図、第６図は第３図に示した本発明の第１の
実施例の一具体例の回路図、第７図は本発明の第
２の実施例のブロツク図、第８図は本発明の第３
の実施例のブロツク図、第９図は本発明の第４の
実施例のブロツク図、第１０図は本発明の第５の
実施例のブロツク図である。 １……アナログ入力端子、２……デジタル出力
端子、３……アナログ出力端子、４……デジタル
入力端子、５……符号器、６……復号器、１１，
１３……安定化電源、１２，１４，２４，９４…
…調整回路、２１……直流増幅器、２２……直列
接続抵抗群、２３……負帰還回路、２５，２６…
…基準電圧出力端子、３３，３５……MOSトラ
ンジスタ、３６，３７……負荷、３８，４８……
誤差増幅器、３９……安定化電圧出力端子、７
１，７３，８２，９２……緩衝増幅器。
Claims (1)
- 【特許請求の範囲】 １ 安定な直流電圧である第１および第２の基準
電圧を出力する直流電圧発生回路において、 直流電力を受け安定化された第１の直流電圧を
出力する安定化電源と、負帰還電圧入力端子を備
え前記第１の直流電圧を入力し第２の直流電圧を
出力する直流増幅器と、前記第２の直流電圧を直
列接続された複数個の抵抗素子により分圧して互
に異なる値の直流電圧であるｎ個の分電圧を発生
する抵抗回路と、一端が前記ｎ個の分電圧の出力
端子にそれぞれ接続し他端が前記負帰還電圧入力
端子に接続したｎ個の負帰還接続部を含む負帰還
回路手段と、前記第２の直流電圧が予め定めた電
圧の範囲になるよう前記ｎ個の負帰還接続部のう
ちの１つを導通させる制御回路と、前記第２の直
流電圧と前記ｎ個の分電圧とのうちからの第１、
第２の出力電圧を前記第１および前記第２の基準
電圧として出力する出力回路とを備えることを特
徴とする直流電圧発生回路。 ２ 出力回路は第１、第２の出力電圧をそれぞれ
緩衝増幅して前記第１および第２の基準電圧をそ
れぞれ出力する第１および第２の緩衝増幅器から
なることを特徴とする請求項１記載の直流電圧発
生回路。 ３ 安定化電源は第１のしきい値電圧を有する第
１のMOSトランジスタと、第２のしきい値電圧
を有する第２のMOSトランジスタとを差動入力
段に備え、前記第１、第２のしきい値電圧の差を
前記第１の直流電圧とするしきい値電圧差形の安
定化電源回路であることを特徴とする請求項１記
載の直流電圧発生回路。 ４ 電源回路はバイポーラトランジスタのバンド
ギヤツプ電圧を利用したバンドギヤツプ形の安定
化電源回路であることを特徴とする請求項１記載
の直流電圧発生回路。 ５ 出力回路は直列接続された複数個の抵抗素子
のほぼ中点における分電圧を前記第１の出力電圧
として出力するとともに前記第２の出力電圧を複
数の分電圧のうちから選択することを特徴とする
請求項１または２記載の直流電圧発生回路。 ６ 第１、第２の緩衝増幅器のいずれか一方の緩
衝増幅器はその利得が１以上の利得緩衝増幅器で
ありその利得を調整することにより第１または第
２の基準電圧が設定されることを特徴とする請求
項２記載の直流電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109284A JPS60164822A (ja) | 1984-02-08 | 1984-02-08 | 直流電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109284A JPS60164822A (ja) | 1984-02-08 | 1984-02-08 | 直流電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60164822A JPS60164822A (ja) | 1985-08-27 |
| JPH0347526B2 true JPH0347526B2 (ja) | 1991-07-19 |
Family
ID=12045223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109284A Granted JPS60164822A (ja) | 1984-02-08 | 1984-02-08 | 直流電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164822A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150935A (ja) * | 1985-12-24 | 1987-07-04 | Nec Corp | 基準電圧発生回路 |
| CN101000738A (zh) * | 2006-01-11 | 2007-07-18 | 松下电器产业株式会社 | 电压产生系统 |
| JP2008218911A (ja) * | 2007-03-07 | 2008-09-18 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
| JP2011053957A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 参照電流生成回路 |
| KR101387235B1 (ko) * | 2012-03-20 | 2014-04-21 | 삼성전기주식회사 | 정전압 생성회로 및 정전압 생성 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186012A (ja) * | 1983-04-07 | 1984-10-22 | Seiko Epson Corp | コンデンサ調整基準電圧回路 |
-
1984
- 1984-02-08 JP JP2109284A patent/JPS60164822A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60164822A (ja) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259321B1 (en) | CMOS variable gain amplifier and control method therefor | |
| KR100625754B1 (ko) | 내부 전원 전압 생성 회로 및 내부 전원 전압 생성 방법 | |
| US7088180B2 (en) | Programmable gain current amplifier | |
| US5552697A (en) | Low voltage dropout circuit with compensating capacitance circuitry | |
| US8884603B2 (en) | Reference power supply circuit | |
| JPS6144360B2 (ja) | ||
| JPH1127068A (ja) | 利得制御増幅器及びその制御方法 | |
| US5399990A (en) | Differential amplifier circuit having reduced power supply voltage | |
| US4254380A (en) | Bridge amplifier | |
| US6542098B1 (en) | Low-output capacitance, current mode digital-to-analog converter | |
| JPH0347526B2 (ja) | ||
| US5229708A (en) | Integrable shunt regulator | |
| US8766610B2 (en) | Multi-stage voltage regulator | |
| US6777984B2 (en) | Differential amplifying method and apparatus capable of responding to a wide input voltage range | |
| US4283683A (en) | Audio bridge circuit | |
| US20200395907A1 (en) | Output pole-compensated operational amplifier | |
| JPH0347525B2 (ja) | ||
| US4777392A (en) | Voltage repeater circuit for loads with a resistive component with harmonic distortion compensation | |
| JP2520390B2 (ja) | Ｍｏｓアナログ集積回路 | |
| KR0141591B1 (ko) | 증폭장치 | |
| US7157946B2 (en) | Chopper comparator circuit | |
| JPH0519323B2 (ja) | ||
| US4510486A (en) | Digital-to-analog converter | |
| JPH07221568A (ja) | 増幅回路装置 | |
| TWI837915B (zh) | 數位類比轉換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |