JP5120154B2

JP5120154B2 - 信号形成回路

Info

Publication number: JP5120154B2
Application number: JP2008224708A
Authority: JP
Inventors: 勉川口
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-11-01
Filing date: 2008-09-02
Publication date: 2013-01-16
Anticipated expiration: 2028-09-02
Also published as: JP2009135889A

Description

本発明は、車両、家電製品、一般機械等に搭載される信号形成回路に関する。

コンデンサに充電をする、またはコンデンサから放電させることによりコンデンサ電圧を変化させ、所定の基準電圧に対してコンデンサ電圧が逆転した時にパルスを発生させるクロック信号形成回路は、車両や家電製品に搭載される装置において頻繁に使用されている。これは、コンデンサの充電時間または放電時間に基づいてクロックパルスを発生させる回路であって、近年車両ＬＡＮ（Local Area Network）等の情報送受信の制御において多く利用されている。ここで、クロックパルスを発生させるための発振回路に関する従来技術があった（例えば、特許文献１参照）。

図７に、この従来技術による発振回路を示す。比較器Ｚ１の反転入力端−には、一対のトランスファーゲートＴＧ１、ＴＧ２を介して電源電圧Ｖｂの分圧電圧が入力可能とされている。トランスファーゲートＴＧ１、ＴＧ２には、パイロット電圧として、比較器Ｚ１の出力信号および、それをインバータＩｖにより反転させた信号を入力している。トランスファーゲートＴＧ１は抵抗Ｒ１を介して電源電圧Ｖｂに接続され、トランスファーゲートＴＧ２は抵抗Ｒ１およびＲ２を介して電源電圧Ｖｂに接続されている。また、比較器Ｚ１の非反転入力端＋には、コンデンサＣｐの高電位側端子が接続されている。コンデンサＣｐの高電位側端子は、スイッチング素子ＳＷを介して電源電圧Ｖｂに接続されている。

この回路において、最初、コンデンサＣｐに充電されていない場合、比較器Ｚ１の出力信号はＬレベルとなり、この結果、トランスファーゲートＴＧ１がオンするとともに、トランスファーゲートＴＧ２がオフし、比較器Ｚ１の反転入力端−には高い方のしきい値が入力される。それとともに、スイッチング素子ＳＷがオンして、コンデンサＣｐに充電が開始される。

次に、コンデンサＣｐへの充電が進み、比較器Ｚ１の非反転入力端＋の電圧が増大して、反転入力端−のしきい値電圧よりも上昇すると、比較器Ｚ１からの出力信号がＨレベルとなり、トランスファーゲートＴＧ１、ＴＧ２が切り換わって、比較器Ｚ１の反転入力端−に低い方のしきい値が入力される。それとともに、スイッチング素子ＳＷがオフして、コンデンサＣｐが電源電圧から遮断され、抵抗Ｒを介したコンデンサＣｐの放電が開始する。

コンデンサＣｐの放電が進行して、比較器Ｚ１の非反転入力端＋の電圧が減少して、反転入力端−のしきい値電圧よりも下降すると、比較器Ｚ１からの出力信号がＬレベルとなって、トランスファーゲートＴＧ１、ＴＧ２が切り換わり、再び、比較器Ｚ１の反転入力端−には高い方のしきい値が入力され、コンデンサＣｐへの充電が行われる。このように、コンデンサＣｐが充放電を繰り返すことにより、比較器Ｚ１はコンデンサＣｐの充電時間あるいは放電時間に基づいて、クロック信号を形成可能となる。
特開平６−１４０８８４号公報

ところで、上述した従来技術において、種々の理由により、比較器Ｚ１の反転入力端−に入力されたしきい値電圧がばらつくことがある。例えば、回路内にノイズが発生した場合、それがしきい値電圧に重畳した結果、しきい値電圧が上下する。一方、コンデンサＣｐによる電圧についても同様のことが発生することがあり、ノイズ等の発生により比較器Ｚ１の非反転入力端＋に入力される電圧も上下する。

ここで、コンデンサＣｐによる電圧としきい値電圧とは、そもそも互いに無関係に設定されているため、電源電圧が変動した場合を除いて、双方が連動して上下することはない。従って、これが、コンデンサＣｐの充放電時間のばらつきを増加させる要因となり、最悪の場合、コンデンサＣｐによる電圧としきい値電圧のうちの一方が上昇し、他方が下降した時には、コンデンサＣｐの充放電時間のばらつきが最大となり、正確なクロックパルス信号を発生させることができなくなる。

本発明は、上記事情に鑑みてなされたものであり、その目的は、正確な信号を発生させることのできる信号形成回路を提供することにある。

本発明の課題を解決するために、請求項１の信号形成回路によれば、所定の基準電圧を供給する基準電圧供給手段と、基準電圧供給手段に接続され、供給された基準電圧に応じた電流を形成する電圧電流変換手段と、一端が接地されたコンデンサを有するとともに、電圧電流変換手段に接続されることにより、電圧電流変換手段によって形成された電流に比例した電流を電源から遮断トランジスタを介してコンデンサに流して充電する、または電圧電流変換手段によって形成された電流に比例した電流をコンデンサから導通トランジスタを介して流して放電させる容量充放電手段と、コンデンサの電圧と基準電圧が直接入力され、コンデンサの電圧と基準電圧との間の大小関係が逆転したことにより出力信号を反転させる比較手段とを備え、遮断トランジスタを導通させて導通トランジスタを遮断するとともに基準電圧をＶｓとした状態で比較手段の出力信号が反転すると、遮断トランジスタを遮断して導通トランジスタを導通させるとともに基準電圧をＶｓより低いＶｔとした状態とし、比較手段の出力信号が反転するごとに上記２つの状態を繰り返す。

これにより、コンデンサに対し、基準電圧に応じた電流に比例した電流を流すことができる、またはコンデンサから基準電圧に応じた電流に比例した電流を流すことができるため、たとえ基準電圧が変動したとしても、それに応じてコンデンサを充電する電流、またはコンデンサを放電させる電流が同様に変動することになり、コンデンサが基準電圧に至る時間を常に一定にすることができる。

請求項２の信号形成回路によれば、電圧電流変換手段は、一端が接地された抵抗素子と抵抗素子と電源との間に配置された第１トランジスタとを有し、基準電圧供給手段により供給された基準電圧を、抵抗素子の他端に加えることにより、抵抗素子に第１トランジスタを介して基準電圧に応じた電流を流し、容量充放電手段は、電源とコンデンサとの間に配置された第２トランジスタとを有するとともに、第１トランジスタおよび第２トランジスタの制御端子同士を接続し双方の制御端子の電圧を等しくすることにより、抵抗素子に流れる電流に比例した電流を、第２トランジスタを介して電源からコンデンサに対して流す。

これにより、第１トランジスタおよび第２トランジスタの制御端子を互いに接続するという簡単なカレントミラー対を構成するのみで、抵抗素子に流れる電流とコンデンサを充電する電流とを比例関係とすることができる。

請求項３の信号形成回路によれば、電圧電流変換手段および容量充放電手段に接続された制御手段を備え、電圧電流変換手段は、第１トランジスタと抵抗素子との間に介装された第３トランジスタを有するとともに、容量充放電手段は、第２トランジスタとコンデンサとの間に配置された第４トランジスタを有し、制御手段は一端が接地された第２抵抗素子を有するとともに、第２抵抗素子の他端と電源との間には、電源側から順に直列に接続された第５トランジスタ、第６トランジスタおよび第７トランジスタを有しており、第３トランジスタの制御端子を第７トランジスタの制御端子と接続し、第４トランジスタの制御端子を第６トランジスタの制御端子と接続した。

これにより、第５トランジスタおよび第６トランジスタに流れる電流を、第１トランジスタに流れる電流と等しくすることができる。また、第６トランジスタの制御端子が第４トランジスタの制御端子と接続されているため、第２トランジスタの第４トランジスタ側の端子の電圧を、第１トランジスタの第３トランジスタ側の端子の電圧と等しくすることができ、第１トランジスタに流れる電流と第２トランジスタを流れる電流とを常に比例関係とすることができる。従って、常に、第２トランジスタを介してコンデンサを充電する電流を、基準電圧に応じて第１トランジスタに流れる電流に比例させることができる。

請求項４の信号形成回路によれば、電圧電流変換手段および容量充放電手段に接続された制御手段を備え、電圧電流変換手段は、第１トランジスタと抵抗素子との間に介装された第３トランジスタを有するとともに、容量充放電手段は、第２トランジスタとコンデンサとの間に配置された第４トランジスタを有し、制御手段は、一対の電源線間に直列に接続された第５トランジスタ、第６トランジスタおよび第７トランジスタ並びに一対の電源線間に直列に接続された第８トランジスタおよび第９トランジスタを有しており、第１トランジスタ、第２トランジスタおよび第８トランジスタの制御端子同士を接続し、第４トランジスタの制御端子を第６トランジスタの制御端子と接続し、第７トランジスタの制御端子を第９トランジスタの制御端子と接続した。

これにより、第８トランジスタおよび第９トランジスタに流れる電流ひいては第５トランジスタ、第６トランジスタおよび第７トランジスタに流れる電流を、第１トランジスタに流れる電流に比例した電流とすることができる。そして、第６トランジスタの制御端子が第４トランジスタの制御端子と接続されているため、第２トランジスタの第４トランジスタ側の端子の電圧を、第１トランジスタの第３トランジスタ側の端子の電圧と等しくすることができ、第１トランジスタに流れる電流と第２トランジスタを流れる電流とを常に比例関係とすることができる。従って、常に、第２トランジスタを介してコンデンサを充電する電流を、基準電圧に応じて第１トランジスタに流れる電流に比例させることができる。

＜実施形態１＞
図１乃至図３に基づいて、本発明の実施形態１について説明する。図１において、クロック信号形成回路１の基準電圧部２（本発明の基準電圧供給手段に該当する）は、後述するように、充電されたコンデンサの端子間電圧と比較するための所定の基準電圧Ｖｓを供給する直流定電圧電源である。基準電圧部２と接続された定電流発生部３（本発明の電圧電流変換手段に該当する）は、基準電圧部２により供給された基準電圧Ｖｓに応じた電流を形成することのできる電圧電流変換回路により構成されている。

定電流発生部３と接続されたコンデンサ充電部４（本発明の容量充放電手段に該当する）はコンデンサを有し、後述するように、定電流発生部３が基準電圧Ｖｓに応じて形成した電流と実質的に等しい電流によりコンデンサを充電する。ここで、「実質的に等しい」とは、コンデンサの充電電流が基準電圧Ｖｓに応じて形成された電流と全く等しくなくても、本発明の目的を達成するために、コンデンサの充電時間が変動しないようにコンデンサの充電電流が基準電圧Ｖｓに応じて形成された電流に近似していればよいことを意味する。

また、比較部５（本発明の比較手段に該当する）には定電流発生部３から基準電圧Ｖｓが入力されるとともに、コンデンサ充電部４中のコンデンサの端子間電圧も入力されている。比較部５は、コンデンサの端子間電圧を基準電圧Ｖｓと比較し、双方の電圧間の大小関係が逆転した場合に外部に対し反転信号を出力することにより、コンデンサ電圧が基準電圧Ｖｓよりも大きくなったことを検出する。

次に、図２に基づいて、本実施形態によるクロック信号形成回路１の詳細について説明する。基準電圧部２を形成するオペアンプ６の第１入力端６ａにはバンドギャップレギュレータで生成された所定電圧が入力され、第２入力端６ｂには前述した基準電圧Ｖｓが発生している。ここで、オペアンプ６はその差動電圧利得が非常に大きいため、第１入力端６ａに印加された電圧と第２入力端６ｂに発生した基準電圧Ｖｓとは近似している。定電流発生部３の第１トランジスタ７はｐチャネルエンハンスメントモードのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）により形成されており、そのソース端子７ａが電源電圧Ｖdd（本発明の電源に該当する）に接続されることにより、第１トランジスタ７は後述する直流抵抗９と電源電圧Ｖddとの間に配置されている。一方、第１トランジスタ７のゲート端子７ｂ（本発明の制御端子に該当する）とドレイン端子７ｃは互いに接続されている。

第３トランジスタ８はｎチャネルエンハンスメントモードのＭＯＳＦＥＴであり、そのゲート端子８ｂには、前述したオペアンプ６の出力端６ｃが接続されている。また、第３トランジスタ８のドレイン端子８ａは第１トランジスタ７のドレイン端子７ｃおよびゲート端子７ｂに接続されており、ソース端子８ｃは抵抗値ｒを有した直流抵抗９（本発明の抵抗素子に該当する）を介して接地されている。

コンデンサ充電部４を形成する第２トランジスタ１０は、第１トランジスタ７と同特性となるようにＷ／Ｌが等しく構成されたＦＥＴであり、そのソース端子１０ａには、第１トランジスタ７と同様に電源電圧Ｖddが印加されている。また、第２トランジスタ１０のゲート端子１０ｂ（本発明の制御端子に該当する）には、第１トランジスタ７のゲート端子７ｂが接続される（カレントミラー対を構成している）とともに、所定のバイアス電圧が供給されている。また、第２トランジスタ１０のドレイン端子１０ｃには、コンデンサ１１の一方の端子１１ａが接続され、コンデンサ１１の他方の端子１１ｂは接地されている。

比較部５はアナログ演算用ＩＣにより形成されたコンパレータであり、上述したようにその非反転入力端５ａは、第２トランジスタ１０のドレイン端子１０ｃと、コンデンサ１１の端子１１ａとの間（Ｂ点）に接続されている。これにより、比較部５の非反転入力端５ａには、コンデンサ１１の端子１１ａ、１１ｂ間の電圧が印加される。

一方、比較部５の反転入力端５ｂは、オペアンプ６の第２入力端６ｂおよび第３トランジスタ８のソース端子８ｃと直流抵抗９との接続ノード（Ａ点）と接続されている。従って、基準電圧部２による基準電圧Ｖｓは直流抵抗９の非接地側端子（Ａ点）に印加されるとともに、比較部５の反転入力端５ｂにも印加される。また、比較部５の出力端５ｃからは、後述したように所定の条件を充足した場合に反転信号が出力される。

次に、クロック信号形成回路１の動作について説明する。最初、コンデンサ１１は充電されておらず、比較部５の非反転入力端５ａに入力されたコンデンサ１１の電圧は、反転入力端５ｂに入力された基準電圧Ｖｓよりも低くなっているため、比較部５の出力端５ｃからは低レベル信号が出力されている。

充電が開始すると、第３トランジスタ８のゲート端子８ｂには、オペアンプ６の出力端６ｃから所定の電圧が入力され、ドレイン端子８ａとソース端子８ｃ間にチャネルが形成される。さらに、第１トランジスタ７のゲート端子７ｂには、所定のバイアス電圧が供給されることにより、ソース端子７ａとドレイン端子７ｃが導通する。その結果、基準電圧Ｖｓが印加された直流抵抗９には、電源電圧Ｖddから第１トランジスタ７および第３トランジスタ８を介して、基準電圧Ｖｓに応じたＩｓ＝Ｖｓ／ｒで表される電流が流れる。

上述したように、第１トランジスタ７と第２トランジスタ１０はカレントミラー対構成を呈しており、第２トランジスタ１０のゲート端子１０ｂには第１トランジスタ７のゲート端子７ｂが接続され、第２トランジスタ１０のソース端子１０ａと第１トランジスタ７のソース端子７ａは、ともに電源電圧Ｖddに接続されている。このため、第１トランジスタ７のゲート端子７ｂ−ソース端子７ａ間電圧と第２トランジスタ１０のゲート端子１０ｂ−ソース端子１０ａ間電圧とは等しくなり、第２トランジスタ１０にも実質的にほぼＩｓに等しいドレイン電流が流れる。第２トランジスタ１０に流れるドレイン電流Ｉｓは、コンデンサ１１を充電する。

コンデンサ１１への充電が進行して、端子１１ａ、１１ｂ間電圧（Ｂ点の電圧と等価）が上昇すると、比較部５の非反転入力端５ａへの入力電圧が増大する。非反転入力端５ａへの入力電圧が増大して、反転入力端５ｂに入力されている基準電圧Ｖｓより高くなる、すなわち、コンデンサ１１の端子１１ａ、１１ｂ間電圧と基準電圧Ｖｓとの間の大小関係が逆転すると、比較部５の出力端５ｃから外部に対し高レベル信号（反転信号）が出力される。このように、比較部５によりコンデンサ１１の電圧と基準電圧Ｖｓとの間の大小関係が逆転したことが検出され、反転信号が出力される。図示しないが、コンデンサ充電部４とともにコンデンサ放電部も設けられており、これらコンデンサ充電部４とコンデンサ放電部とが相補的に充放電を繰り返すことにより周期的なクロック信号が形成される。

本実施形態によれば、所定の基準電圧Ｖｓを供給する基準電圧部２と、基準電圧部２に接続され、供給された基準電圧Ｖｓに応じた電流を形成する定電流発生部３と、電源電圧Ｖddに接続されたコンデンサ１１を有するとともに、定電流発生部３に接続されることにより、定電流発生部３によって形成された電流Ｉｓと実質的にほぼ等しい電流を電源電圧Ｖddからコンデンサ１１に流して充電するコンデンサ充電部４と、コンデンサ１１（の端子１１ａ、１１ｂ間）電圧と基準電圧Ｖｓがともに入力され、コンデンサ電圧と基準電圧Ｖｓとの間の大小関係が逆転した場合に、外部に対し反転信号を出力することにより、コンデンサ１１の電圧が基準電圧Ｖｓよりも大きくなったことを検出する比較部５とを備えた。

これにより、コンデンサ１１に対し、基準電圧Ｖｓに応じた電流Ｉｓと実質的にほぼ等しい電流を流すことができるため、たとえ基準電圧Ｖｓが変動したとしても、それに応じてコンデンサ１１を充電する電流も同様に変動することになり、コンデンサ１１が基準電圧Ｖｓに至る時間を常に一定にすることができる。また、比較部５には、オペアンプ６の第１入力端６ａに入力されるバンドギャップレギュレータの電圧ではなく、電流Ｉｓを作り出す直接的な基準電圧Ｖｓ（ノードＡの電圧）が入力されるので、電源電圧Ｖddが変動しても、コンデンサ１１が基準電圧Ｖｓに至る時間を精度よく一定化できる。

図３は、充電時のコンデンサ１１の充電時間とコンデンサ１１の端子１１ａ、１１ｂ間電圧（Ｂ点の電圧）を示したグラフである。上述したように、基準電圧Ｖｓがある値Ｖssである場合、コンデンサ１１は電流Ｉss＝Ｖss／ｒ（Ｉssの大きさは図３における直線Ｌ１の傾きにより示される）により充電されていき、コンデンサ１１の電圧がＶssとなった時に、比較部５の出力信号が反転する。

一方、何らかの理由によって基準電圧ＶｓがＶsvに低下した場合には、コンデンサ１１は電流Ｉsv＝Ｖsv／ｒ（Ｉsvの大きさは図３における直線Ｌ２の傾きにより示される）により充電されていき、コンデンサ１１の電圧がＶsvとなった時に、比較部５の出力信号が反転する。

上述した説明から、基準電圧ＶｓがＶssからＶsvへ変動しても、基準電圧Ｖｓの変動と同じ割合でコンデンサ１１を充電する電流ＩｓがＩssからＩsvへと変動し、コンデンサ１１の電圧が基準電圧となるまでに要する充電時間Ｔｓが変動することはない。

さらに、本実施形態によれば、定電流発生部３は、一端が接地された直流抵抗９と直流抵抗９と電源電圧Ｖddとの間に配置された第１トランジスタ７とを有し、基準電圧部２により供給された基準電圧Ｖｓを、直流抵抗９の他端子に加えることにより、直流抵抗９に第１トランジスタ７を介して基準電圧Ｖｓに応じた電流を流し、コンデンサ充電部４は、電源電圧Ｖddとコンデンサ１１との間に配置された第１トランジスタと同特性の第２トランジスタ１０を有するとともに、第１トランジスタ７および第２トランジスタ１０のゲート端子７ｂ、１０ｂ同士を接続し、双方のゲート端子７ｂ、１０ｂの電圧を等しくすることにより、直流抵抗９に流れる電流と実質的にほぼ等しい電流を、第２トランジスタ１０を介して電源電圧Ｖddからコンデンサ１１に対して流す。

これにより、第１トランジスタ７および第２トランジスタ１０のゲート端子７ｂ、１０ｂを互いに接続するという簡単なカレントミラー対を構成するのみで、第１トランジスタ７および第２トランジスタ１０を介して、それぞれ直流抵抗９に流れる電流Ｉｓとコンデンサ１１を充電する電流とを、実質的にほぼ等しくすることができる。

なお、第１トランジスタ７と第２トランジスタ１０のＷ／Ｌを相違させることによりミラー比を１からずらして設定してもよい。この場合には、直流抵抗９に流れる電流Ｉｓとコンデンサ１１を充電する電流とがミラー比に対応した比例関係となる。このような比例関係であっても、基準電圧Ｖｓが変動した際に、コンデンサ１１の電圧が基準電圧となるまでに要する充電時間Ｔｓが変動することはない。これは、放電動作および放電時間についても同様である。

＜実施形態２＞
次に、図４に基いて、本発明の実施形態２によるクロック信号形成回路について説明する。本実施形態は上述した実施形態１によるクロック信号形成回路１の性能をさらに向上させるものである。前述した実施形態１によるクロック信号形成回路１においては、コンデンサ１１の充電が進行することにより、第２トランジスタ１０のドレイン端子１０ｃ（図２におけるＢ点）の電圧が上昇すると、第２トランジスタ１０のドレイン端子１０ｃ−ソース端子１０ａ間電圧が低下して、第２トランジスタ１０を流れるドレイン電流が減少する。従って、第２トランジスタ１０のドレイン端子１０ｃ−ソース端子１０ａ間電圧が極端に低下した場合には、コンデンサ１１の充電電流が基準電圧Ｖｓの変動に対して追従することが困難になる。

図４に示すように、本実施形態によるクロック信号形成回路は、定電流発生部１２、コンデンサ充電部１３および双方に接続された制御部１４（本発明の制御手段に該当する）を備えている。定電流発生部１２は上述した実施形態１と同様に、第１トランジスタ７、第３トランジスタ８および直流抵抗９を有しており、これらは実施形態１と同様に接続されている。

コンデンサ充電部１３は、実施形態１と同様に、第２トランジスタ１０およびコンデンサ１１を有している。第２トランジスタ１０のソース端子１０ａは、第１トランジスタ７のソース端子７ａとともに電源電圧Ｖddに接続され、ゲート端子１０ｂは第１トランジスタ７のゲート端子７ｂと接続されている（カレントミラー対を構成している）。

本実施形態においては、第２トランジスタ１０のドレイン端子１０ｃとコンデンサ１１の一方の端子１１ａとの間に、第１トランジスタ７および第２トランジスタ１０と同特性のＦＥＴである第４トランジスタ１５（互いにＷ／Ｌが等しい）が配置されている。第４トランジスタ１５のソース端子１５ａは第２トランジスタ１０のドレイン端子１０ｃと接続され、第４トランジスタ１５のドレイン端子１５ｃはコンデンサ１１の端子１１ａと接続されている。第４トランジスタ１５のドレイン端子１５ｃとコンデンサ１１の端子１１ａとの接続ノード（Ｂ点）は、比較部５の非反転入力端５ａに接続されている。

一方、制御部１４は第５トランジスタ１６、第６トランジスタ１７、第７トランジスタ１８および直流抵抗９と同一の抵抗値ｒを有する第２直流抵抗１９（本発明の第２抵抗素子に該当する）を具備している。第２直流抵抗１９の一端は接地され、第２直流抵抗１９の他端と電源電圧Ｖddとの間には、電源電圧Ｖdd側から順に第５トランジスタ１６、第６トランジスタ１７および第７トランジスタ１８が直列に接続されている。第５トランジスタ１６および第６トランジスタ１７は第１トランジスタ７および第２トランジスタ１０と同特性の（互いにＷ／Ｌが等しい）ＦＥＴであり、第５トランジスタ１６のソース端子１６ａは電源電圧Ｖddに接続されるとともに、第５トランジスタ１６のドレイン端子１６ｃは第６トランジスタ１７のソース端子１７ａと接続されている。

さらに、第５トランジスタ１６および第６トランジスタ１７のゲート端子１６ｂ、１７ｂは、それぞれのドレイン端子１６ｃ、１７ｃと接続されており、第６トランジスタ１７のゲート端子１７ｂ（本発明の制御端子に該当する）は、前述の第４トランジスタ１５のゲート端子１５ｂ（本発明の制御端子に該当する）と接続されている。

また、第７トランジスタ１８は第３トランジスタ８と同特性の（互いにＷ／Ｌが等しい）ＦＥＴにより形成され、そのドレイン端子１８ａが第６トランジスタ１７のドレイン端子１７ｃと接続されるとともに、ソース端子１８ｃが第２直流抵抗１９と接続されている。さらに、第７トランジスタ１８のゲート端子１８ｂ（本発明の制御端子に該当する）は、第３トランジスタ８のゲート端子８ｂ（本発明の制御端子に該当する）と接続されている。

次に、実施形態２によるクロック信号形成回路の動作について説明する。最初、コンデンサ１１は充電されておらず、比較部５の非反転入力端５ａに入力されたコンデンサ１１の電圧は、反転入力端５ｂに入力された基準電圧Ｖｓよりも低くなっているため、比較部５の出力端５ｃから低レベル信号が出力されている。充電が開始すると、実施形態１と同様に、基準電圧Ｖｓが印加された直流抵抗９には、電源電圧Ｖddから第１トランジスタ７および第３トランジスタ８を介してＩｓ＝Ｖｓ／ｒで表される電流が流れる。

ここで、第３トランジスタ８および第７トランジスタ１８には飽和状態で電流が流れているとすると、これらに流れるドレイン電流はそれぞれのゲート端子−ソース端子間電圧（８ｂ−８ｃ間電圧および１８ｂ−１８ｃ間電圧）に依存するのであるが、第３トランジスタ８のゲート端子８ｂと第７トランジスタ１８のゲート端子１８ｂが接続されており、さらに、直流抵抗９および第２直流抵抗１９が、ともに同一の抵抗値ｒを有するため、第３トランジスタ８および第７トランジスタ１８に流れるドレイン電流はほぼ等しくなるように制御される。

従って、第５トランジスタ１６および第６トランジスタ１７のゲート端子−ソース端子間電圧（１６ｂ−１６ａ間電圧および１７ｂ−１７ａ間電圧）をそれぞれＶgsとすると、第６トランジスタ１７のドレイン端子１７ｃ（図４におけるＣ点）の電圧はＶdd−２Ｖgsと表される。Ｃ点と第４トランジスタ１５のゲート端子１５ｂの電圧は等しいから、第６トランジスタ１７と同特性の第４トランジスタ１５のソース端子１５ａ（図４におけるＤ点）の電圧（換言すれば、第２トランジスタ１０のドレイン端子１０ｃの電圧）はゲート端子１５ｂよりもＶgsだけ高電位であるＶdd−Ｖgsとなり、同特性の第１トランジスタ７のドレイン端子７ｃ（図４におけるＥ点）の電圧と等しくなる。よって、第２トランジスタ１０のソース端子１０ａ、ゲート端子１０ｂおよびドレイン端子１０ｃの電圧は、それぞれ第１トランジスタ７のソース端子７ａ、ゲート端子７ｂおよびドレイン端子７ｃの電圧と等しくなり、第２トランジスタ１０にも第１トランジスタ７に流れる電流Ｉｓと等しいドレイン電流が流れ、コンデンサ１１は電流Ｉｓにより充電されていく。やがて、コンデンサ１１の電圧が上昇して基準電圧Ｖｓとの間の大小関係が逆転すると、比較部５の出力端５ｃから高レベル信号が出力される。

本実施形態によれば、第５トランジスタ１６および第６トランジスタ１７を流れる電流が、第１トランジスタ７を流れる電流と等しくなる。また、第６トランジスタ１７のゲート端子１７ｂが第４トランジスタ１５のゲート端子１５ｂと接続されているため、第２トランジスタ１０のドレイン端子１０ｃの電圧が、第１トランジスタ７のドレイン端子７ｃの電圧と等しくなり、第１トランジスタ７に流れる電流Ｉｓと第２トランジスタ１０を流れる電流とを常に等しくすることができる。従って、第２トランジスタ１０を介してコンデンサ１１を充電する電流を、基準電圧Ｖｓに応じて第１トランジスタ７に流れる電流Ｉｓと等しくすることができ、基準電圧Ｖｓが変動した場合、その変動に応じてコンデンサ１１を充電する電流も変動させることができる。

なお、実施形態１と同様に、第１トランジスタ７と第２トランジスタ１０のＷ／Ｌを相違させることによりミラー比を１からずらして設定してもよい。この場合、直流抵抗９に流れる電流Ｉｓとコンデンサ１１を充電する電流とがミラー比に対応した比例関係となる。また、Ｄ点の電圧とＥ点の電圧を等しくする構成は、上述した構成に限られず、Ｖgs(16)＋Ｖgs(17)−Ｖgs(15)＝Ｖgs(7)の関係を満たすようにトランジスタ７、１６、１７、１０、１５のサイズ（Ｗ／Ｌ）を決定すればよい。

仮に、何らかの制約によりＤ点の電圧とＥ点の電圧を等しくできない場合でも、図４に示す構成のように、第２トランジスタ１０とコンデンサ１１との間に第４トランジスタ１５を介装しているので、コンデンサ１１の端子１１ａと第２トランジスタ１０のドレイン端子１０ｃとを切り離し、コンデンサ１１の端子１１ａの電圧変動が第２トランジスタ１０のドレイン端子１０ｃに影響しないようにすることで、電流Ｉｓに対応した電流を第２トランジスタ１０に常に流すことが可能である。その場合、第１トランジスタ７に流れる電流と第２トランジスタ１０に流れる電流は、それぞれのドレイン電圧（Ｅ点およびＤ点の電圧）の差の影響を受けるが、飽和領域でトランジスタが動作している場合には、通常トランジスタに流れる電流に対するドレイン電圧の影響は小さいため、同じような効果が期待できる。

＜実施形態３＞
次に、図５に基いて、本発明の実施形態３によるクロック信号形成回路について説明する。本実施形態は、コンデンサ１１の放電により、その端子間電圧と基準電圧Ｖｔとの間の大小関係が逆転した場合に、外部に対し反転信号を出力する回路に適用したものである。図５において、定電流発生部２０は、実施形態１と同様に、第１トランジスタ７、第３トランジスタ８および直流抵抗９を有しており、これらは実施形態１と同様に接続されている。これにより、第１トランジスタ７には基準電圧部２により供給される基準電圧Ｖｓ、Ｖｔに応じた電流を流すことができる。

また、コンデンサ充放電部２１（本発明の容量充放電手段に該当する）は実施形態１の場合と同様に、そのソース端子１０ａが電源電圧Ｖddと接続された第２トランジスタ１０と、一端が接地されたコンデンサ１１を有している。第２トランジスタ１０のゲート端子１０ｂは第１トランジスタ７のゲート端子７ｂと接続されており（カレントミラー対を構成している）、第２トランジスタ１０のドレイン端子１０ｃとコンデンサ１１の端子１１ａとの間には、遮断トランジスタ２２が設けられており、さらに、遮断トランジスタ２２とコンデンサ１１との接続ノード（図５におけるＢ点）は比較部５の非反転入力端５ａに接続されている。

一方、第１ミディアムトランジスタ２３は第１トランジスタ７と同特性の（互いにＷ／Ｌが等しい）ＦＥＴであり、そのソース端子２３ａは電源電圧Ｖddに接続され、ゲート端子２３ｂは第１トランジスタ７のゲート端子７ｂと接続されている（カレントミラー対を構成している）。第１ミディアムトランジスタ２３のドレイン端子２３ｃには第２ミディアムトランジスタ２４のドレイン端子２４ａが接続されており、そのソース端子２４ｃは接地されるとともに、ゲート端子２４ｂはドレイン端子２４ａと接続されている。

放電トランジスタ２５は第２ミディアムトランジスタ２４と同特性の（互いにＷ／Ｌが等しい）ＦＥＴであって、そのゲート端子２５ｂは第２ミディアムトランジスタ２４のゲート端子２４ｂと接続され（カレントミラー対を構成している）、所定のバイアス電圧が印加されている。放電トランジスタ２５のソース端子２５ｃは接地され、ドレイン端子２５ａには導通トランジスタ２６が接続されている。導通トランジスタ２６には放電用直流抵抗２７の一端が接続され、放電用直流抵抗２７の他端は比較部５の非反転入力端５ａおよびＢ点に接続されている。

上述した本実施形態によるクロック信号形成回路においては、遮断トランジスタ２２を導通させるとともに、導通トランジスタ２６を遮断した状態で、実施形態１の場合と同様に第１トランジスタ７を流れるドレイン電流Ｉｓと等しい電流によりコンデンサ１１が充電される。コンデンサ１１の充電が進行して比較部５の非反転入力端５ａの電圧が上昇して、基準電圧Ｖｓとの間の大小関係が逆転すると、比較部５から反転信号が出力される。

コンデンサ１１への充電が完了すると、遮断トランジスタ２２を遮断するとともに、導通トランジスタ２６を導通させた状態で、コンデンサ１１からの放電が開始される。コンデンサ１１の電荷は、比較部５の反転入力端５ｂにＶｓよりも小さい基準電圧Ｖｔが入力された状態で、放電用直流抵抗２７、導通トランジスタ２６および放電トランジスタ２５を介して放電される。コンデンサ１１の放電が進行して比較部５の非反転入力端５ａの電圧が低下して、基準電圧Ｖｔとの間の大小関係が逆転する（基準電圧Ｖｔよりも低下する）と、比較部５からの信号がさらに反転する。

この場合に、放電トランジスタ２５のゲート端子２５ｂは第２ミディアムトランジスタ２４のゲート端子２４ｂと接続されているため、放電トランジスタ２５のゲート端子２５ｂ−ソース端子２５ｃ間電圧と、第２ミディアムトランジスタ２４のゲート端子２４ｂ−ソース端子２４ｃ間電圧とが等しくなり、放電トランジスタ２５と第２ミディアムトランジスタ２４とを流れるドレイン電流が等しくなる。

また、第１ミディアムトランジスタ２３のゲート端子２３ｂと第１トランジスタ７のゲート端子７ｂとも接続されているため、第１ミディアムトランジスタ２３のゲート端子２３ｂ−ソース端子２３ａ間電圧と、第１トランジスタ７のゲート端子７ｂ−ソース端子７ａ間電圧も等しくなり、第１ミディアムトランジスタ２３と第１トランジスタ７とを流れるドレイン電流も等しくなる。その結果、コンデンサ１１から放電用直流抵抗２７、導通トランジスタ２６および放電トランジスタ２５を介して流れる放電電流は、基準電圧Ｖｔに応じた電流Ｉｓと等しい電流を流すことができるため、たとえ、基準電圧Ｖｔが変動したとしても、それに応じてコンデンサ１１から放電する電流も同様に変動することになり、コンデンサ１１が基準電圧Ｖｔに至る時間を常に一定にすることができる。

なお、第１トランジスタ７と第２トランジスタ１０とを同特性とせず、第１トランジスタ７と第１ミディアムトランジスタ２３とを同特性とせず、放電トランジスタ２５と第２ミディアムトランジスタ２４とを同特性とせず、各トランジスタ対においてＷ／Ｌを相違させることによりミラー比を１からずらしてもよい。この場合には、直流抵抗９に流れる電流Ｉｓとコンデンサ１１を充放電する電流とがミラー比に対応した比例関係となる。このような比例関係であっても、基準電圧ＶｓまたはＶｔが変動した際に、コンデンサ１１の電圧が基準電圧ＶｓまたはＶｔとなるまでに要する充放電時間が変動することはない。

＜実施形態２の変形例＞
次に、図６に基いて、本発明の実施形態２の変形例によるクロック信号形成回路について説明する。本変形例は図４に示した実施形態２による制御部１４を制御部２８に置き換えた構成であるため、以下、主に制御部２８の制御部１４に対する相違点について説明する。

制御部２８は、制御部１４が有している第５トランジスタ１６、第６トランジスタ１７および第７トランジスタ１８に加え、第８トランジスタ２９および第９トランジスタ３０を備えている。定電流発生部１２を形成する第１トランジスタ７と同特性のＦＥＴである第８トランジスタ２９のソース端子２９ａは電源電圧Ｖddに接続され、第８トランジスタ２９のゲート端子２９ｂは第１トランジスタ７のゲート端子７ｂと接続されている（カレントミラー対を構成している）。

一方、第９トランジスタ３０のドレイン端子３０ａは、第８トランジスタ２９のドレイン端子２９ｃと接続され、第９トランジスタ３０のソース端子３０ｃは接地されている。さらに、第９トランジスタ３０のゲート端子３０ｂは第７トランジスタ１８のゲート端子１８ｂと接続される（カレントミラー対を構成している）とともに、ドレイン端子３０ａと接続されている。これに伴い、実施形態２と異なり、第７トランジスタ１８のゲート端子１８ｂと第３トランジスタ８のゲート端子８ｂとは接続されておらず、また、第７トランジスタ１８のソース端子１８ｃには第２直流抵抗１９は接続されていない。

上述した構成により、実施形態２と同様に本変形例においても、第２トランジスタ１０のソース端子１０ａ、ゲート端子１０ｂおよびドレイン端子１０ｃの電圧は、それぞれ第１トランジスタ７のソース端子７ａ、ゲート端子７ｂおよびドレイン端子７ｃの電圧と等しくなり、第２トランジスタ１０を介してコンデンサ１１を充電する電流を、基準電圧Ｖｓに応じて第１トランジスタ７に流れる電流Ｉｓと等しくすることができ、基準電圧Ｖｓが変動した場合、その変動に応じてコンデンサ１１を充電する電流も変動させることができる。

本変形例の構成によれば第２直流抵抗１９を有しないため、仮に電源電圧Ｖddが低電圧であっても第７トランジスタ１８のドレイン端子１８ａ−ソース端子１８ｃ間電圧が十分な電圧を確保することができ、実施形態２に比べて有利となる。

なお、実施形態２と同様に、第１トランジスタ７と第２トランジスタ１０のＷ／Ｌを相違させることによりミラー比を１からずらして設定してもよい。また、Ｄ点の電圧とＥ点の電圧を等しくする構成は、上述した構成に限られず、Ｖgs(16)＋Ｖgs(17)−Ｖgs(15)＝Ｖgs(7)の関係を満たすようにトランジスタ７、１６、１７、１０、１５、２９のサイズ（Ｗ／Ｌ）を決定すればよい。

仮に、何らかの制約によりＤ点の電圧とＥ点の電圧を等しくできない場合でも、図６に示す構成のように、第２トランジスタ１０とコンデンサ１１との間に第４トランジスタ１５を介装しているので、コンデンサ１１の端子１１ａと第２トランジスタ１０のドレイン端子１０ｃとを切り離し、コンデンサ１１の端子１１ａの電圧変動が第２トランジスタ１０のドレイン端子１０ｃに影響しないようにすることで、電流Ｉｓに対応した電流を第２トランジスタ１０に常に流すことが可能である。その場合、第１トランジスタ７に流れる電流と第２トランジスタ１０に流れる電流は、それぞれのドレイン電圧（Ｅ点およびＤ点の電圧）の差の影響を受けるが、飽和領域でトランジスタが動作している場合には、通常トランジスタに流れる電流に対するドレイン電圧の影響は小さいため、同じような効果が期待できる。

＜他の実施形態＞
本発明は、上述した実施形態に限定されるものではなく、次のように変形または拡張することができる。
本発明によるクロック信号形成回路に使用される各トランジスタは、ｐチャネルのＦＥＴであっても、ｎチャネルのＦＥＴであってもよいし、デプレッションタイプのＭＯＳＦＥＴであってもよい。また、接合型のＦＥＴであってもよいし、さらに、バイポーラトランジスタであってもよい。
図４に示した第２直流抵抗１９の抵抗値は、直流抵抗９の抵抗値ｒと全く同一でなくともよく、第５トランジスタ１６および第６トランジスタ１７を流れる電流が、第１トランジスタ７を流れる電流と実質的に等しくなるように、双方の抵抗値が近似していればよい。

本発明の実施形態１によるクロック信号形成回路を示すブロック図図１の回路図基準電圧にノイズが発生した場合のコンデンサの充電時間についての説明図実施形態２によるクロック信号形成回路を示す図実施形態３によるクロック信号形成回路を示す図実施形態２の変形例によるクロック信号形成回路を示す図従来技術によるクロック信号を形成する発振回路図

符号の説明

図面中、１はクロック信号形成回路（信号形成回路）、２は基準電圧部（基準電圧供給手段）、３、１２、２０は定電流発生部（電圧電流変換手段）、４、１３はコンデンサ充電部（容量充放電手段）、５は比較部（比較手段）、７は第１トランジスタ、７ｂはゲート端子（制御端子）、８は第３トランジスタ、８ｂはゲート端子（制御端子）、９は直流抵抗（抵抗素子）、１０は第２トランジスタ、１０ｂはゲート端子（制御端子）、１１はコンデンサ、１４は制御部（制御手段）、１５は第４トランジスタ、１５ｂはゲート端子（制御端子）、１６は第５トランジスタ、１７は第６トランジスタ、１７ｂはゲート端子（制御端子）、１８は第７トランジスタ、１８ｂはゲート端子（制御端子）、１９は第２直流抵抗（第２抵抗素子）、２１はコンデンサ充放電部（容量充放電手段）、Ｖｓ、Ｖｔは基準電圧、Ｖddは電源電圧（電源）を示している。

Claims

所定の基準電圧を供給する基準電圧供給手段と、
前記基準電圧供給手段に接続され、供給された前記基準電圧に応じた電流を形成する電圧電流変換手段と、
一端が接地されたコンデンサを有するとともに、前記電圧電流変換手段に接続されることにより、前記電圧電流変換手段によって形成された電流に比例した電流を電源から遮断トランジスタを介して前記コンデンサに流して充電する、または前記電圧電流変換手段によって形成された電流に比例した電流を前記コンデンサから導通トランジスタを介して流して放電させる容量充放電手段と、
前記コンデンサの電圧と前記基準電圧が直接入力され、前記コンデンサの電圧と前記基準電圧との間の大小関係が逆転したことにより出力信号を反転させる比較手段とを備え、
前記遮断トランジスタを導通させて前記導通トランジスタを遮断するとともに前記基準電圧をＶｓとした状態で前記比較手段の出力信号が反転すると、前記遮断トランジスタを遮断して前記導通トランジスタを導通させるとともに前記基準電圧をＶｓより低いＶｔとした状態とし、前記比較手段の出力信号が反転するごとに前記２つの状態を繰り返すことを特徴とする信号形成回路。
所定の基準電圧を供給する基準電圧供給手段と、
前記基準電圧供給手段に接続され、供給された前記基準電圧に応じた電流を形成する電圧電流変換手段と、
一端が接地されたコンデンサを有するとともに、前記電圧電流変換手段に接続されることにより、前記電圧電流変換手段によって形成された電流に比例した電流を電源から前記コンデンサに流して充電する容量充放電手段と、
前記コンデンサの電圧と前記基準電圧が直接入力され、前記コンデンサの電圧と前記基準電圧との間の大小関係が逆転したことにより出力信号を反転させる比較手段とを備え、
前記電圧電流変換手段は、一端が接地された抵抗素子と前記抵抗素子と電源との間に配置された第１トランジスタとを有し、前記基準電圧供給手段により供給された前記基準電圧を前記抵抗素子の他端に加えることにより、前記抵抗素子に前記第１トランジスタを介して前記基準電圧に応じた電流を流し、前記容量充放電手段は、電源と前記コンデンサとの間に配置された第２トランジスタとを有するとともに、前記第１トランジスタおよび前記第２トランジスタの制御端子同士を接続し双方の前記制御端子の電圧を等しくすることにより、前記抵抗素子に流れる電流に比例した電流を、前記第２トランジスタを介して電源から前記コンデンサに対して流すことを特徴とする信号形成回路。
前記電圧電流変換手段および前記容量充放電手段に接続された制御手段を備え、前記電圧電流変換手段は、前記第１トランジスタと前記抵抗素子との間に介装された第３トランジスタを有するとともに、前記容量充放電手段は、前記第２トランジスタと前記コンデンサとの間に配置された第４トランジスタを有し、前記制御手段は一端が接地された第２抵抗素子を有するとともに、前記第２抵抗素子の他端と電源との間には、電源側から順に直列に接続された第５トランジスタ、第６トランジスタおよび第７トランジスタを有しており、前記第３トランジスタの制御端子を前記第７トランジスタの制御端子と接続し、前記第４トランジスタの制御端子を前記第６トランジスタの制御端子と接続したことを特徴とする請求項２記載の信号形成回路。
前記電圧電流変換手段および前記容量充放電手段に接続された制御手段を備え、前記電圧電流変換手段は、前記第１トランジスタと前記抵抗素子との間に介装された第３トランジスタを有するとともに、前記容量充放電手段は、前記第２トランジスタと前記コンデンサとの間に配置された第４トランジスタを有し、前記制御手段は、一対の電源線間に直列に接続された第５トランジスタ、第６トランジスタおよび第７トランジスタ並びに前記一対の電源線間に直列に接続された第８トランジスタおよび第９トランジスタを有しており、前記第１トランジスタ、前記第２トランジスタおよび前記第８トランジスタの制御端子同士を接続し、前記第４トランジスタの制御端子を前記第６トランジスタの制御端子と接続し、前記第７トランジスタの制御端子を前記第９トランジスタの制御端子と接続したことを特徴とする請求項２記載の信号形成回路。