JP6199576B2 - 試験回路、半導体集積装置、及び試験方法 - Google Patents

Description

本発明は、機能回路に含まれる回路素子の電気的特性値を調整するための試験を行う試験回路、試験結果に基づいて当該電気的特性値を調整する制御回路を含む半導体集積装置、及び当該試験を行う試験方法に関する。

半導体集積装置には、容量素子及び／又は抵抗素子から構成される例えばフィルタなどの機能回路が含まれる場合がある。機能回路の特性は、容量素子や抵抗素子の電気的特性値によって定まる。例えば低域通過フィルタ回路の場合、その回路特性は容量値と抵抗値の積すなわち時定数によって決定される。ところで、これらの電気的特性値は、一般的に製造プロセスにおけるバラツキによって個体毎に設計目標値からのズレを生ずる。かかるズレが生じた場合、所望の回路特性が得られなくなってしまう。例えば低域通過フィルタ回路の場合、時定数のバラツキにより、不要な高周波数信号を除去できなくなったり、逆に必要な周波数成分の信号まで除去してしまうといった不具合を生じてしまう。それ故、個体毎に電気的特性値を設計目標値に合わせることが重要である。例えば特許文献１には、コンデンサと抵抗とからなる低域通過フィルタにクロック信号を入力し、フィルタ通過による遅延時間に基づいて回路素子の電気的特性値のズレを自動調整するフィルタ回路が開示されている。

特開２００３−３４７９０１号公報

特許文献１の技術においては、方形波からなるクロック信号を用いている。クロック信号の遅延時間は、その方形波の立上り又は立下りエッジがフィルタに入力された時点から、フィルタ通過後の方形波の立上り又は立下りエッジが所定閾値に達した時点までの期間として測定されると考えられる。ところで、方形波のようにレベル変化する信号においては、波形の立上り及び立下りエッジにいわゆる波形なまりが生じる。波形なまりによって、方形波の立上り又は立下りエッジが所定閾値に達するまでの時間が変化し、遅延時間にズレが生じる。波形なまりの大きさは、クロック信号を生成する回路の製造バラツキに起因して変化する。それ故、たとえ容量値や抵抗値のズレが生じていなくとも、個体毎に遅延時間のズレが生じてしまう。この場合、遅延時間のズレが、容量値や抵抗値のバラツキに起因するのか、クロック信号生成回路自体の製造バラツキに起因するのかの切り分けがつかなくなる。かかる状況の下で容量値や抵抗値を調整するので、調整精度が低くなってしまうという問題がある。また、特許文献１にも記載されているように、クロック信号の代わりに正弦波信号を低域通過フィルタに入力して振幅又は位相の変化を測定する方法を用いた場合には、正確な正弦波信号を生成するための専用回路が別途必要となり、実装面積及びコストの観点から望ましくない。更に、方形波や正弦波のような交流信号を測定するための高機能且つ高精度の機材を用いること自体がコストアップに繋がるという問題もある。

本発明は上記した如き問題点に鑑みてなされたものであって、製造バラツキによる回路素子の電気的特性値の個体間のズレを高精度で調整可能とするための試験を行う試験回路、試験結果に基づいて電気的特性値を調整する機能を有する半導体集積装置、及び当該試験を行う試験方法を提供することを目的とする。また、本発明は、上記試験機能及び調整機能を低コストで提供することができる試験回路、半導体集積装置及び試験方法を提供することを目的とする。

本発明による試験回路は、機能回路が形成された半導体基板上に形成されて前記機能回路に含まれる回路素子の電気的特性値の調整のための試験を行う試験回路であって、抵抗素子と、可変容量素子と、前記可変容量素子及び前記抵抗素子の各々に互いに独立した電流路を介して直流電流を供給する電流供給回路と、前記可変容量素子に生じた容量側電圧と前記抵抗素子に生じた抵抗側電圧とを比較して得られる比較結果に応じて前記可変容量素子の容量値を調整すると共に当該調整の度合を調整量情報信号として出力する容量調整出力部と、を含み、前記容量調整出力部は、前記可変容量素子の放電、充電及び帯電維持動作を選択的に実行する充放電手段を有し、前記充放電手段が前記帯電維持動作を実行しているときに前記可変容量素子の容量値を増減させることを特徴とする。

本発明による半導体集積装置は、半導体基板上に形成されて回路素子から構成される機能回路と、前記半導体基板と同一基板上に形成されて前記回路素子の電気的特性値の調整のための試験を行う試験回路と、前記試験回路による試験の結果得られた調整量情報信号に基づいて前記回路素子の電気的特性値を調整する制御回路と、を含む半導体集積装置であって、前記試験回路は、抵抗素子と、可変容量素子と、前記可変容量素子及び前記抵抗素子の各々に互いに独立した電流路を介して直流電流を供給する電流供給回路と、前記可変容量素子に生じた容量側電圧と前記抵抗素子に生じた抵抗側電圧とを比較して得られる比較結果に応じて前記可変容量素子の容量値を調整すると共に当該調整の度合を前記調整量情報信号として出力する容量調整出力部と、を含み、前記容量調整出力部は、前記可変容量素子の放電、充電及び帯電維持動作を選択的に実行する充放電手段を有し、前記充放電手段が前記帯電維持動作を実行しているときに前記可変容量素子の容量値を増減させることを特徴とする。

本発明による試験方法は、半導体基板上に形成された機能回路に含まれる回路素子の電気的特性値の調整のための試験を行う試験方法であって、前記半導体基板上に形成された可変容量素子及び抵抗素子の各々に互いに独立した電流路を介して直流電流を供給する定電流供給ステップと、前記可変容量素子に生じた容量側電圧と前記抵抗素子に生じた抵抗側電圧とを比較して得られる比較結果に応じて前記可変容量素子の容量値を調整すると共に当該調整の度合を調整量情報信号として出力する容量調整出力ステップと、を含み、前記容量調整出力ステップは、前記可変容量素子の放電、充電及び帯電維持動作を選択的に実行する充放電ステップと、前記充放電ステップが前記帯電維持動作を実行しているときに前記可変容量素子の容量値を増減させるステップと、を有することを特徴とする。

本発明の試験回路、半導体集積装置及び試験方法によれば、製造バラツキによる回路素子の電気的特性値の個体間のズレを高精度で調整するための情報を生成し、電気特性を調整することができる。また、本発明によれば、低コストで特性値調整に資する情報を生成して電気的特性値を調整することができる。

本発明である半導体集積装置の構成を示すブロック図である。 図１の試験回路の構成を示すブロック図である。 図２の可変容量素子の構成例を示す回路図である。 図２の試験回路の第１の実施例である詳細構成を示すブロック図である。 容量値調整処理ルーチンを示すフローチャートである。 容量値調整時における各種信号のタイムチャートである。 図４の構成において電流値測定のための構成を更に含む試験回路の構成を示すブロック図である。 図４のカレントミラー回路をカスコード構成としたときの回路図である。 図２の試験回路の第２の実施例である詳細構成を示すブロック図である。 図９の構成において電流値測定のための構成を更に含む試験回路の構成を示すブロック図である。

以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
＜第１の実施例＞
図１には、本発明の実施例である半導体集積装置１の構成が示されている。半導体集積装置１には、少なくとも１つの機能回路２−１〜２−ｎ（ｎは正の整数）が含まれる。機能回路２−１〜２−ｎの各々は、抵抗素子及び／又は容量素子（図示せず）を用いて構成されるフィルタや増幅器などのアナログ回路である。当該抵抗素子の抵抗値及び／又は当該容量素子の容量値は可変であり、制御回路３からの調整信号ＡＤによって定まる。制御回路３は、試験回路４からの調整量情報ｋに基づいて調整信号ＡＤを生成し、同一の調整信号ＡＤを機能回路２−１〜２−ｎの各々に供給する。試験回路４は、製造バラツキによる抵抗値及び／又は容量値の変動の影響を吸収して各半導体集積装置１が同一の特性を呈するように当該抵抗値及び／又は容量値（以下、電気的特性値と称する）を調整するための調整量情報ｋを生成する。

以下、図２を参照しつつ、試験回路４の構成について説明する。試験回路４には、試験用の容量素子３０及び抵抗素子４０が含まれる。

容量素子３０の一端はノードｎ１及びスイッチ２１を介して電流源１１に接続され、他端は第２電源に接続されている。また、容量素子３０の一端はノードｎ１を介して比較部５０の一方の入力端子にも接続されている。スイッチ２１がオンしているときには、電流源１１の電流Ｉｒｅｆが容量素子３０に供給される。容量素子３０の容量値は、後述の容量調整信号生成部６１から供給される容量調整信号ＴＲに応じて増減する。

抵抗素子４０の一端はノードｎ２を介して電流源１２に接続され、他端は第２電源に接続されている。また、抵抗素子４０の一端はノードｎ２を介して比較部５０の他方の入力端子にも接続されている。電流源１２の電流Ｉｒｅｆが抵抗素子４０に供給される。容量素子３０及び抵抗素子４０の各々には互いに独立した電流路を介して電流Ｉｒｅｆが供給される。

ノードｎ１と第２電源との間には、容量素子と並列にスイッチ２２が接続されている。スイッチ２１及び２２の各々は、後述の切替信号生成部６２から供給される切替信号Φ１及びΦ２に応じてオン／オフする。電流源１１及び電流源１２の各々は、第１電源に接続されている。

比較部５０は、一方の入力端子に入力される電圧Ｖ_Ｃと、他方の入力端子に入力される電圧Ｖ_Ｒとを比較して、その比較結果ＣＯを出力する。電圧Ｖ_Ｃは、容量素子３０によってノードｎ１に生じた電圧である。電圧Ｖ_Ｒは、抵抗素子４０によってノードｎ２に生じた電圧である。

容量調整信号生成部６１は、比較部５０から出力される比較結果ＣＯに基づいて容量調整信号ＴＲを生成する。容量調整信号生成部６１は、容量素子３０が帯電保持状態にあるときに容量調整信号ＴＲを容量素子３０に供給してその容量値を増減させる。容量調整信号生成部６１は、容量値の増減調整の結果得られた調整量情報ｋを出力する。調整量情報ｋは、容量値の調整の度合いを示す情報である。また、調整量情報ｋは、抵抗値と容量値の積である時定数の調整の度合いを示す情報でもある。また、図７を参照して後述するように、調整量情報ｋから容量値のバラツキの度合いを求めることもできる。調整量情報ｋは、例えば、標準値を”１”とし、電気的特性値を増加させる場合には”１”よりも大きい値、電気的特性値を減少させる場合には”１”よりも小さい値とする調整係数である。

切替信号生成部６２は、切替信号Φ１及びΦ２を生成してスイッチ２１及び２２に供給する。切替信号生成部６２は、例えば外部回路（図示せず）からの調整開始指令に応じて切替信号Φ１及びΦ２の生成及び供給を開始する。切替信号Φ１及びΦ２の詳細については後述する（図４及び図５）。以下、比較部５０と容量調整信号生成部６１と切替信号生成部６２とをまとめて容量調整出力部６０と称する。

図３には、容量素子３０の構成例が示されている。容量素子３０は容量調整信号ＴＲに応じて容量値が増減する可変容量である。複数の容量Ｃ１〜Ｃｍ（ｍは２以上の整数）が並列接続されており、容量Ｃ１〜Ｃｍの各々の一端はノードｎ１に接続され、他端はスイッチＳ１〜Ｓｍを介して第２電源に接続されている。スイッチＳ１〜Ｓｍは、容量調整信号ＴＲに応じてオン／オフする。スイッチＳ１〜Ｓｍ各々のオン／オフ状態に応じて容量素子３０の容量値が定まる。

以下、図４を参照しつつ、試験回路４の詳細構成について図２と異なる部分を主として説明する。

図４においては、図２の第１電源をＶＤＤとし、第２電源をＧＮＤとしている。また、図４においては、図２の電流源１１及び１２が１つの電流源１０として示されている。また、図４においては、図２のスイッチ２１が２つのスイッチ２１ａ及び２１ｂとして示されている。抵抗素子４０には、トランジスタ８３及び８６から構成される第１のカレントミラー回路１０１によって、電流源１０の電流Ｉｒｅｆと同一の電流が供給される。容量素子３０には、トランジスタ８３及び８５から構成される第２のカレントミラー回路１０２によって、電流源１０の電流Ｉｒｅｆと同一の電流がスイッチ２１ａを介して供給される。

トランジスタ８３と対をなしてカレントミラー回路１０３を構成するトランジスタ８４と、各々の電流路がトランジスタ８５及び８４の電流路と直列接続され且つ一対となってカレントミラー回路１０４を構成するトランジスタ８２及び８１と、からなる充放電補助回路１１０を含む。以下、トランジスタについて”電流路”というときは、トランジスタのソース−ドレイン間の電流路をいう。トランジスタ８４のドレインとトランジスタ８１のゲート及びドレインの接続点であるノードｎ３と接地電位との間にはスイッチ２１ｂが接続されている。充放電補助回路１１０においては、容量素子３０の放電及び帯電時にはトランジスタ８１及び８２からなるカレントミラー回路が電流を流し、容量素子３０の充電時には当該カレントミラー回路に電流を流さないようにして、容量素子３０の充放電を補助する。

なお、図４の例とは逆に、図２の第１電源をＧＮＤとし、第２電源をＶＤＤとすることも可能である。また、抵抗素子４０に供給する電流は、必ずしも電流Ｉｒｅｆと同一の電流である必要はない。例えば、抵抗素子４０に供給する電流を電流Ｉｒｅｆのｉ倍(ｉは正の有理数)とし、抵抗素子４０の抵抗値を１／ｉとすることもできる。この場合、抵抗素子４０のサイズを１／ｉに減らすことができる。また、容量素子３０に供給する電流は、必ずしも電流Ｉｒｅｆと同一の電流である必要はない。例えば、容量素子３０に供給する電流を電流Ｉｒｅｆの１／ｊ倍(ｊは正の有理数)とし、容量素子３０の容量値を１／ｊとすることもできる。この場合、容量素子３０のサイズを１／ｊに減らすことができる。

以下、図２及び図５を参照しつつ、容量調整部６０による容量値調整処理について説明する。切替信号生成部６２は、例えば外部回路（図示せず）からの調整開始指令に応じて切替信号Φ１及びΦ２の生成及び供給を開始する。

先ず、切替信号生成部６２は、容量素子３０に蓄積されている電荷を放電させるための切替信号Φ１及びΦ２を生成し、これをスイッチ２１及び２２に供給する（ステップＳ１）。例えば、切替信号Φ１の信号レベルは”Ｌ”であり、切替信号Φ２の信号レベルは”Ｈ”である。このとき、スイッチ２１はオフし、スイッチ２２はオンする。これにより、容量素子３０に蓄積されている電荷が第２電源に放電される。

次に、切替信号生成部６２は、容量素子３０を充電するための切替信号Φ１及びΦ２を生成し、これをスイッチ２１及び２２に供給する（ステップＳ２）。例えば、切替信号Φ１の信号レベルは”Ｈ”であり、切替信号Φ２の信号レベルは”Ｌ”である。このとき、スイッチ２１はオンし、スイッチ２２はオフする。電流源１１の電流Ｉｒｅｆが容量素子３０に供給されて、容量素子３０が充電される。

次に、切替信号生成部６２は、容量素子３０に帯電している電荷を保持するための切替信号Φ１及びΦ２を生成し、これをスイッチ２１及び２２に供給する（ステップＳ３）。例えば、切替信号Φ１の信号レベルは”Ｌ”であり、切替信号Φ２の信号レベルは”Ｌ”である。このとき、スイッチ２１及び２２の各々はオフする。容量素子３０は、電流源１１とも第２電源とも接続されていない状態にあるので、容量素子３０に帯電している電荷は保持される。

次に、容量調整信号生成部６１は、容量素子３０が帯電保持状態にあるときに比較部５０がノードｎ１の電圧Ｖ_Ｃとノードｎ２の電圧Ｖ_Ｒとを比較して得られた比較結果ＣＯを取り込む（ステップＳ４）。なお、容量調整信号生成部６１は、切替信号生成部６２から供給される切替信号Φ１及びΦ２の信号レベルから、容量素子３０が帯電保持状態にあるか否かを判別できる。

次に、容量調整信号生成部６１は、比較結果ＣＯから電圧Ｖ_Ｒと電圧Ｖ_Ｃとが等しい又は略一致か否かを判別する（ステップＳ５）。容量調整信号生成部６１は、電圧Ｖ_Ｒと電圧Ｖ_Ｃとが等しい又は略一致と判別した場合には、現在の調整係数（以下、現在調整係数ｋｃと称する）を調整量情報ｋとして出力し（ステップＳ６）、当該ルーチンを終了する。現在調整係数ｋｃは、例えば、標準値を”１”とし、後述のステップＳ８又はＳ９の動作によって変化する。容量調整信号生成部６１は、以下のステップに進むことなく電圧Ｖ_Ｒと電圧Ｖ_Ｃとが等しい又は略一致と判別した場合には、現在調整係数ｋｃ＝１を調整量情報ｋ＝１として出力して当該ルーチンを終了する。なお、上記の「等しい又は略一致」は、電圧Ｖ_Ｒと電圧Ｖ_Ｃとが完全に一致する場合だけでなく、電圧Ｖ_Ｒと電圧Ｖ_Ｃとの差分が所定範囲内に収まっていることを意味する。

容量調整信号生成部６１は、電圧Ｖ_Ｒと電圧Ｖ_Ｃとが異なると判別した場合には、次に、電圧Ｖ_Ｒが電圧Ｖ_Ｃよりも大きいか否かを判別する（ステップＳ７）。

容量調整信号生成部６１は、電圧Ｖ_Ｒが電圧Ｖ_Ｃよりも大きいと判別した場合には、容量素子３０の容量値を減少させる容量調整信号ＴＲを容量素子３０に供給する（ステップＳ８）。この場合、容量調整信号生成部６１は、現在調整係数ｋｃを標準値”１”よりも小さい例えば”０．９８”とし、容量素子３０の基準容量値を０．９８倍に減少させる容量調整信号ＴＲを容量素子３０に供給する。

容量調整信号生成部６１は、電圧Ｖ_Ｒが電圧Ｖ_Ｃよりも小さいと判別した場合には、容量素子３０の容量値を増加させる容量調整信号ＴＲを容量素子３０に供給する（ステップＳ９）。この場合、容量調整信号生成部６１は、現在調整係数ｋｃを標準値”１”よりも大きい例えば”１．０２”とし、容量素子３０の基準容量値を１．０２倍に増加させる容量調整信号ＴＲを容量素子３０に供給する。

ステップＳ７又はＳ８の動作後、ステップＳ１に戻り、電圧Ｖ_Ｒと電圧Ｖ_Ｃとが同一又は略一致となるまで同様の動作が行なわれる。現在調整係数ｋｃは、ステップＳ８に進む毎に例えば”０．０２”刻みでｋｃ＝０．９６、０．９４、・・・というように減少し、一方、ステップＳ９に進む毎に例えば”０．０２”刻みでｋｃ＝１．０４、１．０６、・・・というように増加する。容量調整信号生成部６１は、電圧Ｖ_Ｒと電圧Ｖ_Ｃとが同一又は略一致であると判別した時点における現在調整係数ｋｃを調整量情報ｋとして出力して当該ルーチンを終了する。

上記した動作により、機能回路２−１〜２−ｎ（図１）を構成する容量素子の容量値と抵抗素子の抵抗値との積すなわち時定数を調整するための調整係数（調整量情報）ｋが得られる。

以下、図６を参照しつつ、図２の第１電源をＶＤＤとし、第２電源をＧＮＤとして、図５の容量値調整処理ルーチン実行時における各信号の状態について説明する。

先ず、切替信号Φ１が”Ｌ”、切替信号Φ２が”Ｈ”となり、スイッチ２１がオフ状態、スイッチ２２がオン状態となる。これにより、容量素子３０に蓄積されている電荷が接地電圧ＧＮＤに放電される。電圧Ｖ_Ｃは低下し、放電期間Ｔ_１内に接地電圧ＧＮＤに等しくなる。これによって、容量素子３０の電荷蓄積状態が初期化される。

次に、切替信号Φ１が”Ｈ”、切替信号Φ２が”Ｌ”となり、スイッチ２１がオン状態、スイッチ２２がオフ状態となる。これにより、電流源１１の電流Ｉｒｅｆによって容量素子３０が充電される。電圧Ｖ_Ｃは、充電期間Ｔ_２中、徐々に上昇し、最終的に現在調整係数ｋｃに応じた電圧値となる。

次に、切替信号Φ１が”Ｌ”、切替信号Φ２が”Ｌ”となり、スイッチ２１がオフ状態、スイッチ２２がオフ状態となる。容量素子３０は、電流源１１及び接地電圧ＧＮＤのいずれにも接続されず、容量素子３０に帯電している電荷が保持される。電圧Ｖ_Ｃは、保持期間Ｔ_３中に亘って一定電圧値のまま維持される。

以上で、第１サイクルＣＹ１が終了する。第２サイクルＣＹ２、及び第３サイクルにおいても、同様に、放電状態、充電状態、帯電保持状態の順に状態が変化する。第１サイクルＣＹ１から第３サイクルＣＹ３にかけて電圧Ｖ_Ｃは段階的に大きくなる。これは、サイクル毎に現在調整係数ｋｃが減少したからである。すなわち、第１サイクルＣＹ１における電圧Ｖ_Ｃは電圧Ｖ_Ｒよりも小さいので、次の第２サイクルＣＹ２においては、現在調整係数ｋｃは標準値”１”よりも小さい値例えば”０．９８”に設定され、容量素子３０の設定容量値が基準容量値の０．９８となる。第２サイクルＣＹ２における電圧Ｖ_Ｃも電圧Ｖ_Ｒよりも小さいので、次の第３サイクルＣＹ３においては、現在調整係数ｋｃは現調整係数”０．９８”よりも小さい値例えば”０．９６”に設定され、容量素子３０の設定容量値が基準容量値の０．９６倍となる。第３サイクルＣＹ３において電圧Ｖ_Ｃは電圧Ｖ_Ｒと等しくなるので、現在調整係数ｋｃ＝０．９６が調整量情報ｋとして出力される。容量値調整処理は、この時点で終了する。

各サイクルの充電期間Ｔ_２は一定である。各サイクルにおける電圧Ｖ_Ｃの電圧値は充電期間Ｔ_２の長さと現在調整係数ｋｃの値とによって定まるところ、充電期間Ｔ_２の長さをサイクル毎に変えてしまうと、現在調整係数ｋｃをサイクル毎に漸次的に変化させて調整することとの関係から、容量素子３０の容量値を適切な値に調整できなくなるからである。また、調整対象となる全ての半導体集積装置１についても、充電期間Ｔ_２を共通の一定値として調整する。一方、各サイクルの放電期間Ｔ_１及び保持期間Ｔ_３は一定である必要はない。また、各サイクルの周期も一定である必要はない。

容量調整処理において、充電期間Ｔ_２を各個体で共通の一定値として、電圧Ｖ_Ｃと電圧Ｖ_Ｒとが等しくなるように容量素子３０の容量値を調整する理由は以下の通りである。

ノードｎ１の電圧Ｖ_Ｒは、Ｖ_Ｒ＝Ｉｒｅｆ×Ｒ_１によって表される。ここで、Ｉｒｅｆは電流源１２の電流値であり、Ｒ_１は抵抗素子４０の抵抗値である。ノードｎ２の電圧Ｖ_Ｃは、Ｖ_Ｃ＝（Ｉｒｅｆ×Ｔ_２）／Ｃ_Ｆによって表される。ここで、Ｉｒｅｆは電流源１１の電流値であり、Ｔ_２は所定の充電時間であり、Ｃ_Ｆは調整後容量値である。Ｃ_Ｆは、Ｒ_１との積がＴ_２となるように、調整係数ｋを用いて調整された調整後の容量値であり、Ｒ_１との関係で個体毎に定まる。これらの式より、電圧Ｖ_Ｃは、Ｖ_Ｃ＝（Ｔ_２Ｖ_Ｒ）／（Ｒ_１Ｃ_Ｆ）によって表される。

電圧Ｖ_Ｒと電圧Ｖ_Ｃとが等しい場合には、Ｖ_Ｒ＝Ｖ_Ｃ＝（Ｔ_２Ｖ_Ｒ）／（Ｒ_１Ｃ_Ｆ）が成り立つ。この式を整理すると、Ｔ_２＝Ｒ_１Ｃ_Ｆが導かれる。この式より、抵抗素子４０の抵抗値Ｒ_１と調整後容量値Ｃ_Ｆとの積すなわち時定数が、所定の充電時間Ｔ_２に等しくなるように調整すれば良いことがわかる。Ｃ_Ｆは、Ｃ_Ｆ＝ｋ×Ｃ_１によって表される。ここで、ｋは調整係数であり、Ｃ_１は容量素子３０の容量値である。これらの式から、Ｔ_２を一定とし、Ｔ_２＝Ｒ_１×ｋ×Ｃ_１が成り立つように個体毎に調整係数（調整量情報）ｋを決定すれば、各個体の時定数を共通の一定値にすることができる。

試験回路４は上記のようにして決定した調整量情報ｋを制御回路３に供給する。制御回路３は、調整量情報ｋに基づいて調整信号ＡＤを生成し、同一の調整信号ＡＤを機能回路２−１〜２−ｎの各々に供給する。これにより、機能回路２−１〜２−ｎの各々の時定数を目標値に調整することができる。

以下、更に、抵抗値のバラツキの度合い、及び容量値のバラツキの度合いについても算出することができる構成について説明する。

図７には、電流源１０の電流Ｉｒｅｆの電流値を外部測定するための構成を更に含む試験回路４の構成を示すブロック図である。試験回路４には、トランジスタ８３と対をなしてカレントミラー回路を構成するトランジスタ８７が更に含まれる。トランジスタ８７の電流路には、電流Ｉｒｅｆの電流値に応じた電流値を有する電流Ｉｍが流れる。

固体毎の抵抗値のバラツキ度合いＤ_Ｒは以下の計算により求められる。電流Ｉｍ及び電圧Ｖ_Ｒをモニタし、抵抗素子４０の実抵抗値ＲｍをＲｍ＝Ｖ_Ｒ／Ｉｍから算出する。抵抗素子４０の目標抵抗値を”Ｒｔ”とすると、当該個体における抵抗値のバラツキ度合いＤ_ＲはＤ_Ｒ＝Ｒｍ／Ｒｔによって算出される。すなわち、抵抗値のバラツキ度合いＤ_Ｒは実抵抗値Ｒｍと目標抵抗値Ｒｔの比率である。

固体毎の容量値のバラツキ度合いＤ_Ｃは以下の計算により求められる。調整後容量値Ｃ_ＦをＣ_Ｆ＝Ｔ_２／Ｒｍから算出する。ここで、充電時間Ｔ_２は既知の一定値であり、実抵抗値Ｒｍは上記で算出済みである。容量素子３０の実容量値ＣｍをＣｍ＝Ｃ_Ｆ／ｋから算出する。ここで、ｋは最終的な調整係数すなわち調整量情報であり、容量調整信号生成部６１によって決定される。容量素子３０の目標容量値を”Ｃｔ”とすると、当該個体における容量値のバラツキ度合いＤ_ＣはＤ_Ｃ＝Ｃｍ／Ｃｔによって算出される。すなわち、容量値のバラツキ度合いＤ_Ｃは実容量値Ｃｍと目標容量値Ｃｔの比率である。

電流Ｉｍ及び電圧Ｖ_Ｒのモニタや上記の各計算は、制御回路３（図１）によって行なわれる。制御回路３は、抵抗値及び／又は容量値のバラツキ度合いＤ_Ｒ及び／又はＤ_Ｃに基づいて調整信号ＡＤを生成し、同一の調整信号ＡＤを機能回路２−１〜２−ｎの各々に供給することができる。これにより、機能回路２−１〜２−ｎの各々の抵抗値及び／又は容量値を調整することができる。

上記したように、本実施例の半導体集積装置１においては、試験用の容量素子３０及び抵抗素子４０の各々に定電流を供給し、容量素子３０側のノードｎ１に生じた電圧Ｖ_Ｃと抵抗素子４０側のノードｎ２に生じた電圧Ｖ_Ｒとを比較して時定数の調整量情報を決定する。容量素子３０の充電時間Ｔ_２を各個体で共通の一定値とし、且つ固体毎に電圧Ｖ_Ｃと電圧Ｖ_Ｒとが一致するように容量素子３０の容量値を調整することにより、各個体の時定数を共通の一定値とすることができる。更に、電流源１０の電流値をモニタすることにより、抵抗値及び／又は容量値のバラツキ度合いを算出することができ、各個体の抵抗値及び／又は容量値を共通の一定値とすることもできる。

本発明においては、ノードｎ１及びｎ２に生じる直流電圧すなわち電圧Ｖ_Ｒ及び電圧Ｖ_Ｃを用いて時定数調整のための情報を得ることができる。この点で、本発明は、方形波からなる交流の電圧信号を用いて調整を行う従来技術と異なる。従来技術においては、方形波の波形なまりに起因する遅延時間のズレから調整精度が低下してしまうという問題がある。これに対して、本発明においては、直流電圧Ｖ_Ｒ及び電圧Ｖ_Ｃを用いるので、このような問題は生じず、高精度の調整が可能となる。

また、正弦波信号をフィルタに入力して調整する別の従来技術の場合、正確な正弦波信号を生成するための専用回路が別途必要となり、実装面積及びコストの点から問題がある。これに対して、本発明においては正弦波信号を生成する必要がないので、実装面積を小さくできてコストも抑えられる。更に、本発明においては、方形波や正弦波のような交流信号を測定するための高機能且つ高精度の機材を用いる必要も無いので、コストを更に抑えることができる。

また、本発明においては、容量素子３０の充電時間Ｔ_２は各充放電サイクルで一定であるが、放電時間Ｔ_１及び帯電保持時間Ｔ_３は必ずしも一定にする必要がない。すなわち、各充放電サイクルの周期は必ずしも一定にする必要がない。それ故、当該周期に対応する周波数成分のノイズが生じないという効果も奏する。

なお、図４のカレントミラー回路（１０１〜１０４うちの少なくとも１つ）をカスコード構成にすることができる。図８（ａ）には、図４のカレントミラー回路１０３をカスコード構成にしたときの一例が示されている。カレントミラー回路１０１及び１０２についても同様のカスコード構成とすることができる。また、図８（ｂ）には、図４のカレントミラー回路１０４をカスコード構成にしたときの一例が示されている。カスコード構成とすることによって、カレントミラー回路により電流Ｉｒｅｆをコピーする際にチャネル長変調効果等によって生じ得るコピー誤差を低減することができる。
＜第２の実施例＞
本実施例の試験回路４の基本構成は、第１の実施例と同様に図２に示される。本実施例の試験回路４の詳細構成は図９に示される。以下、図９を参照しつつ、本実施例における試験回路４の詳細構成について第１の実施例と異なる部分を主として説明する。

図９の構成においては、図４の構成における充放電補助回路１１０が含まれず、その代わりに充放電補助抵抗４２が含まれる。充放電補助抵抗４２の一端はトランジスタ８５のドレインに接続され、他端はスイッチ２１ｂを介して接地電圧ＧＮＤに接続されている。スイッチ２１ｂには切替信号Φ１のレベル反転信号が供給される。インバータ９０が、切替信号生成部６２から出力された切替信号Φ１の信号レベルを反転させてスイッチ２１ｂに供給する。容量素子３０の放電及び帯電時にはスイッチ２１ｂがオンして充放電補助抵抗４２を介して接地電位ＧＮＤに電流が流れ、容量素子３０の充電時にはスイッチ２１ｂがオフして接地電位ＧＮＤに電流が流れないようにして、容量素子３０の充放電を補助する。その他の構成は図４の構成と同様である。

図１０には、電流源１０の電流Ｉｒｅｆの電流値を外部測定するための構成を更に含む試験回路４の構成を示すブロック図である。試験回路４には、トランジスタ８３と対をなしてカレントミラー回路を構成するトランジスタ８７が更に含まれる。トランジスタ８７の電流路には、電流Ｉｒｅｆの電流値に応じた電流値を有する電流Ｉｍが流れる。

容量値調整処理ルーチンは、第１の実施例と同様に図５に示される。また、当該ルーチン実行時における各信号の状態は、第１の実施例と同様に図６に示される。また、各個体の時定数を共通の一定値にするための調整方法、及び抵抗値のバラツキ度合い及び容量値のバラツキ度合いの算出方法も第１の実施例と同様である。

本実施例の試験回路４は、第１の実施例における充放電補助回路１１０を含まない、より簡単な構成である。かかる構成により、実装面積をより小さくし、コストもより抑えることができる。また、充放電補助回路１１０を構成するトランジスタ自体の製造バラツキを考慮する必要もなくなるという効果も奏する。

１ 半導体集積装置
２−１〜２−ｎ 機能回路
３ 制御回路
４ 試験回路
１０、１１、１２ 電流源
２１、２１ａ、２１ｂ、２２ スイッチ
３０ 試験用可変容量コンデンサ
４０ 試験用抵抗
４２ 充放電補助抵抗
５０ 比較部
６０ 容量調整部
６１ 容量調整信号生成部
６２ 切替信号生成部
８１〜８７、８１ａ〜８４ｂ トランジスタ
９０ インバータ
１０１〜１０４ カレントミラー回路
１１０ 充放電補助回路

Claims (11)

1. 機能回路が形成された半導体基板上に形成されて前記機能回路に含まれる回路素子の電気的特性値の調整のための試験を行う試験回路であって、
   抵抗素子と、
   可変容量素子と、
   前記可変容量素子及び前記抵抗素子の各々に互いに独立した電流路を介して直流電流を供給する電流供給回路と、
   前記可変容量素子に生じた容量側電圧と前記抵抗素子に生じた抵抗側電圧とを比較して得られる比較結果に応じて前記可変容量素子の容量値を調整すると共に当該調整の度合を調整量情報信号として出力する容量調整出力部と、を含み、
   前記容量調整出力部は、前記可変容量素子の放電、充電及び帯電維持動作を選択的に実行する充放電手段を有し、前記充放電手段が前記帯電維持動作を実行しているときに前記可変容量素子の容量値を増減させることを特徴とする試験回路。
2. 前記容量調整出力部は、前記抵抗側電圧が前記容量側電圧よりも大きいと判別した場合に前記可変容量素子の設定容量値を減少させ、且つ前記抵抗側電圧が前記容量側電圧よりも小さいと判別した場合に前記可変容量素子の設定容量値を増加させ、前記抵抗側電圧と前記容量側電圧とが等しい又は略一致した場合に当該減少又は増加の度合を前記調整量情報信号として出力することを特徴とする請求項１に記載の試験回路。
3. 前記容量調整出力部は、前記可変容量素子の容量値と前記抵抗素子の抵抗値の積によって得られる時定数と、前記可変容量素子の充電時間とが対応するように前記容量値を調整することを特徴とする請求項１に記載の試験回路。
4. 前記電流供給回路は、
   直流電流を生成する電流源と、
   前記直流電流の電流値に応じた電流を前記抵抗素子に供給する第１カレントミラー回路と、
   前記直流電流の電流値に応じた電流を前記容量素子に供給する第２カレントミラー回路と、からなることを特徴とする請求項１乃至３のいずれか１つに記載の試験回路。
5. 前記第１カレントミラー回路は、前記電流源に電流路が接続された第１トランジスタと、これと対を成す第２トランジスタと、からなり、
   前記第２カレントミラー回路は、前記第１トランジスタと、これと対を成す第３トランジスタと、からなり、
   前記充放電手段は、
   切替信号を生成する切替信号生成部と、
   前記可変容量素子と並列に設けられて前記切替信号に応じてオンオフする第１スイッチと、
   前記第３トランジスタの電流路と前記容量素子との間に設けられて前記切替信号に応じてオンオフする第２スイッチと、
   前記第１トランジスタと対をなしてカレントミラー回路を構成する第４トランジスタと、
   各々の電流路が前記第３及び第４トランジスタの電流路と直列接続され且つ一対となってカレントミラー回路を構成する第５及び第６トランジスタと、
   前記第６トランジスタの動作端子間に設けられて前記切替信号に応じてオンオフする第３スイッチと、からなることを特徴とする請求項４に記載の試験回路。
6. 前記第１カレントミラー回路は、前記電流源に電流路が接続された第１トランジスタと、これと対を成す第２トランジスタと、からなり、
   前記第２カレントミラー回路は、前記第１トランジスタと、これと対を成す第３トランジスタと、からなり、
   前記充放電手段は、
   切替信号を生成する信号生成部と、
   前記可変容量素子と並列に設けられて前記切替信号に応じてオンオフする第１スイッチと、
   前記第３トランジスタの電流路と前記容量素子との間に設けられて前記切替信号に応じてオンオフする第２スイッチと、
   前記第３トランジスタの電流路に直列接続された切替用抵抗素子と、
   前記切替用抵抗素子に直列接続されて前記切替信号に応じてオンオフする第３スイッチと、からなることを特徴とする請求項４に記載の試験回路。
7. 前記切替信号は、１つの充放電周期内において前記可変容量素子の充電、放電及び帯電維持の状態を切り替えるために前記第１乃至第３スイッチを切り替える信号であり、各充放電周期内の充電期間は同一であることを特徴とする請求項５又は６に記載の試験回路。
8. 前記充放電周期は一定でないことを特徴とする請求項７に記載の試験回路。
9. 前記第１トランジスタと対をなしてカレントミラー回路を構成する第７トランジスタを更に含み、前記電流源の電流値に応じた電流値を有する電流を前記第７トランジスタの電流路を介して出力することを特徴とする請求項５又は６に記載の試験回路。
10. 半導体基板上に形成されて回路素子から構成される機能回路と、前記半導体基板と同一基板上に形成されて前記回路素子の電気的特性値の調整のための試験を行う試験回路と、前記試験回路による試験の結果得られた調整量情報信号に基づいて前記回路素子の電気的特性値を調整する制御回路と、を含む半導体集積装置であって、
    前記試験回路は、
    抵抗素子と、
    可変容量素子と、
    前記可変容量素子及び前記抵抗素子の各々に互いに独立した電流路を介して直流電流を供給する電流供給回路と、
    前記可変容量素子に生じた容量側電圧と前記抵抗素子に生じた抵抗側電圧とを比較して得られる比較結果に応じて前記可変容量素子の容量値を調整すると共に当該調整の度合を前記調整量情報信号として出力する容量調整出力部と、を含み、
    前記容量調整出力部は、前記可変容量素子の放電、充電及び帯電維持動作を選択的に実行する充放電手段を有し、前記充放電手段が前記帯電維持動作を実行しているときに前記可変容量素子の容量値を増減させることを特徴とする半導体集積装置。
11. 半導体基板上に形成された機能回路に含まれる回路素子の電気的特性値の調整のための試験を行う試験方法であって、
    前記半導体基板上に形成された可変容量素子及び抵抗素子の各々に互いに独立した電流路を介して直流電流を供給する定電流供給ステップと、
    前記可変容量素子に生じた容量側電圧と前記抵抗素子に生じた抵抗側電圧とを比較して得られる比較結果に応じて前記可変容量素子の容量値を調整すると共に当該調整の度合を調整量情報信号として出力する容量調整出力ステップと、を含み、
    前記容量調整出力ステップは、前記可変容量素子の放電、充電及び帯電維持動作を選択的に実行する充放電ステップと、
    前記充放電ステップが前記帯電維持動作を実行しているときに前記可変容量素子の容量値を増減させるステップと、を有することを特徴とする試験方法。

Images